JPH01295458A - Laminated type solid-state image sensing device - Google Patents

Laminated type solid-state image sensing device

Info

Publication number
JPH01295458A
JPH01295458A JP63126505A JP12650588A JPH01295458A JP H01295458 A JPH01295458 A JP H01295458A JP 63126505 A JP63126505 A JP 63126505A JP 12650588 A JP12650588 A JP 12650588A JP H01295458 A JPH01295458 A JP H01295458A
Authority
JP
Japan
Prior art keywords
shield layer
light shield
capacitance
pixel electrode
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63126505A
Other languages
Japanese (ja)
Inventor
Ryohei Miyagawa
良平 宮川
Kumio Gunto
郡戸 久美男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63126505A priority Critical patent/JPH01295458A/en
Publication of JPH01295458A publication Critical patent/JPH01295458A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the increase in capacitance of a picture element electrode due to the addition of a light shielding layer, by providing a separated structure for the light shielding layer. CONSTITUTION:Four light shielding layers 19 each having the same cross shape are separated at the four sides of each picture element electrode 21. The four light shielding layers 19 as one unit surround one picture element electrode 21. when the light shielding layers 19 are separated in this way, the capacitance of the picture element electrode 21 is not increased even if the light shielding layer 19 is inserted between the picture element electrode 21 and a substrate. Thus, the increase in capacitive afterimage lague to the addition of the shielding layers 19 can be prevented.

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、固体撮像素子チップ上に光導電体膜を積層し
て構成される積層型固体撮像装置に係わり、特に画素電
極間に光シールド層を設けた積層型固体撮像装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention (Industrial Field of Application) The present invention relates to a stacked solid-state imaging device configured by stacking a photoconductor film on a solid-state imaging device chip, and in particular, The present invention relates to a stacked solid-state imaging device in which a light shield layer is provided between electrodes.

(従来の技術) 固体撮像素子チップ上に先導電体膜を積層した2階建て
構造の固体撮像装置は、光導電体膜で入射光を光電変換
して、得られた信号電荷を下地の撮像素子チップ(例え
ばCCD素子)で転送し、増幅して信号として取り出す
ものである。この積層型固体撮像装置は、感光部の開口
面積を広くすることができるため、高感度という優れた
特性を持っている。従って、各種監視用テレビジョンや
高品位テレビジョン等のカメラ用として有望視されてい
る。
(Prior art) A solid-state imaging device with a two-story structure in which a leading conductor film is laminated on a solid-state image sensor chip photoelectrically converts incident light with a photoconductor film, and the resulting signal charge is used to image the underlying material. The signal is transferred using an element chip (for example, a CCD element), amplified, and extracted as a signal. This stacked solid-state imaging device has an excellent property of high sensitivity because the aperture area of the photosensitive section can be widened. Therefore, it is seen as promising for use in cameras such as various surveillance televisions and high-definition televisions.

光導電体膜は、その上部を透明電極、下部を可視光を反
射する金属薄膜からなる画素電極で挟まれた構造となっ
ている。画素電極は各画素毎に分離されており、光導電
体膜として例えば水素化アモルファス・シリコン等の高
抵抗な半導体薄膜を用いることにより、画素分離のため
の特別な構造は必要でない。従って、この画素電極が各
画素を定義する。入射光は透明電極を通過し光導電体膜
で吸収される。これにより電子正孔対が生成するが、上
部と下部の電極間に印加された電圧により正孔は透明電
極へ、電子は画素電極へ運ばれる。
The photoconductor film has a structure in which the upper part is a transparent electrode and the lower part is sandwiched between pixel electrodes made of a metal thin film that reflects visible light. The pixel electrodes are separated for each pixel, and by using a high-resistance semiconductor thin film such as hydrogenated amorphous silicon as the photoconductor film, no special structure is required for pixel separation. This pixel electrode thus defines each pixel. Incident light passes through the transparent electrode and is absorbed by the photoconductor film. This generates electron-hole pairs, and the holes are transported to the transparent electrode and the electrons are transported to the pixel electrode by the voltage applied between the upper and lower electrodes.

そして、画素電極に到達した電子が信号電荷として下地
のCCD素子によって転送される。
Then, the electrons that have reached the pixel electrode are transferred as signal charges by the underlying CCD element.

先導電体膜に入射した光の一部は吸収されず、各画素電
極の間を通り、下地CCD素子に入り、そこで吸収され
て生成した電子が信号電荷に混入してノイズとなる。こ
のような光の漏れ込みによるノイズは、スミアと呼ばれ
ている。この光の漏れ込みを抑制するためには、画素電
極と基板の間に可視光を反射する金属薄膜等からなる光
シールド層を設ける方法が有効である。
A portion of the light incident on the leading electric film is not absorbed, passes between each pixel electrode, enters the base CCD element, and is absorbed there and generated electrons mix with the signal charge and become noise. Noise caused by such light leakage is called smear. In order to suppress this leakage of light, it is effective to provide a light shield layer made of a metal thin film or the like that reflects visible light between the pixel electrode and the substrate.

ところが、光シールド層を設けると、スミアとは別に残
像の問題が生じる。残像とは、−度撮像したものの像そ
のものが消えた後も長く残る現象であり、次のように説
明される。即ち、蓄積ダイオード部からCCD素子への
信号電荷の転送は不完全転送モードと呼ばれる不完全な
転送であり、この転送は蓄積ダイオード部の静電容量が
大きい程より不良となる。この転送不良により残像が生
じるが、この残像は静電容量に依存するための容量性残
像と呼ばれている。光シールド層を設けた場合には、光
シールド層と画素電極との間に静電容量が形成される。
However, when a light shield layer is provided, a problem of afterimage occurs in addition to smear. An afterimage is a phenomenon that remains for a long time even after the image itself disappears, and is explained as follows. That is, the transfer of signal charges from the storage diode section to the CCD element is an incomplete transfer called an incomplete transfer mode, and this transfer becomes more defective as the capacitance of the storage diode section is larger. This transfer failure causes an afterimage, and this afterimage is called a capacitive afterimage because it depends on capacitance. When a light shield layer is provided, a capacitance is formed between the light shield layer and the pixel electrode.

蓄積ダイオードと画素電極とは金属配線等で電気的に接
続されており、画素電極の静電容量も蓄積ダイオードと
同じく容量性残像に影響を与える。従って、光シールド
層を画素電極と基板の間に形成して画素電極の静電容量
が増すと、容量性残像が大きくなる。
The storage diode and the pixel electrode are electrically connected by metal wiring or the like, and the capacitance of the pixel electrode also affects capacitive afterimages in the same way as the storage diode. Therefore, if the electrostatic capacitance of the pixel electrode is increased by forming a light shield layer between the pixel electrode and the substrate, the capacitive afterimage becomes larger.

(発明が解決しようとする課題) このように従来の積層型固体撮像装置では、光の漏れ込
みにより生じるノイズであるスミアを防ぐために光シー
ルド層を画素電極と基板の間に形成すると、画素電極に
おける静電容量が増し容量性残像が大きくなるという問
題があった。
(Problem to be Solved by the Invention) In this way, in conventional stacked solid-state imaging devices, if a light shield layer is formed between the pixel electrode and the substrate to prevent smear, which is noise caused by light leakage, the pixel electrode There is a problem in that the capacitance increases and the capacitive afterimage becomes large.

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、光シールド層を設けることによる容
量性残像の増大を防止することができ、スミアの低減と
共に容量性残像の低減をはかり得る積層型固体撮像装置
を提供することにある。
The present invention has been made in consideration of the above circumstances, and its purpose is to prevent the increase in capacitive afterimages caused by providing a light shield layer, reduce smear and reduce capacitive afterimages. An object of the present invention is to provide a stacked solid-state imaging device that can measure the following.

[発明の構成] (課題を解決するための手段) 本発明の骨子は、光シールド層を分離構造とすることに
より、光シールド層の付加による画素電極の静電容量の
増大を防止することにある。
[Structure of the Invention] (Means for Solving the Problems) The gist of the present invention is to prevent an increase in the capacitance of the pixel electrode due to the addition of the light shield layer by providing the light shield layer with a separate structure. be.

即ち本発明は、半導体基板に信号電荷蓄積ダイオード及
び信号電荷読出し部が配列形成され、且つ最上部に蓄積
ダイオードに電気的に接続された画素電極が形成された
固体撮像チップと、このチップ上に積層された光導電体
膜と、画素電極と半導体基板の間に画素電極間の間隙を
塞ぐように形成された光シールド層とを備えた固体撮像
装置において、前記先シールド層を、画素電極間の隙間
の全てを覆うに全面につながるように形成するのでなく
、一部を分離するように形成したものである。
That is, the present invention provides a solid-state imaging chip in which a signal charge storage diode and a signal charge readout section are arranged and formed on a semiconductor substrate, and a pixel electrode electrically connected to the storage diode is formed on the top, and a In a solid-state imaging device including a stacked photoconductor film and a light shield layer formed between a pixel electrode and a semiconductor substrate so as to close a gap between the pixel electrodes, the first shield layer is placed between the pixel electrodes. It is not formed so as to cover the entire surface of the gap, but to separate a part of it.

(作用) 本発明によれば、光シールド層を画素電極と画素電極の
隙間の全てを覆うように全面につながるようにして形成
するのでなく、一部を分離するようにして形成すること
で、光シールド層の付加による画素電極の静電容量増大
を極めて小さくすることができる。このため、画素電極
の容量増大に起因する容量性残像を大きくすることなく
、光シールド層でスミアを防ぐことが可能となる。なお
、光シールド層を分離構造とすることにより、分離部に
おいて入射光が基板側に侵入することになるが、これは
分離幅を十分狭くしておけば殆ど問題とならない。
(Function) According to the present invention, the light shield layer is not formed so as to be connected to the entire surface so as to cover all the gaps between the pixel electrodes, but to be formed so as to be partially separated. The increase in capacitance of the pixel electrode due to the addition of the light shield layer can be made extremely small. Therefore, it is possible to prevent smearing with the light shield layer without increasing capacitive afterimage caused by an increase in the capacitance of the pixel electrode. Note that by forming the optical shield layer into a separated structure, incident light will enter the substrate side at the separated portion, but this will hardly be a problem if the separation width is made sufficiently narrow.

(実施例) 以下、本発明の詳細を図示の実施例によって説明する。(Example) Hereinafter, details of the present invention will be explained with reference to illustrated embodiments.

第1図及び第2図はそれぞれ本発明の一実施例に係わる
積層型CCD撮像装置の概略構成を説明するためのもの
で、第1図は画素電極及び先シールド層の配置関係を示
す平面図、第2図は素子構造を示す断面図である。第2
図において、11はp+型Si基板であり、この基板1
1上にpウェル12が形成されたウェーハを用いて、イ
ンターライン転送型CCD撮像素子チップ1が構成され
ている。即ち、pウェル12の表面に、信号電荷を蓄積
する蓄積ダイオード13がマトリックス状に形成され、
蓄積ダイオード13の列に隣接してn+型の埋込みチャ
ネルCCDからなる垂直CCD14が形成されている。
1 and 2 are for explaining the schematic configuration of a stacked CCD imaging device according to an embodiment of the present invention, respectively, and FIG. 1 is a plan view showing the arrangement relationship of the pixel electrode and the front shield layer. , FIG. 2 is a sectional view showing the element structure. Second
In the figure, 11 is a p+ type Si substrate, and this substrate 1
An interline transfer type CCD image sensor chip 1 is constructed using a wafer on which a p-well 12 is formed. That is, storage diodes 13 for storing signal charges are formed in a matrix on the surface of the p-well 12.
A vertical CCD 14 consisting of an n+ type buried channel CCD is formed adjacent to the column of storage diodes 13.

15はチャンネル・ストッパとしてのp+型層であり、
これにより分離されて同様の構成の蓄積ダイオード列と
垂直CCDの組が繰返し配列形成されている。
15 is a p+ type layer as a channel stopper;
As a result, sets of storage diode arrays and vertical CCDs which are separated and have similar configurations are repeatedly arranged.

16、.162は垂直CCD14の転送ゲート電極であ
り、その一部は蓄積ダイオード13からCCDチャネル
への電荷転送ゲート電極を兼ねている。転送ゲート電極
161.162が形成された基板上は層間絶縁膜18.
.18□で覆われ、その上に光シールド層19が形成さ
れている。この先シールド層19が形成された基板上は
層間絶縁膜20で覆われ、且つ蓄積ダイオード13に接
続される引出し電極17が形成されて、平坦化されてい
る。第1の層間絶縁膜18.は、例えばCVDによるS
iO□膜であり、第2の層間絶縁膜18゜及び第3の層
間絶縁膜20は熱CVDによるBPSG膜である。
16. 162 is a transfer gate electrode of the vertical CCD 14, a part of which also serves as a charge transfer gate electrode from the storage diode 13 to the CCD channel. An interlayer insulating film 18. is formed on the substrate on which the transfer gate electrodes 161.162 are formed.
.. 18□, and a light shield layer 19 is formed thereon. The substrate on which the shield layer 19 has been previously formed is covered with an interlayer insulating film 20, and an extraction electrode 17 connected to the storage diode 13 is formed and planarized. First interlayer insulating film 18. For example, S by CVD
The second interlayer insulating film 18° and the third interlayer insulating film 20 are BPSG films formed by thermal CVD.

この構造を得るには、まず多結晶シリコン膜電極17.
を各蓄積ダイオード13上に立てた後、第2の層間絶縁
膜18□としてBPSG膜を被着してこれを溶融し基板
表面を平坦化した後、反応性イオンエツチング法でBP
SG膜をエツチングして多結晶シリコン電極17□の表
面を露出させる。その後、Moシリサイド膜をスパッタ
リング法により全面に被着し、反応性イオンエツチング
法でエツチングして所定の形状に加工することにより、
光シールド層19及びMoシリサイド電極17□が形成
される。この光シールド層19及びMoシリサイド電極
172が形成された後、第3の層間絶縁膜19としてB
PSG膜が被管される。
To obtain this structure, first the polycrystalline silicon film electrode 17.
is placed on each storage diode 13, a BPSG film is deposited as a second interlayer insulating film 18□ and melted to flatten the substrate surface.
The SG film is etched to expose the surface of the polycrystalline silicon electrode 17□. After that, a Mo silicide film is deposited on the entire surface using a sputtering method, and etched using a reactive ion etching method to form a predetermined shape.
A light shield layer 19 and a Mo silicide electrode 17□ are formed. After the optical shield layer 19 and the Mo silicide electrode 172 are formed, a B
A PSG membrane is encapsulated.

これを溶融し基板表面を平坦化した後、反応性イオンエ
ツチング法でBPSG膜をエツチングしてMoシリサイ
ド電極17□を露出させる。ここで、多結晶シリコン電
極171とMoシリサイド電極17□は、蓄積ダイオー
ド13と画素電極21とを電気的に接続する引出し電極
17を構成している。
After melting this and flattening the substrate surface, the BPSG film is etched using a reactive ion etching method to expose the Mo silicide electrode 17□. Here, the polycrystalline silicon electrode 171 and the Mo silicide electrode 17□ constitute an extraction electrode 17 that electrically connects the storage diode 13 and the pixel electrode 21.

このように表面が平坦化されたCCD撮像素子チップ1
上に、各引出し電極17に接続される画素電極21が形
成されている。この画素電極21は、スパッタリング法
により例えばMoシリサイド膜等の導電膜を全面に被着
した後に、反応性イオンエツチング法でエツチングして
所定の形状に形成される。
CCD image sensor chip 1 with a flattened surface in this way
A pixel electrode 21 connected to each extraction electrode 17 is formed thereon. The pixel electrode 21 is formed into a predetermined shape by depositing a conductive film such as a Mo silicide film over the entire surface by sputtering and then etching by reactive ion etching.

光導電体膜2は、正孔注入阻止層としてのi型のa−3
IC:It (水素化アモルファスシリコン・カーバイ
ド)膜22、主として充電変換が行われる高抵抗のa−
8l:II膜23及び電子注入阻止層となるp型のa−
8iC:II膜24の3層構造からなる。これらの膜は
、S i H4ガスを主成分とするガスのグロー放電分
解法により形成される。a−8iC:tl膜22は、暗
導電率σD〜10−”/Ω■で厚さ 100人程度とす
る。高抵抗a−8i:I(膜23は、暗導電率σD〜1
0−+2/Ω印で光電変換に必要な十分な厚さとする。
The photoconductor film 2 is an i-type a-3 film as a hole injection blocking layer.
IC: It (hydrogenated amorphous silicon carbide) film 22, a high-resistance a-
8l: p-type a- which becomes II film 23 and electron injection blocking layer
It consists of a three-layer structure of 8iC:II film 24. These films are formed by glow discharge decomposition of a gas containing SiH4 gas as a main component. The a-8iC:TL film 22 has a dark conductivity σD~10-"/Ω■ and a thickness of about 100. High resistance a-8i:I (the film 23 has a dark conductivity σD~10"/Ω■ and a thickness of about 100.
The thickness is sufficient for photoelectric conversion with the 0-+2/Ω mark.

p型a−8IC:H膜24は厚さ約 200人程度とす
る。また、光導電体膜2上には透明電極として、例えば
ITO電極25が形成されている。
The thickness of the p-type a-8 IC:H film 24 is approximately 200. Further, on the photoconductor film 2, an ITO electrode 25, for example, is formed as a transparent electrode.

このようにして形成された積層型CCD撮像装置の平面
図を第1図に示す。第1図においては、画素電極21と
光シールド層19の配置の関係をはっきりと示すため他
の構造は省略している。比較のために、従来の積層型C
CD撮像装置の画素電極21と光シールド層19の配置
を第6図に示す。第1図と第6図を比較して判るように
、従来例では光シールド層19を画素電極21の間隙を
全て覆い、CCDチップ上全面につながるように形成さ
れている。これに対し本実施例では、各画素電極21の
4辺で分離しており、十字型の同一形状をした4つの光
シールド層19の単位が1つの画素電極21を囲む形と
なっている。このように光シールド層19を分離するこ
とにより、光シールド層19を画素電極21と基板の間
に挿入しても、画素電極21の静電容量を増すことがな
いために、容量性残像が大きくなることはない。
A plan view of the stacked CCD imaging device formed in this manner is shown in FIG. In FIG. 1, other structures are omitted to clearly show the relationship between the arrangement of the pixel electrode 21 and the light shield layer 19. For comparison, conventional laminated type C
FIG. 6 shows the arrangement of the pixel electrode 21 and the light shield layer 19 of the CD imaging device. As can be seen by comparing FIG. 1 and FIG. 6, in the conventional example, the light shield layer 19 is formed to cover all the gaps between the pixel electrodes 21 and to be connected to the entire surface of the CCD chip. In contrast, in this embodiment, each pixel electrode 21 is separated by four sides, and four units of the same cross-shaped light shield layer 19 surround one pixel electrode 21. By separating the light shield layer 19 in this way, even if the light shield layer 19 is inserted between the pixel electrode 21 and the substrate, the capacitance of the pixel electrode 21 does not increase, so that capacitive afterimages are prevented. It never gets bigger.

本実施例の光シールド層19の構造では、画素電極21
の静電容量が増すことがなく容量性残像が大きくなるこ
とがないが、この理由を以下に詳しく述べる。
In the structure of the light shield layer 19 of this embodiment, the pixel electrode 21
The reason for this will be described in detail below.

第3図(a)に従来例の1画素の画素電極21゜蓄積ダ
イオード13及び引出し電極17に付随する静電容量を
簡単な等価回路で示す。第3図(a)でaの端子は、1
画素の画素電極21.蓄積ダイオード13及び引出し電
極17の部分に当る。静電容QC8は、光導電体膜2を
挟む画素電極21と透明電極25との間の静電容量、引
出し電極17及び蓄積ダイオード13と多結晶シリコン
電極16..16□との間の静電容量、さらに蓄積ダイ
オード13の静電容量の総和を表わしている。
FIG. 3(a) shows the capacitance associated with the pixel electrode 21° storage diode 13 and extraction electrode 17 of one pixel in a conventional example using a simple equivalent circuit. Terminal a in Figure 3(a) is 1
Pixel electrode 21 of the pixel. This corresponds to the storage diode 13 and extraction electrode 17 portion. The capacitance QC8 is the capacitance between the pixel electrode 21 and the transparent electrode 25 that sandwich the photoconductor film 2, the extraction electrode 17, the storage diode 13, and the polycrystalline silicon electrode 16. .. 16□ and the sum of the capacitance of the storage diode 13.

端子すは光シールド層19に当たる。従って静電容量C
1は、1画素の画素電極21.蓄積ダイオード13及び
引出し電極17と光シールド層19との間の静電容量と
なる。第1図及び第2図の配置から考えてこの静電容f
f1c、は、1画素の画素電極21と光シールド層19
との間の静電容量と考えてよい。静電容量C2は、1画
素の画素電極21に隣接する転送ゲート電極161゜1
6□と光シールド層19との間の静電容量を表わしてい
る。静電容Q C3は、それ以外の転送ゲート電極16
1.16□と光シールド層19との間の静電容量を表わ
している。従って、静電容量C2と静電容i1 C3の
大きさを比較すると、C3)C2となっている。また、
C,>C,である。
The terminals correspond to the optical shield layer 19. Therefore, the capacitance C
1 is a pixel electrode 21 of one pixel. This is the capacitance between the storage diode 13 and the extraction electrode 17 and the optical shield layer 19. Considering the arrangement in Figures 1 and 2, this capacitance f
f1c is the pixel electrode 21 of one pixel and the light shield layer 19
It can be thought of as the capacitance between The capacitance C2 is the transfer gate electrode 161°1 adjacent to the pixel electrode 21 of one pixel.
6□ represents the capacitance between the optical shield layer 19. The capacitance Q C3 is the other transfer gate electrode 16
It represents the capacitance between 1.16□ and the optical shield layer 19. Therefore, when comparing the magnitudes of capacitance C2 and capacitance i1 C3, it becomes C3)C2. Also,
C,>C,.

従って、端子aに付随する静電容量は となるが、c、>C,、C2であるからCo十〇、とな
る。
Therefore, the capacitance associated with terminal a is, and since c,>C,,C2, it becomes Co10.

第3図(b)には本実施例の場合についての1画素の画
素電極21.蓄積ダイオード13及び引出し電極17に
付随する静電容量を簡単な等価回路で示した。第3図(
a)と略同じであり、同一記号を付して詳細な説明を省
略する。第3(a)と異なる点は、光シールド層19が
各画素電極21の4辺で分離されているので、1画素の
画素電極21に隣接していない多結晶シリコン161.
16□とその画素電極21間の静電容量は無いことであ
る。従って、第3(b)に第3図(a)の03はない。
FIG. 3(b) shows the pixel electrode 21 of one pixel in the case of this embodiment. The capacitance associated with the storage diode 13 and the extraction electrode 17 is shown by a simple equivalent circuit. Figure 3 (
It is approximately the same as a), and the same symbol is attached and detailed explanation is omitted. The difference from the third (a) is that the light shield layer 19 is separated by the four sides of each pixel electrode 21, so the polycrystalline silicon layer 161 that is not adjacent to the pixel electrode 21 of one pixel.
There is no electrostatic capacitance between 16□ and its pixel electrode 21. Therefore, 03 in FIG. 3(a) is not present in FIG. 3(b).

その結果、本実施例での1画素の画素電極21゜蓄積ダ
イオード13及び引出し電極17に付随する静電容量は となる。第2図の配置から考えて静電容Q C2の大き
さは、静電容量CIと比べ同じか或いは小さい。同じだ
と仮定すると、端子aに付随する静電容量はC8+C1
/2となり、従来例に比べてC1/2だけ小さくなって
いる。C1・C2/(C+ 十C2)は光シールド層1
9がない場合の画素電極21と転送ゲート電極161.
162間の静電容量に等しい。従って、本実施例では光
シールド層19を挿入したにも拘らず、画素電極21、
蓄積ダイオード13及び引出し電極17に付随する静電
容量は増すことはない。
As a result, the capacitance associated with the pixel electrode 21° storage diode 13 and extraction electrode 17 of one pixel in this embodiment is as follows. Considering the arrangement of FIG. 2, the size of capacitance QC2 is the same or smaller than capacitance CI. Assuming that they are the same, the capacitance associated with terminal a is C8+C1
/2, which is smaller by C1/2 than the conventional example. C1・C2/(C+ + C2) is light shield layer 1
Pixel electrode 21 and transfer gate electrode 161 without 9.
It is equal to the capacitance between 162 and 162. Therefore, in this embodiment, although the optical shield layer 19 is inserted, the pixel electrode 21,
The capacitance associated with storage diode 13 and extraction electrode 17 does not increase.

次に、端子aに付随した静電容量が容量性残像に寄与す
る理由を述べる。第2図において光導電体膜2で入射光
が光電変換され、生じた電子は蓄積ダイオード13に蓄
積される。蓄積された電子は転送ゲート電極16、に基
板11に対して正の電圧、例えば7Vのフィールド・シ
フトと呼ばれるパルス電圧を加えられた期間に垂直CC
D14に転送される。この期間に蓄積ダイオード13の
電位は転送ゲート電極161の電圧で決まる電位に規定
される。7vの場合は約5.6vである。即ち、電子の
蓄積によって低下した蓄積ダイオード13の電位をフィ
ールド・シフトで決まる電位に戻すまで、電子が蓄積ダ
イオード13から垂直CCD14に転送される。容量性
残像は、この蓄積ダイオード13から垂直CCD14へ
の電子の転送の不良によって生じる。
Next, the reason why the capacitance associated with terminal a contributes to capacitive afterimage will be described. In FIG. 2, incident light is photoelectrically converted by the photoconductor film 2, and the generated electrons are stored in the storage diode 13. The accumulated electrons are transferred to the transfer gate electrode 16 during a period in which a positive voltage, for example, 7V pulse voltage called field shift, is applied to the substrate 11.
Transferred to D14. During this period, the potential of the storage diode 13 is determined by the voltage of the transfer gate electrode 161. In the case of 7v, it is approximately 5.6v. That is, electrons are transferred from the storage diode 13 to the vertical CCD 14 until the potential of the storage diode 13, which has decreased due to the accumulation of electrons, is returned to the potential determined by the field shift. Capacitive afterimage is caused by defective transfer of electrons from the storage diode 13 to the vertical CCD 14.

この転送不良は文献(寺西他:テレビ技報、4,41.
ED−557pp、25−30.(Feb、1981)
 )にあるように、光導電体膜を積層することなく、S
t基板内に光電変換部としてフォト・ダイオードを形成
している通常のCCD撮像装置の場合にも起こる。
This transfer failure is explained in the literature (Teranishi et al.: TV Technical Report, 4, 41.
ED-557pp, 25-30. (Feb. 1981)
), S without stacking photoconductor films.
This also occurs in the case of a normal CCD imaging device in which a photodiode is formed as a photoelectric conversion section in a T-substrate.

これは、フォト・ダイオード部がフィールド・シフトを
加えた期間に完全に空乏化されないために生じる。
This occurs because the photodiode section is not completely depleted during the field shift period.

先導電体膜積層型固体撮像装置の場合、CCD撮像装置
のフォト・ダイオードに引出し電極をコンタクトして蓄
積ダイオード13としている。電極をコンタクトしてい
るために蓄積ダイオード13は完全空乏化することはな
く、積層型CCD装置の場合は必ず空量性残像が存在す
る。容量性残像を引き起こす転送不良は蓄積ダイオード
13の電位がフィールド・シフトで規定される電位との
差が30mV以下の状態の時に生じる。蓄積ダイオード
13は電子が蓄積されると電位が低下しフィールド・シ
フトにより電子が垂直CCD14に転送されてフィール
ド・シフトで規定される電位に向って高くなり、フィー
ルド・シフトで規定される電位六蓄積ダイオード13の
電位が30mV以下に近ずくと蓄積ダイオード13から
垂直CCD14への転送不良が生じる。一定量の電子を
蓄積ダイオード13から垂直CCD14へ転送する場合
には、蓄積ダイオード13の電位の変化は蓄積ダイオー
ド13の静電容量で決まる。この静電容量が大きいと蓄
積ダイオード13の電位の変化は小さくなるため、容量
性残像が大きくなる。
In the case of a leading conductor film stacked solid-state imaging device, a storage diode 13 is formed by contacting an extraction electrode with a photo diode of the CCD imaging device. Since the electrodes are in contact, the storage diode 13 is never completely depleted, and in the case of a stacked CCD device, an afterimage due to empty space always exists. A transfer failure that causes a capacitive afterimage occurs when the difference between the potential of the storage diode 13 and the potential defined by the field shift is 30 mV or less. When electrons are accumulated in the storage diode 13, the potential decreases, and the electrons are transferred to the vertical CCD 14 by the field shift, increasing toward the potential specified by the field shift, and the potential specified by the field shift is increased. When the potential of the diode 13 approaches 30 mV or less, a transfer failure from the storage diode 13 to the vertical CCD 14 occurs. When transferring a certain amount of electrons from the storage diode 13 to the vertical CCD 14, the change in potential of the storage diode 13 is determined by the capacitance of the storage diode 13. If this capacitance is large, the change in the potential of the storage diode 13 will be small, and thus the capacitive afterimage will be large.

蓄積ダイオード13は引出し電極17及び画素電極21
と電気的に接続されているので、蓄積ダイオード13の
電位の変化を決定する静電容量は第3図の端子aに付随
する静電容量である。従って、この静電容量を小さくす
るほど容量性残像は減少する。本実施例の光導電体膜の
積層型CCD撮像装置では光シールド層を挿入したにも
拘らず、この静電容量を大きくすることがないので、容
量性残像が大きくなることがないのである。
The storage diode 13 is connected to the extraction electrode 17 and the pixel electrode 21
3, the capacitance that determines the change in potential of storage diode 13 is the capacitance associated with terminal a in FIG. Therefore, the smaller this capacitance is, the more the capacitive afterimage is reduced. In the photoconductor film laminated CCD imaging device of this embodiment, despite the insertion of a light shield layer, this capacitance is not increased, so that capacitive afterimages do not become large.

このように本実施例の積層型CCD撮像装置は、画素電
極21と基板1との間に光シールド層19を挿入したに
も拘らず、容量性残像が増すことはない。また、光シー
ルド層19を設けているため垂直CCD14への光の漏
れ込みに起因するノイズであるスミアは低減される。な
お、従来例と異なり本実施例の光シールド層19は画素
間隙の全部分を光シールド層19によって覆っているの
ではなく、一部画素間隙は開いているので従来例と比べ
てスミアは多くなる。しかしながら、この画素間隙の開
口部は本実施例においても光シールド層19がない場合
に比べて1/10程度に小さくでき、光シールド層19
がない場合に比べ原理的に1/10にスミアを低減でき
る。
As described above, in the stacked CCD imaging device of this embodiment, capacitive afterimage does not increase even though the optical shield layer 19 is inserted between the pixel electrode 21 and the substrate 1. Furthermore, since the optical shield layer 19 is provided, smear, which is noise caused by light leaking into the vertical CCD 14, is reduced. Note that, unlike the conventional example, the light shield layer 19 of this example does not cover the entire pixel gap, but some pixel gaps are open, so there is more smear than in the conventional example. Become. However, even in this embodiment, the opening of the pixel gap can be reduced to about 1/10 compared to the case without the light shield layer 19.
In principle, smear can be reduced to 1/10 compared to the case without it.

第4図及び第5図はそれぞれ本発明の他の実施例の概略
構成を説明するためのもので、画素電極及び光シールド
層の配置例を示す平面図である。
FIGS. 4 and 5 are plan views for explaining the schematic configuration of other embodiments of the present invention, respectively, showing an example of arrangement of pixel electrodes and a light shield layer.

なお、第1図と同一部分には同一記号を付して、その詳
しい説明は省略する。この実施例が先に説明した実施例
と異なる点は、光シールド層19の形状である。第4図
では、先シールド層19を各画素の4辺の端部で分離す
る構造となっている。
Note that the same parts as in FIG. 1 are given the same symbols, and detailed explanation thereof will be omitted. This embodiment differs from the previously described embodiments in the shape of the optical shield layer 19. In FIG. 4, the structure is such that the first shield layer 19 is separated at the ends of the four sides of each pixel.

この構造においても、先の実施例と同じ効果を得ること
ができる。第5図の実施例の光シールド層19は、第1
図の実施例の光シールド層19の2単位をつないだ形を
光シールド層19の1単位としている。この実施例にお
いては画素間隙での光シールド層19の開口部が小さく
なるので、前述した第1図の実施例よりもスミア低減の
効果は大きくなる。
With this structure as well, the same effects as in the previous embodiment can be obtained. The optical shield layer 19 in the embodiment of FIG.
One unit of the light shield layer 19 is formed by connecting two units of the light shield layer 19 in the illustrated embodiment. In this embodiment, since the opening of the light shield layer 19 at the pixel gap is smaller, the smear reduction effect is greater than in the embodiment shown in FIG. 1 described above.

なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記光シールド層はM。
Note that the present invention is not limited to each of the embodiments described above. For example, the light shield layer is M.

シリサイドに限るものではな(、W、Cr、その他の金
属又はそのシリサイド等を用いることができる。また、
光シールド層の分離形状は第1図。
It is not limited to silicide (W, Cr, other metals or their silicides, etc. can be used.
Figure 1 shows the separated shape of the optical shield layer.

第4図及び第5図に同等限定されるものではなく、前述
した静電容ff1C3を無視できる範囲(例えばC2よ
り小さい)であれば、適当な形状に分離することが可能
である。その他、本発明の要旨を逸脱しない範囲で、種
々変形して実施することができる。
The capacitance is not limited to those shown in FIGS. 4 and 5, and can be separated into an appropriate shape as long as the capacitance ff1C3 described above can be ignored (for example, smaller than C2). In addition, various modifications can be made without departing from the gist of the present invention.

[発明の効果] 以上詳述したように本発明によれば、先シールド層を分
離構造としているので、光シールド層の付加による画素
電極の静電容量増大を極めて小さくすることができ、従
ってスミアの防止と共に容量性残像の低減をはかること
が可能となる。
[Effects of the Invention] As detailed above, according to the present invention, since the first shield layer has a separate structure, the increase in capacitance of the pixel electrode due to the addition of the light shield layer can be extremely minimized, and therefore, smearing can be minimized. This makes it possible to prevent capacitive afterimages and reduce capacitive afterimages.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図はそれぞれ本発明の一実施例に係わる
積層型CCD撮像装置の概略構成を説明するためのもの
で第1図は平面図、第2図は断面図、第3図は実施例及
び従来例の1画素における静電容量の様子を示す模式的
に示す等価回路図、第4図及び第5図はそれぞれ他の実
施例の概略構成を示す平面図、第6図は従来の積層型C
CD撮像装置の概略構成を示す平面図である。 1・・・CCD撮像素子チップ、2・・・光導電体膜、
11・・・p+型St基板、12・・・pウェル、13
・・・蓄積ダイオード、14・・・垂直CCD。 15・・・チャネルストッパ、161,162・・・転
送ゲート電極、17・・・引出し電極、171・・・n
+型型詰結晶シリコン電極17□・・・MOシリサイド
電極、181,18□、20・・・層間絶縁膜、19・
・・光シールド層、20・・・層間絶縁膜、21・・・
画素電極、22・・・i型a−3iC:II膜、23・
・・高抵抗a−3i:If膜、24−p型a−8iC:
It膜、25、−I T O膜。 出願人代理人 弁理士 鈴江武彦 第1図 第3図 第4図 第5図
1 and 2 are for explaining the schematic configuration of a stacked CCD imaging device according to an embodiment of the present invention, respectively. FIG. 1 is a plan view, FIG. 2 is a sectional view, and FIG. 3 is a cross-sectional view. An equivalent circuit diagram schematically showing the state of capacitance in one pixel of the embodiment and the conventional example, FIGS. 4 and 5 are plan views showing the schematic configuration of other embodiments, and FIG. 6 is the conventional example. Laminated type C
1 is a plan view showing a schematic configuration of a CD imaging device. 1... CCD image sensor chip, 2... Photoconductor film,
11...p+ type St substrate, 12...p well, 13
...Storage diode, 14...Vertical CCD. 15... Channel stopper, 161, 162... Transfer gate electrode, 17... Leading electrode, 171...n
+ type packed crystal silicon electrode 17□...MO silicide electrode, 181, 18□, 20... interlayer insulating film, 19.
...Light shield layer, 20... Interlayer insulating film, 21...
Pixel electrode, 22...i type a-3iC:II film, 23.
・High resistance a-3i: If film, 24-p type a-8iC:
It film, 25,-ITO film. Applicant's Representative Patent Attorney Takehiko Suzue Figure 1 Figure 3 Figure 4 Figure 5

Claims (3)

【特許請求の範囲】[Claims] (1)半導体基板に信号電荷蓄積ダイオード及び信号電
荷読出し部が配列形成され、且つ最上部に蓄積ダイオー
ドに電気的に接続された画素電極が形成された固体撮像
素子チップと、このチップ上に積層された光導電体膜と
、画素電極と半導体基板の間に画素電極間の間隙を塞ぐ
ように形成された光シールド層とを備えた固体撮像装置
において、前記光シールド層を分離構造としてなること
を特徴とする積層型固体撮像装置。
(1) A solid-state image sensor chip in which a signal charge storage diode and a signal charge readout section are arranged and formed on a semiconductor substrate, and a pixel electrode electrically connected to the storage diode is formed on the top, and a layer is stacked on this chip. In the solid-state imaging device, the solid-state imaging device includes a photoconductor film and a light shield layer formed between a pixel electrode and a semiconductor substrate so as to close a gap between the pixel electrodes, wherein the light shield layer has a separate structure. A stacked solid-state imaging device featuring:
(2)前記光シールド層は、個々の画素電極の4辺にお
いてそれぞれが分離していることを特徴とする請求項1
記載の積層型固体撮像装置。
(2) Claim 1, wherein the light shield layer is separated from each other on four sides of each pixel electrode.
The stacked solid-state imaging device described above.
(3)前記光シールド層は、マトリックス配置された画
素電極間に配置され、個々の形状が十字型であることを
特徴とする請求項1記載の積層型固体撮像装置。
(3) The stacked solid-state imaging device according to claim 1, wherein the light shield layer is arranged between pixel electrodes arranged in a matrix, and each of the light shield layers has a cross shape.
JP63126505A 1988-05-24 1988-05-24 Laminated type solid-state image sensing device Pending JPH01295458A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63126505A JPH01295458A (en) 1988-05-24 1988-05-24 Laminated type solid-state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63126505A JPH01295458A (en) 1988-05-24 1988-05-24 Laminated type solid-state image sensing device

Publications (1)

Publication Number Publication Date
JPH01295458A true JPH01295458A (en) 1989-11-29

Family

ID=14936870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63126505A Pending JPH01295458A (en) 1988-05-24 1988-05-24 Laminated type solid-state image sensing device

Country Status (1)

Country Link
JP (1) JPH01295458A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315236A (en) * 2010-07-07 2012-01-11 佳能株式会社 Solid-state imaging apparatus and imaging system
US8507870B2 (en) 2010-07-07 2013-08-13 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US8836833B2 (en) 2010-07-07 2014-09-16 Canon Kabushiki Kaisha Solid-state imaging apparatus having pixels with plural semiconductor regions
US9007501B2 (en) 2010-07-07 2015-04-14 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315236A (en) * 2010-07-07 2012-01-11 佳能株式会社 Solid-state imaging apparatus and imaging system
EP2405481A1 (en) * 2010-07-07 2012-01-11 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US8507870B2 (en) 2010-07-07 2013-08-13 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US8530989B2 (en) 2010-07-07 2013-09-10 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US8836833B2 (en) 2010-07-07 2014-09-16 Canon Kabushiki Kaisha Solid-state imaging apparatus having pixels with plural semiconductor regions
US9007501B2 (en) 2010-07-07 2015-04-14 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US9113103B2 (en) 2010-07-07 2015-08-18 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system

Similar Documents

Publication Publication Date Title
US7858433B2 (en) Photoelectric converting film stack type solid-state image pickup device, and method of producing the same
US7288429B2 (en) Image sensor with vertically integrated thin-film photodiode
US6709885B2 (en) Method of fabricating image sensors using a thin film photodiode above active CMOS circuitry
US6018169A (en) Solid-state image sensor and method of fabricating the same
JPH0982932A (en) Solid state image sensing element
JP2005353626A (en) Photoelectric conversion film laminated solid state imaging element and its manufacturing method
US6163030A (en) MOS imaging device
US5093564A (en) Photosensor having an amorphous silicon photoabsorption layer
JPH01295458A (en) Laminated type solid-state image sensing device
US5343061A (en) Solid-state imaging device suppressing dark-current noise
KR100871973B1 (en) Image Sensor and Method for Manufacturing thereof
JP2509592B2 (en) Stacked solid-state imaging device
KR960007482B1 (en) Layer-built solid state image sensing device
JPH02128468A (en) Solid-state image sensing device and manufacture thereof
JPH0449787B2 (en)
JPH0522516A (en) Image sensor
US20080277754A1 (en) Image sensor and fabrication method thereof
JPH0794699A (en) Solid state image sensor
JP2856774B2 (en) Solid-state imaging device
JPH04373174A (en) Solid state image sensing device
JPH02143560A (en) Laminar type solid-state image sensing device
JPH02166769A (en) Laminated solid state image sensor and manufacture thereof
JP3087415B2 (en) Image sensor
JPH0237746B2 (en)
JPS61251068A (en) Solid-state image pickup device