JP3087147B2 - Synchronous maintenance control method - Google Patents

Synchronous maintenance control method

Info

Publication number
JP3087147B2
JP3087147B2 JP04208725A JP20872592A JP3087147B2 JP 3087147 B2 JP3087147 B2 JP 3087147B2 JP 04208725 A JP04208725 A JP 04208725A JP 20872592 A JP20872592 A JP 20872592A JP 3087147 B2 JP3087147 B2 JP 3087147B2
Authority
JP
Japan
Prior art keywords
cell
buffer
synchronization
valid
special
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04208725A
Other languages
Japanese (ja)
Other versions
JPH0662036A (en
Inventor
敏則 小柳
眞治 太田
治雄 山下
宏 太田
裕巳 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP04208725A priority Critical patent/JP3087147B2/en
Publication of JPH0662036A publication Critical patent/JPH0662036A/en
Application granted granted Critical
Publication of JP3087147B2 publication Critical patent/JP3087147B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、二重化された系のセル
を無瞬断で切替えることができるように同期化し、その
同期状態を維持する同期維持制御方式に関する。各種の
通信に於いて、伝送路や伝送装置を二重化構成として、
通信網の信頼性の向上を図っている。又ATM(Async
hronous Transfer Mode )方式に於いては、ディジタ
ル音声信号,ディジタル画像信号,各種のデータ等を固
定長パケット化し、それをセルとして伝送するものであ
り、現用系と予備系との二重化構成とした場合、系切替
えを行う場合に、有効セルの欠落や重複が生じないよう
に切替える無瞬断二重化切替えを可能とすることが要望
されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronization maintaining control system which synchronizes a cell of a duplex system so that the cell can be switched without an instantaneous interruption and maintains the synchronization state. In various communications, the transmission path and transmission device have a duplex configuration,
The aim is to improve the reliability of the communication network. ATM (Async
In the hronous transfer mode) method, digital audio signals, digital image signals, various data, and the like are formed into fixed-length packets and transmitted as cells. When a duplex configuration is used for the active system and the standby system, When performing system switching, there is a demand for enabling instantaneous interruption-free duplex switching in which switching is performed so as not to cause loss or overlap of valid cells.

【0002】[0002]

【従来の技術】二重化システムは、例えば、図13に示
すように、送信側31に於いては、分配部33により送
信部34,35に送信データを分配し、送信部34,3
5からそれぞれ伝送路38,39にデータを送出する。
受信側32に於いては、受信部36,37によりそれぞ
れ受信し、セレクタ41により何れか一方の受信データ
を選択して出力する。即ち、二点鎖線で示すように、送
信部34と伝送路38と受信部36とにより0系の伝送
系を構成し、又送信部35と伝送路39と受信部37と
により1系の伝送系を構成している。
2. Description of the Related Art In a duplex system, for example, as shown in FIG. 13, a transmitting side 31 distributes transmission data to transmission sections 34 and 35 by a distribution section 33, and the transmission sections 34 and 3
5 to the transmission lines 38 and 39, respectively.
On the receiving side 32, the data is received by the receiving units 36 and 37, respectively, and either one of the received data is selected and output by the selector 41. That is, as indicated by the two-dot chain line, the transmission unit 34, the transmission path 38, and the reception unit 36 constitute a zero-system transmission system, and the transmission unit 35, the transmission path 39, and the reception unit 37 transmit one-system transmission. Make up the system.

【0003】前述の二重化システムに於いて、ATM方
式によるセルを送信側31から受信側32に伝送し、現
用系の障害発生時に予備系にセレクタ41によって切替
えることになる。その場合、無瞬断で切替える方式とし
て、送信側31から切替用トリガセルを送出し、受信側
32の受信部36,37のバッファ(図示せず)からこ
の切替用トリガセルを同時に読出した時に、0系と1系
とのセルが同期化したと判断して、セレクタ41を制御
する方式が考えられる。即ち、セレクタ41を制御して
0系と1系との切替えを行う時に、0系と1系とセル同
期をとる方式である。
In the above-described duplex system, cells in the ATM system are transmitted from the transmission side 31 to the reception side 32, and are switched to the standby system by the selector 41 when a failure occurs in the active system. In this case, as a method of switching without any instantaneous interruption, a switching trigger cell is transmitted from the transmission side 31, and when the switching trigger cell is simultaneously read from buffers (not shown) of the receiving units 36 and 37 of the reception side 32, 0 is output. A method of controlling the selector 41 by judging that the cells of the system and the system 1 are synchronized can be considered. That is, when the selector 41 is controlled to switch between the 0-system and the 1-system, a cell synchronization is established between the 0-system and the 1-system.

【0004】又0系と1系とのセルを、受信部36,3
7のバッファ(図示せず)により伝送路38,39等に
よる伝送遅延差を吸収して、常時同期状態としておき、
現用系の障害発生等により予備系に切替える時に、直ち
にセレクタ41を制御して無瞬断で切替える方式も考え
られる。
The cells of the 0-system and the 1-system are received by the receiving units 36 and 3
7, a buffer (not shown) absorbs the transmission delay difference between the transmission lines 38, 39, etc., and is always in a synchronized state.
When switching to the standby system due to the occurrence of a failure in the active system or the like, a method is also conceivable in which the selector 41 is immediately controlled to perform instantaneous interruption.

【0005】[0005]

【発明が解決しようとする問題点】前述の切替用トリガ
セルを用いる方式は、この切替用トリガセルを識別し、
同時にバッファから読出すまでセレクタ41を制御し
て、無瞬断切替えを行わせることができないので、例え
ば、現用系から予備系に切替えるまでに要する時間が長
くなる欠点がある。
The above-mentioned system using the switching trigger cell identifies the switching trigger cell,
At the same time, it is not possible to control the selector 41 to perform the instantaneous interruption switching until the data is read out from the buffer. Therefore, for example, there is a disadvantage that the time required for switching from the active system to the standby system becomes longer.

【0006】又受信部36,37のバッファ(図示せ
ず)により常時同期状態として、セレクタ41により無
瞬断切替えを行わせる方式は、同期確立後のセル廃棄に
より同期外れが生じる欠点があり、又現用系の伝送系の
正常性等を確認する為の特殊セルを伝送する場合に、余
分なセルが挿入されることにより、同期外れが生じる欠
点がある。このような同期外れが生じると、現用系から
予備系に切替える時に、直ちにセレクタ41を制御した
場合、セルの欠落や重複が生じる欠点がある。本発明
は、同期を確立した後、その同期を維持できるように制
御することを目的とする。
The system in which the buffers of the receiving units 36 and 37 (although not shown) are always in a synchronized state and the selector 41 performs the instantaneous interruption switching has a disadvantage that the synchronization is lost due to the discard of the cell after the establishment of the synchronization. Further, when transmitting a special cell for checking the normality or the like of the transmission system of the working system, there is a disadvantage that an extra cell is inserted and the synchronization is lost. When such out-of-synchronization occurs, when switching from the active system to the standby system and immediately controlling the selector 41, there is a disadvantage that cells are lost or duplicated. An object of the present invention is to perform control so that the synchronization can be maintained after the synchronization is established.

【0007】[0007]

【課題を解決するための手段】本発明の同期維持制御方
式は、図1を参照して説明すると、二重化構成の一方と
他方との系の有効セルをそれぞれ入力するファーストイ
ン・ファーストアウト・メモリ(FIFO)からなるバ
ッファ1,2と、これらのバッファ1,2を制御する同
期制御部3とを備え、バッファ1,2から同期して有効
セルを読出してセレクタ4により無瞬断で切替える為の
同期維持制御方式であり、同期制御部3は、一方の系
(0系)と他方の系(1系)との間で同期化した後、一
方又は他方の系のバッファから有効セルの読出しが可能
の状態の時に、他方又は一方の系のバッファに有効セル
がない場合、前記一方又は他方の系のバッファの読出し
を停止して、前記一方と他方との系に空きセルを送出
し、他方の又は一方の系のバッファに有効セルが入力さ
れた時に、一方と他方との系のバッファから同期して有
効セルを読出して、同期を維持するものである。
A synchronization maintaining control system according to the present invention will be described with reference to FIG. 1. A first-in first-out memory for inputting valid cells of one and the other of a duplex configuration. (FIFO) buffers 1 and 2 and a synchronization control unit 3 for controlling these buffers 1 and 2 to read valid cells synchronously from the buffers 1 and 2 and switch the cells by the selector 4 without interruption. The synchronization control unit 3 synchronizes between one system (0 system) and the other system (1 system), and then reads a valid cell from a buffer of one or the other system. When there is no valid cell in the buffer of the other or one system when the state is possible, the reading of the buffer of the one or the other system is stopped, and an empty cell is sent to the one and the other system, The other or one When the active cell is input to the buffer, in synchronism from the system buffer between one and the other reads the valid cell, it is to maintain synchronization.

【0008】一方又は他方の系(0系又は1系)の有効
セル廃棄時に、廃棄した有効セルの位置にダミーセルを
挿入し、このダミーセルを有効セルとしてバッファに入
力する。
At the time of discarding an effective cell of one or the other system (system 0 or 1), a dummy cell is inserted at the position of the discarded effective cell, and this dummy cell is input to the buffer as an effective cell.

【0009】又一方又は他方の系(0系又は1系)に特
殊セルを挿入した時に、他方又は一方の系に、その特殊
セルの挿入位置に対応した位置にダミーセルを挿入し、
そのダミーセルを特殊セルと共に有効セルとしてバッフ
ァ1,2に入力する。
When a special cell is inserted into one or the other system (system 0 or system 1), a dummy cell is inserted into the other or one system at a position corresponding to the insertion position of the special cell,
The dummy cells are input to the buffers 1 and 2 as valid cells together with the special cells.

【0010】又一方と他方との系(0系と1系)に、特
殊セル挿入用セルを伝送し、一方又は他方の系に於い
て、特殊セル挿入用セルに特殊セルを挿入する。
A special cell insertion cell is transmitted to one or the other system (system 0 and system 1), and a special cell is inserted into the special cell insertion cell in one or the other system.

【0011】又一方又は他方の系(0系又は1系)に挿
入した特殊セルを検出する特殊セル検出部を設け、この
特殊セル検出部によりバッファ1,2から読出した特殊
セルを検出した時に、同期制御部3は、特殊セルが挿入
されていない系のバッファの読出しを停止し、且つ特殊
セルと同期して空きセルを送出する。
A special cell detector for detecting a special cell inserted in one or the other system (system 0 or system 1) is provided. When the special cell detected from the buffers 1 and 2 is detected by the special cell detector, The synchronization control unit 3 stops reading the buffer of the system in which the special cell is not inserted, and transmits an empty cell in synchronization with the special cell.

【0012】又バッファ1,2に蓄積された有効セル数
を検出し、この有効セル数が予め設定された値を超えた
時に、同期制御部3は、バッファ1,2が読出停止状態
であっても、その読出停止を解除して、有効セル読出し
の制御を行うものである。
When the number of valid cells stored in the buffers 1 and 2 is detected, and when the number of valid cells exceeds a preset value, the synchronization control unit 3 determines that the buffers 1 and 2 are in the reading stopped state. In this case, the reading stop is released and the effective cell reading is controlled.

【0013】[0013]

【作用】請求項1の発明に於いては、バッファ(FIF
O)1,2は有効セルのみを入力し、同期制御部3は、
バッファ1,2から有効セルの読出しを読出制御信号に
より制御するものであり、同一の有効セルを同時に読出
すことができる同期状態に於いて、例えば、1系の伝送
遅延等によりバッファ2に有効セルがなくなった場合、
0系のバッファ1から有効セルを読出し、次に1系のバ
ッファ2に有効セルが入力されて、バッファ1の有効セ
ルと同期して読出しを行うと、0系と1系との有効セル
のずれが生じる。そこで、バッファ2が空き状態となっ
た時に、バッファ1の読出しを停止する。そして、バッ
ファ2に有効セルが入力された時に、バッファ1の有効
セルとバッファ2の有効セルとを同期して読出す。従っ
て、一旦同期が確立した後は、伝送遅延等のばらつきが
あっても、その同期状態を維持し、系選択制御信号によ
りセレクタ4を制御して、0系と1系との切替えを行う
場合に、無瞬断切替えを可能とすることができる。
According to the first aspect of the present invention, the buffer (FIF
O) 1 and 2 input only valid cells, and the synchronization control unit 3
The reading of valid cells from the buffers 1 and 2 is controlled by a read control signal. In a synchronous state where the same valid cells can be read simultaneously, the data is valid for the buffer 2 due to, for example, transmission delay of the first system. If you run out of cells,
When a valid cell is read from the 0-system buffer 1 and then a valid cell is input to the 1-system buffer 2 and read in synchronization with the valid cell of the buffer 1, the valid cells of the 0-system and 1-system are read. Misalignment occurs. Therefore, when the buffer 2 becomes empty, the reading of the buffer 1 is stopped. When a valid cell is input to the buffer 2, the valid cell in the buffer 1 and the valid cell in the buffer 2 are read out in synchronization. Therefore, once the synchronization is established, even if there is a variation such as a transmission delay, the synchronization state is maintained, and the selector 4 is controlled by the system selection control signal to switch between the 0 system and the 1 system. In addition, instantaneous interruption switching can be performed.

【0014】請求項2の発明に於いては、セルのヘッダ
のビット誤り等によりセルが廃棄される場合があり、廃
棄セルは空きセルとするものであるから、バッファには
蓄積されないことになる。従って、セル廃棄が生じる
と、0系と1系とのバッファ1,2から同期して有効セ
ルの読出しを行ったとしても、内容が異なるセルが同時
に読出されるだけで、実際の同期状態とは異なる状態と
なる。そこで、廃棄されたセルの代わりにダミーセルを
挿入し、このダミーセルを有効セルとしてバッファに入
力する。それにより、ダミーセル以後の有効セルは内容
が同一となって、実際の同期状態を維持することができ
る。
According to the second aspect of the present invention, the cell may be discarded due to a bit error in the header of the cell or the like. Since the discarded cell is an empty cell, it is not stored in the buffer. . Therefore, when the cell is discarded, even if the effective cells are read out from the buffers 1 and 2 of the system 0 and the system 1 synchronously, only cells having different contents are read out at the same time, and the actual synchronization state is lost. Are in different states. Therefore, a dummy cell is inserted instead of the discarded cell, and this dummy cell is input to the buffer as a valid cell. As a result, the contents of the valid cells after the dummy cell become the same, and the actual synchronized state can be maintained.

【0015】請求項3の発明に於いては、現用系に特殊
セルを挿入して現用系の正常性を確認する場合があり、
その場合、予備系には特殊セルを挿入しないから、特殊
セルを挿入した系のバッファには、他方の系のバッファ
より一つ多い有効セルが入力されることになり、そのま
ま両系のバッファ1,2から同期して読出しを行うと、
実際の同期状態とは異なる状態となる。そこで、例え
ば、0系に特殊セルを挿入した場合は、1系にダミーセ
ルを挿入する。従って、バッファ1には特殊セルが入力
され、バッファ2にはダミーセルが挿入されて、特殊セ
ルとダミーセルとが同期して読出されるから、実際の同
期状態を維持することができる。
In the third aspect of the present invention, the normality of the working system may be confirmed by inserting a special cell into the working system.
In this case, no special cell is inserted into the standby system, so that one more effective cell is input to the buffer of the system into which the special cell is inserted than the buffer of the other system. , 2 and read out synchronously,
The state is different from the actual synchronization state. Therefore, for example, when a special cell is inserted into the 0 system, a dummy cell is inserted into the 1 system. Therefore, the special cell is input to the buffer 1 and the dummy cell is inserted into the buffer 2, and the special cell and the dummy cell are read out in synchronization with each other, so that the actual synchronization state can be maintained.

【0016】請求項4の発明に於いては、特殊セルを挿
入するタイミングが予め定められている場合が一般的で
あり、その特殊セル挿入用セルを0系と1系とに伝送す
る。例えば、0系が現用系の場合に、その0系に於いて
特殊セル挿入用セルを検出して特殊セルを挿入する。従
って、この特殊セルを挿入した有効セルが0系のバッフ
ァ1に入力されると、1系のバッファ2には特殊セル挿
入用セルが有効セルとして入力されるから、0系のバッ
ファ1からの特殊セルが挿入された特殊セル挿入用セル
と、1系のバッファ2から特殊セルを挿入していない特
殊セル挿入用セルとを同期して読出すことになるから、
同期状態を維持することができる。
In the fourth aspect of the present invention, the timing for inserting a special cell is generally predetermined, and the special cell insertion cell is transmitted to the 0-system and the 1-system. For example, when the system 0 is a working system, a special cell insertion cell is detected in the system 0 and a special cell is inserted. Therefore, when the valid cell into which the special cell is inserted is input to the buffer 1 of the system 0, the cell for inserting a special cell is input to the buffer 2 of the system 1 as a valid cell. Since the special cell insertion cell into which the special cell is inserted and the special cell insertion cell into which the special cell is not inserted from the buffer 2 of the first system are read out synchronously,
Synchronous state can be maintained.

【0017】請求項5の発明に於いては、特殊セル挿入
用セルやダミーセルの挿入を行わないシステムに於い
て、特殊セル検出部により一方の系の特殊セルを検出し
た時に、他方の系のバッファの読出しを停止し、その代
わりに空きセルを送出する。例えば、0系の特殊セルを
バッファ1から読出した時に、1系のバッファ2の読出
しを停止し、空きセルを0系の特殊セルと同期して送出
する。従って、0系に特殊セルが挿入されても、それ以
後の同期状態を維持することができる。
According to a fifth aspect of the present invention, in a system in which a cell for inserting a special cell or a dummy cell is not inserted, when a special cell of one system is detected by a special cell detecting section, the other system is inserted. Stop reading the buffer and send an empty cell instead. For example, when a special cell of the system 0 is read from the buffer 1, the reading of the buffer 2 of the system 1 is stopped, and an empty cell is transmitted in synchronization with the special cell of the system 0. Therefore, even if a special cell is inserted into the system 0, the synchronization state thereafter can be maintained.

【0018】請求項6の発明に於いては、バッファ1,
2は有限の蓄積容量を有するものであるから、例えば、
1系のバッファ2に入力される有効セルの到着が遅れた
場合に、0系のバッファ1の読出しが停止されて、バッ
ファ1がオーバーフローし、有効セルが廃棄されること
になる。そこで、バッファ1,2の容量情報を基に同期
制御部3は、蓄積されている有効セル数が予め定められ
た数を超えた状態か否かを判定し、超えた場合には、そ
のバッファの読出停止を解除し、一時同期外れの状態と
して、有効セルの廃棄を回避する。
According to a sixth aspect of the present invention, in the buffer 1,
2 has a finite storage capacity, for example,
When the arrival of valid cells input to the buffer 1 of the system 1 is delayed, the reading of the buffer 1 of the system 0 is stopped, the buffer 1 overflows, and the valid cells are discarded. Therefore, based on the capacity information of the buffers 1 and 2, the synchronization control unit 3 determines whether or not the number of stored effective cells exceeds a predetermined number. Is canceled, and the cell is temporarily out of synchronization to avoid discarding the valid cell.

【0019】[0019]

【実施例】図2は本発明の一実施例のフローチャートで
あり、図1の本発明の原理説明図に於いて、バッファ
1,2は、ファーストイン・ファーストアウト・メモリ
から構成され、同期制御部3は、読出制御信号によりバ
ッファ1,2から同期して有効セルの読出しを制御し、
セレクタ4は、系選択制御信号により0系と1系との切
替えを行うものである。図2に於いては、この0系と1
系との何れか一方をX系、他方をY系として示し、同期
制御部3は、X系とY系とのバッファ(FIFO)が空
きか否かを、バッファ(FIFO)からの容量情報(蓄
積された有効セル数)により判定する(a),(b)。
そして、X系とY系とのバッファ(FIFO)が空きで
ない場合、即ち、有効セルが蓄積されている場合は、両
系の有効セルを同期して読出す(c)。又X系のバッフ
ァが空きの場合は、Y系のバッファ(FIFO)の読出
しを停止し(d)、Y系に空きセルを送出する(e)。
又Y系のバッファが空きの場合は、X系のバッファ(F
IFO)の読出しを停止し(f)、X系に空きセルを送
出する(g)。同期制御部3は、マイクロプロセッサ等
による制御機能を備え、バッファ1,2の読出制御と共
に、前述の空きセルの送出制御を行うものである。
FIG. 2 is a flow chart of one embodiment of the present invention. In the principle explanatory diagram of FIG. 1, the buffers 1 and 2 are constituted by first-in first-out memories, The unit 3 controls reading of valid cells from the buffers 1 and 2 in synchronization with a read control signal,
The selector 4 switches between system 0 and system 1 by a system selection control signal. In FIG. 2, the 0 series and 1
One of the systems is indicated as an X system and the other is indicated as a Y system. The synchronization control unit 3 determines whether or not the buffers (FIFOs) of the X system and the Y system are free from the capacity information (FIFO) from the buffer (FIFO). (A) and (b).
If the X-system and Y-system buffers (FIFOs) are not empty, that is, if valid cells are stored, the valid cells of both systems are synchronously read (c). If the X-system buffer is empty, the reading of the Y-system buffer (FIFO) is stopped (d), and an empty cell is sent to the Y-system (e).
If the Y-system buffer is empty, the X-system buffer (F
The reading of the IFO is stopped (f), and an empty cell is sent to the X system (g). The synchronization control unit 3 has a control function of a microprocessor or the like, and performs read control of the buffers 1 and 2 and transmission control of the above-mentioned empty cell.

【0020】図3,図4,図5は本発明の一実施例の動
作説明図であり、1,2は図1に示す0系と1系とのバ
ッファ(FIFO)、Y,Z,A,B,C,・・・は有
効セル、点線は空きセルを示し、有効セルBを用いて同
期を確立する場合を示す。図3の(A1)は、0系と1
系とのバッファ1,2が空き状態で、次に有効セルYが
バッファ1に入力され、バッファ2には3セル分遅れて
有効セルYが入力される状態を示す。又(A2)は、0
系のバッファ1から有効セルYが読出され、この有効セ
ルYに対して1系に空きセルが送出され、且つバッファ
1に有効セルZが蓄積されて次の読出しを待っている状
態を示す。
FIGS. 3, 4 and 5 are diagrams for explaining the operation of the embodiment of the present invention. Reference numerals 1 and 2 denote buffers (FIFO) of 0 system and 1 system, Y, Z and A shown in FIG. , B, C,... Indicate valid cells, and the dotted line indicates an empty cell, and shows a case where synchronization is established using the valid cell B. (A1) of FIG.
This shows a state in which the valid cells Y are input to the buffer 1 while the buffers 1 and 2 with the system are empty, and the valid cells Y are input to the buffer 2 with a delay of three cells. (A2) is 0
A valid cell Y is read from the buffer 1 of the system, a vacant cell is sent to the system 1 for the valid cell Y, and a valid cell Z is accumulated in the buffer 1 to wait for the next reading.

【0021】又図3の(A3)はバッファ1に同期確立
用の有効セルBが蓄積され、バッファ2に有効セルYが
蓄積された状態を示し、同期確立用の有効セルBが0系
のバッファ1に入力されると、同期制御部(図示せず)
が同期確立用の有効セルBを検出して、1系のバッファ
2に同期確立用の有効セルBが蓄積されるまで、0系の
バッファ1の読出しを停止し、0系に空きセルを送出す
る。その場合、1系のバッファ2は空きであるから、1
系には空きセルを送出することになる。従って、図3の
(A4)の状態から(A5)の状態に移行し、(A5)
に示すように、同期確立用の有効セルBがバッファ1,
2に蓄積されると、0系のバッファ1に対する読出停止
が解除され、バッファ1,2から同期して有効セルBが
読出される。即ち、図4の(A6)に示す状態となり、
同期が確立される。
FIG. 3 (A3) shows a state in which valid cells B for establishing synchronization are stored in the buffer 1 and valid cells Y are stored in the buffer 2; When input to the buffer 1, a synchronization control unit (not shown)
Detects the valid cell B for establishing synchronization, stops reading the buffer 1 of system 0 until the valid cell B for establishing synchronization is accumulated in the buffer 2 of system 1, and sends an empty cell to system 0. I do. In this case, since buffer 1 of system 1 is empty, 1
An empty cell will be sent to the system. Accordingly, the state shifts from the state (A4) to the state (A5) in FIG.
As shown in the figure, a valid cell B for establishing synchronization
When the data is accumulated in the buffer 2, the suspension of reading from the buffer 1 of the system 0 is released, and the valid cells B are read out from the buffers 1 and 2 in synchronization. That is, the state shown in (A6) of FIG.
Synchronization is established.

【0022】同期確立後に、図4の(A7)に示すよう
に、1系の有効セルD,E,F,Gが0系より遅れたこ
とにより、1系のバッファ2が空きとなると、0系のバ
ッファ1の読出しを停止し、両系に空きセルを送出す
る。従って、0系のバッファ1には、有効セルD,E,
Fが蓄積された状態となる。次に、(A8)に示すよう
に、1系の有効セルDがバッファ2に蓄積されると、読
出停止が解除されて、有効セルDは(A9)に示すよう
に同期して読出される。従って、(A10)の状態に於
いても同期が維持されている。
After the synchronization is established, as shown in (A7) of FIG. 4, when the valid cells D, E, F, and G of the system 1 are delayed from the system 0, when the buffer 2 of the system 1 becomes empty, The reading of the buffer 1 of the system is stopped, and an empty cell is sent to both systems. Therefore, the valid cells D, E,
F is stored. Next, as shown in (A8), when the valid cells D of the first system are accumulated in the buffer 2, the read stop is released, and the valid cells D are synchronously read as shown in (A9). . Therefore, synchronization is maintained even in the state (A10).

【0023】前述と同様にして、図5の(A11),
(A14)に於いては、1系のバッファ2が空きとなる
から、0系のバッファ1の読出しを停止し、1系のバッ
ファ2に有効セルが入力されると、両系のバッファ1,
2の読出しを行い、同期を維持することができる。
As described above, (A11) in FIG.
In (A14), since the buffer 1 of the system 1 becomes empty, the reading of the buffer 1 of the system 0 is stopped, and when a valid cell is input to the buffer 2 of the system 1, the buffers 1
2 can be read and synchronization can be maintained.

【0024】図6は本発明の一実施例に於けるセル廃棄
の問題点の説明図であり、(B1)に示すように、1系
の有効セルGが廃棄された場合を示す。従って、(B
2)に示すように、0系と1系とのバッファ1,2の先
頭に有効セルFが蓄積され、その有効セルFが(B3)
に示すように同期して読出された後、0系のバッファ1
の先頭に有効セルGが蓄積された状態となるが、1系の
バッファ2には有効セルGは入力されないから、バッフ
ァ2が空きとなった場合、0系のバッファ1の読出しを
停止するから、(B4)に示すように、両系に空きセル
を送出することになり、次に(B5)に示すように、1
系のバッファ2に有効セルHが蓄積されると、(B6)
に示すように、0系のバッファ1から有効セルG、1系
のバッファ2から有効セルHを同時に読出して送出する
ことになり、位相同期外れの状態となり、この状態は
(B7)以降も継続することになる。即ち、セル廃棄が
生じない場合は、前述の実施例により同期を維持するこ
とができるが、セル廃棄が生じる場合は、位相同期外れ
の状態となる。
FIG. 6 is an explanatory diagram of the problem of cell discarding in one embodiment of the present invention, and shows a case where the effective cell G of the first system is discarded as shown in (B1). Therefore, (B
As shown in 2), valid cells F are accumulated at the head of buffers 1 and 2 of system 0 and system 1, and the valid cells F are stored in (B3).
After being read out synchronously as shown in FIG.
, The valid cells G are accumulated at the beginning of the buffer. However, since the valid cells G are not input to the 1-system buffer 2, the reading of the 0-system buffer 1 is stopped when the buffer 2 becomes empty. , (B4), an empty cell is transmitted to both systems, and then, as shown in (B5), 1
When the effective cells H are accumulated in the system buffer 2, (B6)
As shown in (1), the valid cell G from the 0-system buffer 1 is read out and sent out simultaneously from the 1-system buffer 2, and the state is out of phase synchronization. This state continues after (B7). Will do. That is, when no cell is discarded, the synchronization can be maintained by the above-described embodiment, but when the cell is discarded, the phase is out of phase.

【0025】そこで、本発明の他の実施例は、図7に示
すように、廃棄されたセルXをダミーセルとし、これを
有効セルとしてバッファに入力するものである。即ち、
図6の(B1),(B2)に示すように、有効セルGを
廃棄した場合、この実施例に於いては、図7の(C1)
に示すように、廃棄した有効セルGをダミーセルXとす
る。例えば、セルのヘッダのビット誤りにより廃棄され
た場合、そのヘッダを有効セルとして取扱うことができ
るよう修正する。このダミーセルXが有効セルFの後
に、(C2)に示すように1系のバッファ2に入力さ
れ、(C3)に示すように、バッファ1の先頭に有効セ
ルG、バッファ2の先頭にダミーセルXが蓄積された状
態となり、(C4)に示すように、この有効セルGとダ
ミーセルXとが同時に読出され、次に(C5)に示すよ
うに、バッファ1,2の先頭に有効セルHが蓄積される
から、それ以降は(C6),(C7)に示すように、位
相同期が維持されることになる。
Therefore, in another embodiment of the present invention, as shown in FIG. 7, a discarded cell X is used as a dummy cell and this is input to a buffer as a valid cell. That is,
As shown in (B1) and (B2) of FIG. 6, when the valid cell G is discarded, in this embodiment, (C1) of FIG.
As shown in the figure, the discarded valid cell G is assumed to be a dummy cell X. For example, if a cell header is discarded due to a bit error, the header is modified so that it can be handled as a valid cell. The dummy cell X is input to the buffer 1 of the first system after the valid cell F as shown in (C2), and as shown in (C3), the valid cell G is at the head of the buffer 1 and the dummy cell X is at the head of the buffer 2. Is stored, and as shown in (C4), the valid cell G and the dummy cell X are read simultaneously, and then, as shown in (C5), the valid cell H is stored at the head of the buffers 1 and 2. Thereafter, as shown in (C6) and (C7), the phase synchronization is maintained.

【0026】図8は本発明の実施例の特殊セルを用いた
場合の説明図であり、1,2はバッファ、3は同期制御
部、4はセレクタ、5,6は特殊セル検出部である。現
用系のセルの伝送経路に特殊セルを挿入し、確認個所に
於いてその特殊セルを抽出して、ビットエラーレート等
により現用系の正常性の確認を行うものである。その特
殊セルを検出する特殊セル検出部5,6を設け、検出信
号を同期制御部3に加えるものである。この特殊セル検
出部5,6は、バッファ1,2から読出した有効セルか
ら特殊セルを検出する順序の構成を示すが、バッファ
1,2に入力される有効セル或いはバッファ1,2に蓄
積された有効セルから特殊セルを検出する構成とするこ
ともできる。
FIG. 8 is an explanatory diagram in the case of using the special cell of the embodiment of the present invention. Reference numerals 1 and 2 denote buffers, 3 denotes a synchronization control unit, 4 denotes a selector, and 5 and 6 denote special cell detection units. . A special cell is inserted into the transmission path of the working cell, the special cell is extracted at a check point, and the normality of the working system is confirmed by a bit error rate or the like. Special cell detectors 5 and 6 for detecting the special cell are provided, and a detection signal is applied to the synchronization controller 3. The special cell detectors 5 and 6 show the configuration of the order in which special cells are detected from valid cells read from the buffers 1 and 2, and are stored in the valid cells input to the buffers 1 and 2 or the buffers 1 and 2. The configuration may be such that a special cell is detected from the valid cells.

【0027】図9は特殊セルを挿入した場合の問題点の
説明図であり、(D1)に示すように、1系の有効セル
G,H間に特殊セル(特)を挿入した場合、即ち、0系
が予備系となり、1系が現用系の場合に、その伝送経路
の正常性を確認する為の特殊セル(特)を挿入した場
合、(D2),(D3),(D4)までは位相同期が維
持されている。この(D4)に於いては、バッファ1の
先頭に有効セルH、バッファ2の先頭に特殊セル(特)
が蓄積された状態となる。
FIG. 9 is an explanatory diagram of a problem when a special cell is inserted. As shown in (D1), when a special cell (special) is inserted between the effective cells G and H of the first system, that is, , 0 system becomes the standby system, and 1 system is the working system. When a special cell (special) for confirming the normality of the transmission path is inserted, up to (D2), (D3) and (D4) Are maintained in phase synchronization. In this (D4), the valid cell H at the head of the buffer 1 and the special cell (special) at the head of the buffer 2
Is stored.

【0028】次の(D5)の状態では、0系に有効セル
H、1系に特殊セル(特)が同時に読出され、次の(D
6)状態では、0系に有効セルI、1系に有効セルHが
同時に読出されるから、(D5),(D6),(D7)
以降は位相同期外れの状態となり、同期を維持できなく
なる。
In the next state (D5), a valid cell H is read out to the system 0 and a special cell (special) is read out to the system 1 at the same time.
6) In the state, since the valid cell I is simultaneously read in the 0 system and the valid cell H in the 1 system, (D5), (D6), and (D7)
Thereafter, the phase is out of phase and the synchronization cannot be maintained.

【0029】そこで、図8に示すように、特殊セル検出
部5,6を設け、同期制御部3によりダミーセルの挿入
又はバッファの読出停止の制御等を行うものであり、図
10はダミーセルを挿入する場合の実施例の動作説明図
である。この動作説明図の実施例に於いては、特殊セル
検出部5,6は、バッファ1,2に入力される前の特殊
セルを検出する構成の場合であり、同図の(E1)は、
1系の有効セルG,H間に特殊セル(特)が挿入された
状態を示し、この特殊セル(特)を特殊セル検出部6に
より検出すると、0系の有効セルG,H間にダミーセル
(ダ)を挿入する。この挿入はバッファ1に対して行わ
れる。
Therefore, as shown in FIG. 8, special cell detectors 5 and 6 are provided, and the synchronization controller 3 controls the insertion of dummy cells or the stop of reading of the buffer. FIG. 7 is an explanatory diagram of the operation of the embodiment when the operation is performed. In the embodiment of this operation explanatory diagram, the special cell detectors 5 and 6 are configured to detect a special cell before being input to the buffers 1 and 2, and (E1) in FIG.
This shows a state in which a special cell (special) is inserted between the valid cells G and H of the first system. When this special cell (special) is detected by the special cell detector 6, a dummy cell is set between the valid cells G and H of the zero system. Insert (da). This insertion is performed on the buffer 1.

【0030】従って、(E2),(E3),(E4)に
示すように、バッファ1にダミーセル(ダ)、バッファ
2に特殊セル(特)が蓄積されることになり、(E5)
に示すように、ダミーセル(ダ)と特殊セル(特)とは
同時に読出されるから、(E5)以降の(E6),(E
7)に示すように、位相同期は維持される。
Therefore, as shown in (E2), (E3), and (E4), the dummy cell (da) is accumulated in the buffer 1 and the special cell (*) is accumulated in the buffer 2, and (E5)
As shown in the figure, since the dummy cell (da) and the special cell (*) are simultaneously read, (E6) and (E6) after (E5) are read out.
As shown in 7), phase synchronization is maintained.

【0031】特殊セル(特)の挿入個所に対応してダミ
ーセル(ダ)を挿入する代わりに、図11に示す実施例
は、特殊セルを空きセルと等価なセルとしてバッファ
1,2の読出しを制御するもので、この場合の特殊セル
検出部5,6は、バッファ1,2に蓄積された特殊セル
を検出する構成とするものである。従って、(F1)に
示すように、1系の有効セルG,H間に特殊セル(特)
が挿入されて、(F2),(F3)に示すように位相同
期が維持され、(F4)に示すように、特殊セル(特)
がバッファ2の先頭に蓄積されると、特殊セル検出部6
により検出することになり、その検出信号を同期制御部
3に加えることにより、同期制御部3は、0系のバッフ
ァ1の読出しを停止する。従って、そのバッファ1の先
頭に有効セルHが蓄積された状態となる。
Instead of inserting a dummy cell (da) corresponding to a place where a special cell (special) is inserted, the embodiment shown in FIG. The special cell detectors 5 and 6 in this case are configured to detect the special cells stored in the buffers 1 and 2. Therefore, as shown in (F1), the special cell (special) is set between the effective cells G and H of the first system.
Is inserted, the phase synchronization is maintained as shown in (F2) and (F3), and as shown in (F4), the special cell
Is accumulated at the head of the buffer 2, the special cell detection unit 6
The synchronization control unit 3 stops reading of the 0-system buffer 1 by adding the detection signal to the synchronization control unit 3. Therefore, the valid cells H are stored at the head of the buffer 1.

【0032】次に、(F5)に示すように、1系のバッ
ファ2から特殊セル(特)を読出し、0系に空きセルを
送出する。それにより、(F6),(F7)に示すよう
に、バッファ1,2から同一の有効セルが読出されて、
位相同期が維持されることになる。
Next, as shown in (F5), a special cell (special) is read from the buffer 2 of the system 1 and an empty cell is transmitted to the system 0. Thereby, as shown in (F6) and (F7), the same valid cell is read from buffers 1 and 2, and
Phase synchronization will be maintained.

【0033】又特殊セルは、所定の間隔毎に挿入して、
定期的に現用系の正常性を監視する場合が一般的である
から、予め特殊セル挿入用セルを0系と1系とに送出
し、この特殊セル挿入用セルに特殊セルを挿入し、又正
常性の監視点でこの特殊セルを抽出することができる。
その場合は、特殊セルが挿入されていない特殊セル挿入
用セルも有効セルとしてバッファ1,2に入力すること
により、図3,図4,図5について説明した本発明の実
施例を適用して、同期確立後の同期を維持することがで
きる。
The special cells are inserted at predetermined intervals,
Since it is common to regularly monitor the normality of the working system, special cell insertion cells are sent to the system 0 and system 1 in advance, and special cells are inserted into the special cell insertion cells. This special cell can be extracted at the health monitoring point.
In this case, the cells for inserting a special cell into which no special cell is inserted are also input to the buffers 1 and 2 as valid cells, thereby applying the embodiment of the present invention described with reference to FIGS. , The synchronization after the establishment of the synchronization can be maintained.

【0034】図12は本発明の更に他の実施例の説明図
であり、図1,図8と同一符号は同一部分を示し、7は
セル一致検出部である。このセル一致検出部7は、例え
ば、図3の同期確立用の有効セルBが0系と1系とに同
時にセレクタ4に入力されるか否かを検出するもので、
セル内容を比較して一致している場合に同期状態と判定
する。この場合、連続して所定数のセルが一致した場合
に同期確立と判定し、不一致のセルが所定数連続した場
合に同期外れと判定することもできる。又特殊セル検出
部5,6による特殊セル検出時には、特殊セルとダミー
セル,空きセル或いは特殊セル挿入用セルとがセル一致
検出部7に入力されることになるから、同期制御部3か
らの制御により、セル一致検出部7はセル内容の比較を
行わないようにすることができる。
FIG. 12 is an explanatory view of still another embodiment of the present invention. The same reference numerals as those in FIGS. 1 and 8 denote the same parts, and 7 denotes a cell coincidence detecting unit. The cell coincidence detection unit 7 detects whether or not the valid cell B for establishing synchronization shown in FIG. 3 is simultaneously input to the selector 4 for the 0-system and the 1-system, for example.
The cell contents are compared, and if they match, it is determined to be in a synchronized state. In this case, it is also possible to determine that synchronization is established when a predetermined number of cells match continuously, and to determine that synchronization is lost when a predetermined number of non-matching cells continue. When the special cells are detected by the special cell detectors 5 and 6, the special cell and the dummy cell, the empty cell or the cell for inserting the special cell are input to the cell coincidence detector 7. Thereby, the cell match detection unit 7 can prevent the cell contents from being compared.

【0035】又特殊セル検出部5,6は、前述の実施例
のように、バッファ(FIFO)1,2に入力される特
殊セル又はバッファ1,2に蓄積された特殊セル或いは
バッファ1,2から読出された特殊セルの何れかの状態
の特殊セルを検出する構成とすることができる。
The special cell detectors 5 and 6 are provided with special cells input to the buffers (FIFO) 1 and 2 or special cells or buffers 1 and 2 stored in the buffers 1 and 2 as in the above-described embodiment. It can be configured to detect a special cell in any state of the special cells read from the device.

【0036】又同期制御部3は、バッファ1,2の蓄積
有効セル数を示す容量情報を受信して、予め定めた数を
超えたか否かを判定し、超えた場合には、そのバッファ
にオーバーフローが生じる可能性が大きくなった状態で
あるから、読出停止を解除する。例えば、1系の伝送系
の障害によりバッファ2に有効セルが入力されない状態
に於いて、そのバッファ2は空きとなるから、0系のバ
ッファ1の読出しが停止される。そして、このバッファ
1に蓄積された有効セル数が予め定めた数を超え、更に
そのままの状態を継続すると、バッファ1はオーバーフ
ローして、有効セルが廃棄されることになる。そこで、
前述のように、容量情報による蓄積有効セル数が予め定
めた数を超えると、読出停止を解除し、バッファ1のオ
ーバーフローによる有効セルの廃棄を回避するものであ
る。なお、その場合は同期外れの状態となる。
The synchronization control unit 3 receives the capacity information indicating the number of effective cells stored in the buffers 1 and 2 and determines whether or not the number exceeds a predetermined number. Since the possibility of overflow has increased, the suspension of reading is canceled. For example, in a state where valid cells are not input to the buffer 2 due to a failure in the transmission system 1, the buffer 2 becomes empty, and the reading of the buffer 1 in the 0 system is stopped. If the number of valid cells accumulated in the buffer 1 exceeds a predetermined number and the state is continued, the buffer 1 overflows and the valid cells are discarded. Therefore,
As described above, when the number of effective cells stored based on the capacity information exceeds a predetermined number, the stop of reading is canceled, and discarding of effective cells due to overflow of the buffer 1 is avoided. In this case, the state is out of synchronization.

【0037】本発明は、前述の各実施例にのみ限定され
るものではなく、種々付加変更することができるもので
あり、データをパケット化して伝送する二重化システム
に適用し、無瞬断切替えを可能とすることができる。
The present invention is not limited to the above-described embodiments but can be variously added and changed. The present invention is applied to a duplex system in which data is packetized and transmitted. Can be possible.

【0038】[0038]

【発明の効果】以上説明したように、本発明は、一方の
系と他方の系とのバッファ1,2によって、一方の系と
他方の系とのセルの位相差を吸収し、同一内容の有効セ
ルを同時に読出して同期を確立し、その状態に於いて、
一方の系のバッファが空きとなった場合に、他方の系の
バッファの読出しを停止するものであり、一方の系に有
効セルが到着するまで、他方の系にバッファに先に到着
した有効セルを待ち合わせることにより、同期を維持す
ることができる。従って、系選択制御信号によりセレク
タ4を制御して、一方の系と他方の系との切替えを行う
場合に、無瞬断切替えが可能となる。
As described above, according to the present invention, the buffers 1 and 2 of one system and the other system absorb the phase difference between the cells of one system and the other system, and have the same contents. Simultaneously read valid cells to establish synchronization, and in that state,
When the buffer of one system becomes empty, the reading of the buffer of the other system is stopped. Until a valid cell arrives at one system, valid cells that have arrived at the buffer in the other system first. , The synchronization can be maintained. Therefore, when the selector 4 is controlled by the system selection control signal to perform switching between one system and the other system, instantaneous interruption switching can be performed.

【0039】又ヘッダ誤り等によりセル廃棄が生じる場
合があるから、その場合には、廃棄セルの代わりにダミ
ーセルを挿入するもので、このダミーセルを有効セルと
してバッファに入力するから、同期を維持することがで
きる。
In some cases, a cell may be discarded due to a header error or the like. In this case, a dummy cell is inserted in place of the discarded cell. This dummy cell is input to the buffer as a valid cell, so that synchronization is maintained. be able to.

【0040】又一方の系に特殊セルを挿入した場合に、
他方の系にダミーセルを挿入し、一方の系のバッファか
ら特殊セルを読出す時に、同時に他方の系のバッファか
らダミーセルを読出すように同期制御部3により制御す
ることによって、同期を維持することができる。又特殊
セル挿入用セルを一方の系と他方の系とに伝送すること
により、ダミーセルの挿入等の操作を行うことなく、特
殊セルを挿入した場合の同期を維持することができる。
又一方の系の特殊セルをバッファから読出す時に、他方
の系のバッファの読出しを停止して、その系に空きセル
を送出することにより、一方のバッファが空きの状態の
時に、他方の系のバッファの読出しを停止する制御と同
様な制御により、同期を維持することができる。
When a special cell is inserted into one of the systems,
Maintaining synchronization by inserting a dummy cell into the other system and controlling the synchronization control unit 3 to simultaneously read a dummy cell from the buffer of the other system when reading a special cell from the buffer of the other system. Can be. Further, by transmitting the special cell insertion cell to one system and the other system, it is possible to maintain synchronization when a special cell is inserted without performing operations such as insertion of a dummy cell.
When the special cell of one system is read from the buffer, the reading of the buffer of the other system is stopped, and an empty cell is sent to the system. Synchronization can be maintained by the same control as the control for stopping the reading of the buffer.

【0041】又バッファ1,2に蓄積された有効セル数
が設定値を超えた時に、読出停止を解除することによ
り、一方の系の障害発生時に生じるバッファのオーバー
フローを回避して、有効セルの廃棄が生じないように制
御することができる。
When the number of valid cells stored in the buffers 1 and 2 exceeds the set value, the suspension of reading is released, thereby avoiding the overflow of the buffer caused when a failure occurs in one of the systems. Control can be performed so that no disposal occurs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】本発明の一実施例のフローチャートである。FIG. 2 is a flowchart of one embodiment of the present invention.

【図3】本発明の一実施例の動作説明図である。FIG. 3 is an operation explanatory diagram of one embodiment of the present invention.

【図4】本発明の一実施例の動作説明図である。FIG. 4 is an operation explanatory diagram of one embodiment of the present invention.

【図5】本発明の一実施例の動作説明図である。FIG. 5 is an operation explanatory diagram of one embodiment of the present invention.

【図6】本発明の一実施例に於けるセル廃棄の問題点の
説明図である。
FIG. 6 is an explanatory diagram of a problem of cell discarding in one embodiment of the present invention.

【図7】本発明の他の実施例の動作説明図である。FIG. 7 is an operation explanatory diagram of another embodiment of the present invention.

【図8】本発明の実施例の特殊セルを用いた場合の説明
図である。
FIG. 8 is an explanatory diagram when a special cell according to an embodiment of the present invention is used.

【図9】本発明の実施例に於ける特殊セルの問題点の説
明図である。
FIG. 9 is an explanatory diagram of a problem of a special cell in the embodiment of the present invention.

【図10】本発明の実施例の特殊セルを用いた場合の動
作説明図である。
FIG. 10 is an operation explanatory diagram when a special cell according to an embodiment of the present invention is used.

【図11】本発明の実施例の特殊セルを用いた場合の動
作説明図である。
FIG. 11 is an operation explanatory diagram when a special cell according to an embodiment of the present invention is used.

【図12】本発明の更に他の実施例の説明図である。FIG. 12 is an explanatory view of still another embodiment of the present invention.

【図13】二重化システムの説明図である。FIG. 13 is an explanatory diagram of a duplex system.

【符号の説明】[Explanation of symbols]

1,2 バッファ(FIFO) 3 同期制御部 4 セレクタ 1, 2 buffer (FIFO) 3 synchronization control unit 4 selector

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 治雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 太田 宏 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (72)発明者 上田 裕巳 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (56)参考文献 特開 平5−336157(JP,A) 特開 平5−227191(JP,A) 特開 平4−222138(JP,A) 特開 平4−346538(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 12/28 H04L 12/56 H04L 1/22 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Haruo Yamashita 1015 Uedanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Hiroshi Ota 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation In-company (72) Inventor Hiromi Ueda 1-6-1 Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation (56) References JP-A-5-336157 (JP, A) JP-A-5-227191 (JP) JP-A-4-222138 (JP, A) JP-A-4-346538 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04L 12/28 H04L 12/56 H04L 1/22

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 二重化構成の一方と他方との系の有効セ
ルをそれぞれ入力するファーストイン・ファーストアウ
ト・メモリからなるバッファ(1),(2)と、該バッ
ファ(1),(2)を制御する同期制御部(3)とを備
え、前記バッファ(1),(2)から同期して前記有効
セルを読出して、前記一方の系と前記他方の系とを無瞬
断で切替える為の同期維持制御方式に於いて、 前記同期制御部(3)は、前記一方の系と前記他方の系
との間で同期化した後に、前記一方又は他方の系のバッ
ファから有効セルの読出しが可能の状態の時に、前記他
方又は一方の系のバッファに有効セルがない場合、前記
一方又は他方の系のバッファの読出しを停止して、前記
一方と他方との系に空きセルを送出し、前記他方又は一
方の系のバッファに有効セルが入力された時に、前記一
方と他方との系のバッファから同期して前記有効セルを
読出して、同期を維持することを特徴とする同期維持制
御方式。
1. Buffers (1) and (2) each composed of a first-in first-out memory for inputting valid cells of one and the other of a duplex configuration, and said buffers (1) and (2) And a synchronous control unit (3) for controlling the synchronous control unit. The synchronous control unit (3) reads out the valid cells from the buffers (1) and (2) in synchronization with each other and switches between the one system and the other system without instantaneous interruption. In the synchronization maintaining control method, the synchronization control section (3) can read a valid cell from the buffer of the one or the other system after synchronizing between the one system and the other system. In the state of the above, if there is no valid cell in the buffer of the other or one system, the reading of the buffer of the one or the other system is stopped, and an empty cell is sent to the one and the other system, A valid buffer is stored in the buffer of the other or one system. There when inputted in synchronization from the system buffer between the one and the other reads the valid cells, maintaining synchronization control method characterized by maintaining synchronization.
【請求項2】 前記一方又は他方の系の有効セル廃棄時
に、廃棄した有効セルの位置にダミーセルを挿入して、
該ダミーセルを有効セルとして前記バッファに入力する
ことを特徴とする請求項1記載の同期維持制御方式。
2. At the time of discarding an effective cell of the one or other system, inserting a dummy cell at a position of the discarded effective cell,
2. The synchronization maintaining control method according to claim 1, wherein the dummy cell is input to the buffer as a valid cell.
【請求項3】 前記一方又は他方の系に特殊セルを挿入
した時に、前記他方又は一方の系に、前記特殊セルの挿
入位置に対応した位置にダミーセルを挿入し、該ダミー
セルを前記特殊セルと共に有効セルとして前記バッファ
に入力することを特徴とする請求項1記載の同期維持制
御方式。
3. When a special cell is inserted into the one or the other system, a dummy cell is inserted into the other or one system at a position corresponding to the insertion position of the special cell, and the dummy cell is inserted together with the special cell. 2. The synchronization maintaining control method according to claim 1, wherein the buffer is input to the buffer as a valid cell.
【請求項4】 前記一方と他方との系に、特殊セル挿入
用セルを伝送し、前記一方又は他方の系に於いて、前記
特殊セル挿入用セルに特殊セルを挿入することを特徴と
する請求項1記載の同期維持制御方式。
4. A special cell insertion cell is transmitted to the one and the other systems, and a special cell is inserted into the special cell insertion cell in the one or the other system. The synchronization maintaining control method according to claim 1.
【請求項5】 前記一方又は他方の系に挿入した特殊セ
ルを検出する特殊セル検出部を設け、該特殊セル検出部
により前記バッファから読出した前記特殊セルを検出し
た時に、前記同期制御部(3)は、前記特殊セルが挿入
されていない系のバッファの読出しを停止し、前記特殊
セルと同期して空きセルを送出することを特徴とする請
求項1記載の同期維持制御方式。
5. A special cell detecting unit for detecting a special cell inserted into the one or the other system, wherein when the special cell detected from the buffer is detected by the special cell detecting unit, the synchronization control unit ( 3. The synchronization maintaining control method according to claim 1, wherein in 3), reading of a buffer in a system in which the special cell is not inserted is stopped, and an empty cell is transmitted in synchronization with the special cell.
【請求項6】 前記バッファ(1),(2)に蓄積され
た有効セル数を検出し、該有効セル数が予め設定された
値を超えた時に、前記同期制御部(3)は、前記バッフ
ァ(1),(2)が読出停止の状態に制御されていて
も、該読出停止を解除して有効セル読出しの制御を行う
ことを特徴とする請求項1記載の同期維持制御方式。
6. The synchronization control unit (3) detects the number of valid cells stored in the buffers (1) and (2), and when the number of valid cells exceeds a preset value, the synchronization control unit (3) 2. The synchronization maintaining control method according to claim 1, wherein, even when the buffers (1) and (2) are controlled to be in a read stopped state, the read stop is canceled to control the effective cell reading.
JP04208725A 1992-08-05 1992-08-05 Synchronous maintenance control method Expired - Fee Related JP3087147B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04208725A JP3087147B2 (en) 1992-08-05 1992-08-05 Synchronous maintenance control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04208725A JP3087147B2 (en) 1992-08-05 1992-08-05 Synchronous maintenance control method

Publications (2)

Publication Number Publication Date
JPH0662036A JPH0662036A (en) 1994-03-04
JP3087147B2 true JP3087147B2 (en) 2000-09-11

Family

ID=16561054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04208725A Expired - Fee Related JP3087147B2 (en) 1992-08-05 1992-08-05 Synchronous maintenance control method

Country Status (1)

Country Link
JP (1) JP3087147B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809154B2 (en) * 1995-09-29 1998-10-08 日本電気株式会社 Output buffer type switch phase matching control circuit
JP3008923B2 (en) 1998-03-12 2000-02-14 日本電気株式会社 ATM switch switching method
JP6255661B2 (en) * 2012-11-13 2018-01-10 日本電気株式会社 TS signal switching device and signal switching method

Also Published As

Publication number Publication date
JPH0662036A (en) 1994-03-04

Similar Documents

Publication Publication Date Title
US4813037A (en) Switching system
JPH0614048A (en) Circuit-protection switching without error in asynchronous transfer mode (atm) communication system
US5315581A (en) Hit-less protection switching method and apparatus for ATM transmission lines
EP0878071B1 (en) Cell aligners
JP3087147B2 (en) Synchronous maintenance control method
US5825821A (en) Hitless switch device and method of switching between different paths
EP0601853B1 (en) line accommodation circuit and method for switch changeover when a fault is detected
JP3076456B2 (en) Synchronous control method
JPH02246646A (en) Self-routing exchange system
JP3372075B2 (en) Synchronous control method
US7751312B2 (en) System and method for packet switch cards re-synchronization
US7167477B2 (en) Apparatus and method for recovering abnormal control cells in asynchronous transfer mode exchange subscriber unit
US7408959B2 (en) Method and apparatus for ensuring cell ordering in large capacity switching systems and for synchronizing the arrival time of cells to a switch fabric
JPH11313087A (en) Non-interruption transmission device
JP3715555B2 (en) Transmission equipment
JP2868398B2 (en) Transmission line switching device
JP4228807B2 (en) Multiplexing communication device
JP2828140B2 (en) ATM switch switching method
JP2004254188A (en) Communication network and transmission control method
JP2997643B2 (en) Dual processing equipment
JP2998635B2 (en) Alarm transfer method
JPH06232886A (en) Buffer inserting ring network access controller
JPH0955744A (en) Cell decomposition synchronization processor
JP4983692B2 (en) Multiplex transmission equipment
JPH05227196A (en) Continuous duplex switching device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000530

LAPS Cancellation because of no payment of annual fees