JP3086617B2 - ミュート回路 - Google Patents
ミュート回路Info
- Publication number
- JP3086617B2 JP3086617B2 JP07040754A JP4075495A JP3086617B2 JP 3086617 B2 JP3086617 B2 JP 3086617B2 JP 07040754 A JP07040754 A JP 07040754A JP 4075495 A JP4075495 A JP 4075495A JP 3086617 B2 JP3086617 B2 JP 3086617B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mute
- input signal
- component
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ミュート回路に関する
もので、特に、素子数が少ないとともに消費電流の少な
いミュート回路に関する。
もので、特に、素子数が少ないとともに消費電流の少な
いミュート回路に関する。
【０００２】
【従来の技術】信号が伝達しているのを遮断するミュー
ト回路が知られている。少ない素子数でミュートができ
るミュート回路として、図２のものが知られている。図
２においては、入力端子（１）に入力信号が印加され、
第１トランジスタ（２）のベースを介してエミッタに導
出される。第１トランジスタ（２）のエミッタからの信
号は、抵抗（３）を介して、更に、第２トランジスタ
（４）のベース・エミッタを介して出力端子（５）に導
出される。この時、ミュートトランジスタ（６）の端子
（７）には「Ｌ」レベルの制御信号が加わっておりオフ
している。
ト回路が知られている。少ない素子数でミュートができ
るミュート回路として、図２のものが知られている。図
２においては、入力端子（１）に入力信号が印加され、
第１トランジスタ（２）のベースを介してエミッタに導
出される。第１トランジスタ（２）のエミッタからの信
号は、抵抗（３）を介して、更に、第２トランジスタ
（４）のベース・エミッタを介して出力端子（５）に導
出される。この時、ミュートトランジスタ（６）の端子
（７）には「Ｌ」レベルの制御信号が加わっておりオフ
している。
【０００３】この状態から端子（７）に「Ｈ」レベルの
ミュート信号が加わると、ミュートトランジスタ（６）
がオンする。すると、点Ａの電位は、ほぼ接地レベルと
なり第１トランジスタ（２）のエミッタからの信号は、
減衰させられる。このため、第２トランジスタ（４）の
ベースには信号が加わらなくなり、信号が遮断される。
ミュート信号が加わると、ミュートトランジスタ（６）
がオンする。すると、点Ａの電位は、ほぼ接地レベルと
なり第１トランジスタ（２）のエミッタからの信号は、
減衰させられる。このため、第２トランジスタ（４）の
ベースには信号が加わらなくなり、信号が遮断される。
【０００４】従って、図２の回路によれば、信号が伝達
しているのを遮断するミュートを行うことができる。
しているのを遮断するミュートを行うことができる。
【０００５】
【発明が解決しようとする課題】しかしながら、図２の
回路ではミュートトランジスタ（６）がオンするときに
十分な電流を流さなければならず、消費電流が増大する
という問題があった。消費電流の増大を防ぐには抵抗
（３）の値を大きくすればよいが、抵抗（３）の値は他
の要因により定められるので簡単に大きくできない。ま
た、抵抗（３）の値が大きいとミュートトランジスタ
（６）の寄生コレクタ容量とともにＬＰＦを構成し、伝
達させる信号の周波数特性を劣化させる恐れがある。し
かしながら、図２の回路ではトランジスタ１石でミュー
トを行うことができ素子数が少ないというメリットがあ
る。
回路ではミュートトランジスタ（６）がオンするときに
十分な電流を流さなければならず、消費電流が増大する
という問題があった。消費電流の増大を防ぐには抵抗
（３）の値を大きくすればよいが、抵抗（３）の値は他
の要因により定められるので簡単に大きくできない。ま
た、抵抗（３）の値が大きいとミュートトランジスタ
（６）の寄生コレクタ容量とともにＬＰＦを構成し、伝
達させる信号の周波数特性を劣化させる恐れがある。し
かしながら、図２の回路ではトランジスタ１石でミュー
トを行うことができ素子数が少ないというメリットがあ
る。
【０００６】その為、図２のミュートトランジスタ
（６）を利用した上で、消費電流の少ないタイプのミュ
ート方法が希求されていた。
（６）を利用した上で、消費電流の少ないタイプのミュ
ート方法が希求されていた。
【０００７】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、ミュート信号に応じて入力信号の交
流分の振幅制限を行う利得制御アンプと、ミュート信号
に応じて入力信号の直流分のレベル制御を行う直流制御
回路と、前記利得制御アンプ及び前記直流制御回路によ
り交流分の振幅制限が行われるとともに直流分のレベル
制御が行われた入力信号が伝達される信号路と、該信号
路に直列に接続された抵抗と、前記信号路に並列に接続
されミュート信号に応じて導通し、その出力電流を前記
抵抗に流し、前記入力信号をミュートするミュート手段
とを備え、前記ミュート信号に応じて前記入力信号のミ
ュートを行ったことを特徴とする。
みなされたもので、ミュート信号に応じて入力信号の交
流分の振幅制限を行う利得制御アンプと、ミュート信号
に応じて入力信号の直流分のレベル制御を行う直流制御
回路と、前記利得制御アンプ及び前記直流制御回路によ
り交流分の振幅制限が行われるとともに直流分のレベル
制御が行われた入力信号が伝達される信号路と、該信号
路に直列に接続された抵抗と、前記信号路に並列に接続
されミュート信号に応じて導通し、その出力電流を前記
抵抗に流し、前記入力信号をミュートするミュート手段
とを備え、前記ミュート信号に応じて前記入力信号のミ
ュートを行ったことを特徴とする。
【０００８】
【作用】本発明によれば、入力信号をミュートするミュ
ート手段の前段に設けられた利得制御アンプと、直流制
御回路とを用いて、前記入力信号の交流分と直流分とを
小さくさせている。このため、ミュート手段には交流分
と直流分とが小さくなった信号が到来することとなり、
わずかな電流を流すだけで前記入力信号を十分にミュー
トすることができる。
ート手段の前段に設けられた利得制御アンプと、直流制
御回路とを用いて、前記入力信号の交流分と直流分とを
小さくさせている。このため、ミュート手段には交流分
と直流分とが小さくなった信号が到来することとなり、
わずかな電流を流すだけで前記入力信号を十分にミュー
トすることができる。
【０００９】
【実施例】図１は、本発明のミュート回路を示すもの
で、（８）は入力端子（９）からの入力信号の交流分の
振幅調整を行う利得制御アンプ、（１０）は前記入力信
号の直流分のレベル制御を行う直流制御回路、（１１）
は前記利得制御アンプ（８）及び前記直流制御回路（１
０）により交流分の振幅制限が行われるとともに直流分
のレベル制御が行われた入力信号が伝達される信号路、
（１２）は該信号路（１１）に直列に接続された抵抗、
（１３）はコレクタが前記信号路（１１）に接続されベ
ースに端子（１４）からのミュート信号が印加され、そ
の出力電流を前記抵抗（１２）に流し、前記入力信号を
ミュートするミュートトランジスタ、（１５）は端子
（１４）からのデジタル信号をアナログ信号に変換して
前記利得制御アンプ（８）に印加するＤ/Ａ変換器、及
び（１６）は端子（１７）からのデジタル信号をアナロ
グ信号に変換して前記直流制御回路（１０）に印加する
Ｄ/Ａ変換器である。
で、（８）は入力端子（９）からの入力信号の交流分の
振幅調整を行う利得制御アンプ、（１０）は前記入力信
号の直流分のレベル制御を行う直流制御回路、（１１）
は前記利得制御アンプ（８）及び前記直流制御回路（１
０）により交流分の振幅制限が行われるとともに直流分
のレベル制御が行われた入力信号が伝達される信号路、
（１２）は該信号路（１１）に直列に接続された抵抗、
（１３）はコレクタが前記信号路（１１）に接続されベ
ースに端子（１４）からのミュート信号が印加され、そ
の出力電流を前記抵抗（１２）に流し、前記入力信号を
ミュートするミュートトランジスタ、（１５）は端子
（１４）からのデジタル信号をアナログ信号に変換して
前記利得制御アンプ（８）に印加するＤ/Ａ変換器、及
び（１６）は端子（１７）からのデジタル信号をアナロ
グ信号に変換して前記直流制御回路（１０）に印加する
Ｄ/Ａ変換器である。
【００１０】図１の例では、入力信号として、ＴＶ受像
機におけるＲ、Ｇ、Ｂの各原色出力信号が考えられる。
原色出力信号は、ホワイト調整のためにその交流レベ
ル、直流レベルを調整する必要がある。この為に、前記
利得制御アンプ（８）及び前記直流制御回路（１０）が
配置されている。そこで、本発明では、ホワイト調整用
の利得制御アンプ（８）及び直流制御回路（１０）を利
用してミュートを行っている。
機におけるＲ、Ｇ、Ｂの各原色出力信号が考えられる。
原色出力信号は、ホワイト調整のためにその交流レベ
ル、直流レベルを調整する必要がある。この為に、前記
利得制御アンプ（８）及び前記直流制御回路（１０）が
配置されている。そこで、本発明では、ホワイト調整用
の利得制御アンプ（８）及び直流制御回路（１０）を利
用してミュートを行っている。
【００１１】まず、ミュートのかかっていない正常動作
時の動作について説明する。入力端子（９）からの入力
信号は、交流分の振幅調整を行う利得制御アンプ（８）
でレベル調整される。Ｄ/Ａ変換器（１５）は、端子
（１４）からのホワイトバランス調整用のデジタル信号
をアナログ信号に変換して、利得制御アンプ（８）に印
加される。又、Ｄ/Ａ変換器（１６）は、端子（１７）
からのホワイトバランス調整用のデジタル信号をアナロ
グ信号に変換して、直流制御回路（１０）に印加され
る。
時の動作について説明する。入力端子（９）からの入力
信号は、交流分の振幅調整を行う利得制御アンプ（８）
でレベル調整される。Ｄ/Ａ変換器（１５）は、端子
（１４）からのホワイトバランス調整用のデジタル信号
をアナログ信号に変換して、利得制御アンプ（８）に印
加される。又、Ｄ/Ａ変換器（１６）は、端子（１７）
からのホワイトバランス調整用のデジタル信号をアナロ
グ信号に変換して、直流制御回路（１０）に印加され
る。
【００１２】このため、第１トランジスタ（２）のベー
スには制御の行われた原色信号が印加され、抵抗（１
２）及び２トランジスタ（４）を介して出力端子（５）
に導出される。この時、ミュートトランジスタ（１３）
の端子（１４）には「Ｌ」レベルの制御信号が加わって
おりオフしている。従って、図１の回路によれば、ホワ
イトバランス調整用に直流と交流が調整された原色信号
を得ることができる。
スには制御の行われた原色信号が印加され、抵抗（１
２）及び２トランジスタ（４）を介して出力端子（５）
に導出される。この時、ミュートトランジスタ（１３）
の端子（１４）には「Ｌ」レベルの制御信号が加わって
おりオフしている。従って、図１の回路によれば、ホワ
イトバランス調整用に直流と交流が調整された原色信号
を得ることができる。
【００１３】次にミュート動作について説明する。端子
（１４）に「Ｈ」レベルの制御信号を加えるとミュート
を行う。前記「Ｈ」レベルの制御信号に応じて、Ｄ/Ａ
変換器（１５）は、利得制御アンプ（８）が最小の利得
となるように制御を加える。又、前記「Ｈ」レベルの制
御信号に応じて、Ｄ/Ａ変換器（１６）は、直流制御回
路（１０）が最小の直流レベルとなるように制御を加え
る。
（１４）に「Ｈ」レベルの制御信号を加えるとミュート
を行う。前記「Ｈ」レベルの制御信号に応じて、Ｄ/Ａ
変換器（１５）は、利得制御アンプ（８）が最小の利得
となるように制御を加える。又、前記「Ｈ」レベルの制
御信号に応じて、Ｄ/Ａ変換器（１６）は、直流制御回
路（１０）が最小の直流レベルとなるように制御を加え
る。
【００１４】即ち、通常動作時、図３にＢの実線で示す
レベルとなる入力信号を図３Ｃの実線で示すレベルとな
る信号に変換する。図３Ｃの実線で示すレベルとなった
入力信号は、第１トランジスタ（２）のベースに印加さ
れ、抵抗（１２）を介して第２トランジスタ（４）のベ
ースに伝わろうとする。一方、端子（１４）からの
「Ｈ」レベルの制御信号に応じて、ミュートトランジス
タ（１３）はオンする。このとき、第１トランジスタ
（２）のエミッタから抵抗（１２）を介してミュートト
ランジスタ（１３）にミュート用の電流が流れる。該電
流は、点Ｄに発生する入力信号が小さいため僅かな量で
十分である。
レベルとなる入力信号を図３Ｃの実線で示すレベルとな
る信号に変換する。図３Ｃの実線で示すレベルとなった
入力信号は、第１トランジスタ（２）のベースに印加さ
れ、抵抗（１２）を介して第２トランジスタ（４）のベ
ースに伝わろうとする。一方、端子（１４）からの
「Ｈ」レベルの制御信号に応じて、ミュートトランジス
タ（１３）はオンする。このとき、第１トランジスタ
（２）のエミッタから抵抗（１２）を介してミュートト
ランジスタ（１３）にミュート用の電流が流れる。該電
流は、点Ｄに発生する入力信号が小さいため僅かな量で
十分である。
【００１５】従って、図１の回路によれば、信号が伝達
しているのを遮断するミュートを行うことができる。図
１の回路ではミュートに際して格別の阻止の増加を招か
ない。増えるのは、Ｄ/Ａ変換器（１５）及びＤ/Ａ変換
器（１６）内のスイッチのみである。図４は、図１のＤ
/Ａ変換器の具体回路例を示すもので、通常動作時には
スイッチ（１８）（１９）がデジタル信号に応じて開閉
し、それにより点Ｅの電圧がアナログ的に変化する。そ
して、点Ｅの電圧は、点Ｆからの電圧とともに端子（２
０）（２１）から出力される。
しているのを遮断するミュートを行うことができる。図
１の回路ではミュートに際して格別の阻止の増加を招か
ない。増えるのは、Ｄ/Ａ変換器（１５）及びＤ/Ａ変換
器（１６）内のスイッチのみである。図４は、図１のＤ
/Ａ変換器の具体回路例を示すもので、通常動作時には
スイッチ（１８）（１９）がデジタル信号に応じて開閉
し、それにより点Ｅの電圧がアナログ的に変化する。そ
して、点Ｅの電圧は、点Ｆからの電圧とともに端子（２
０）（２１）から出力される。
【００１６】図４のミュート信号は、端子（２２）から
「Ｈ」レベルで印加される。トランジスタ（２３）がオ
ンすると、点Ｅの電圧はほぼ接地レベルとなりトランジ
スタ（２４）がオフする電圧となる。このため、端子
（２０）からは最低電圧が発生することとなり、最小の
利得またはレベルの制御が可能となる。
「Ｈ」レベルで印加される。トランジスタ（２３）がオ
ンすると、点Ｅの電圧はほぼ接地レベルとなりトランジ
スタ（２４）がオフする電圧となる。このため、端子
（２０）からは最低電圧が発生することとなり、最小の
利得またはレベルの制御が可能となる。
【００１７】
【発明の効果】以上述べた如く、本発明によれば、入力
信号をミュートするミュート手段の前段に設けられた利
得制御アンプと直流制御回路とを用いて、前記入力信号
の交流分と直流分とを小さくさせているので、わずかな
電流を流すだけで前記入力信号を十分にミュートするこ
とができ、消費電力の増加がない。又、本発明によれ
ば、既存の得制御アンプと直流制御回路とを用いること
ができるので、素子数の増加がない。
信号をミュートするミュート手段の前段に設けられた利
得制御アンプと直流制御回路とを用いて、前記入力信号
の交流分と直流分とを小さくさせているので、わずかな
電流を流すだけで前記入力信号を十分にミュートするこ
とができ、消費電力の増加がない。又、本発明によれ
ば、既存の得制御アンプと直流制御回路とを用いること
ができるので、素子数の増加がない。
【図１】本発明のミュート回路を示す回路図である。
【図２】従来のミュート回路を示す回路図である。
【図３】図１の動作の説明に供するための波形図であ
る。
る。
【図４】図１のＤ/Ａ変換器の具体例である。
（８） 利得制御アンプ （１０） 直流制御回路 （１２） 抵抗 （１３） ミュートトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/44 - 9/78 H03G 11/00
Claims (2)
- 【請求項１】 ミュート信号に応じて入力信号の交流分
の振幅制限を行う利得制御アンプと、 ミュート信号に応じて入力信号の直流分のレベル制御を
行う直流制御回路と、 前記利得制御アンプ及び前記直流制御回路により交流分
の振幅制限が行われるとともに直流分のレベル制御が行
われた入力信号が伝達される信号路と、 該信号路に直列に接続された抵抗と、 前記信号路に並列に接続されミュート信号に応じて導通
し、その出力電流を前記抵抗に流し、前記入力信号をミ
ュートするミュート手段と、を備え、前記ミュート信号
に応じて前記入力信号のミュートを行ったことを特徴と
するミュート回路。 - 【請求項２】 ミュート信号に応じて入力信号の交流分
の振幅制限を行う利得制御アンプと、 ミュート信号に応じて入力信号の直流分のレベル制御を
行う直流制御回路と、 前記利得制御アンプ及び前記直流制御回路により交流分
の振幅制限が行われるとともに直流分のレベル制御が行
われた入力信号が伝達される信号路と、 該信号路に直列に接続された抵抗と、 コレクタが前記信号路に接続されベースにミュート信号
が印加され、その出力電流を前記抵抗に流し、前記入力
信号をミュートするミュートトランジスタと、を備え、
前記ミュート信号に応じて前記入力信号のミュートを行
ったことを特徴とするミュート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07040754A JP3086617B2 (ja) | 1995-02-28 | 1995-02-28 | ミュート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07040754A JP3086617B2 (ja) | 1995-02-28 | 1995-02-28 | ミュート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08237677A JPH08237677A (ja) | 1996-09-13 |
| JP3086617B2 true JP3086617B2 (ja) | 2000-09-11 |
Family
ID=12589423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07040754A Expired - Fee Related JP3086617B2 (ja) | 1995-02-28 | 1995-02-28 | ミュート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3086617B2 (ja) |
-
1995
- 1995-02-28 JP JP07040754A patent/JP3086617B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08237677A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873493A (en) | Audio amplifier | |
| US6556685B1 (en) | Companding noise reduction system with simultaneous encode and decode | |
| EP0083727B2 (en) | Amplitude modulator | |
| KR920009077B1 (ko) | 다이나믹 신호 코어링 회로 | |
| US2866859A (en) | Audio amplifier bridge input circuits | |
| US4839725A (en) | Contour compensating circuit | |
| US4432097A (en) | Tone control circuit | |
| JP3086617B2 (ja) | ミュート回路 | |
| EP1122922B1 (en) | Line driver with adaptive output impedance | |
| JP3121987B2 (ja) | スピーカー駆動装置 | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| JPH018006Y2 (ja) | ||
| JP3253512B2 (ja) | 電子ボリューム回路 | |
| JPH0314817Y2 (ja) | ||
| CA2024354A1 (en) | Circuit arrangement for controlling the level of electrical signals | |
| JP3322555B2 (ja) | 電子ボリューム回路 | |
| JPS6223138Y2 (ja) | ||
| JPH0136345Y2 (ja) | ||
| JPH0131833B2 (ja) | ||
| JPH0462207B2 (ja) | ||
| JPH08274563A (ja) | 信号のコアリング閾値を調整する回路 | |
| JPH07193435A (ja) | 高周波増幅器 | |
| JPH09116435A (ja) | Ａｄ変換回路 | |
| JPH07326939A (ja) | リミッタ回路 | |
| JPS6372230A (ja) | 光受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |