JP3083493B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データまたは
その符号データを扱う画像処理装置に係り、特にファク
シミリ装置などで必要な画像データの圧縮、画像符号デ
ータの伸長、画像データの変換（拡大縮小）、画像符号
データの他の符号への変換を行なうための画像処理装置
に関する。

【０００２】

【従来の技術】この種の画像処理装置は、ファクシミリ
装置その他の画像通信装置、画像ファイルシステムなど
において必要となる。

【０００３】図３５に、従来のファクシミリ装置の一例
を示す。このファクシミリ装置においては、受信符号デ
ータの伸長または画像データの圧縮のための２台の圧縮
伸長装置（＃１）８００１，（＃２）８００２と、画像
データの拡大縮小（画像変換）のための画像変換装置８
００３があり、これらはシステムバス８００５とイメー
ジバス８００６の両方とインターフェイスしている。

【０００４】モデム８００７により復調された受信符号
データは、システムバス８００５上の圧縮データメモリ
８００９にバッファリングされた後、例えば圧縮伸長装
置（＃１）８００１によって復号され、復元画像データ
はイメージバス８００６上の画像ページメモリ８０１０
に展開される。ＲＡＭ８０１６は参照ラインメモリとし
て利用される。

【０００５】１ページの画像データが復元され、そのラ
イン数などのパラメータが得られた段階で、この画像デ
ータの拡大縮小率が決定されて画像変換装置８００３に
指定される。そして、画像ページメモリ８０１０上の画
像データの拡大縮小処理が画像変換装置８００３によっ
て実行され、処理後の画像データは記録画像処理部８０
１１を経由しプリンタ８０１２へ転送され記録紙にプリ
ントされる。

【０００６】この受信動作中に送信原稿の読取要求が生
じた場合、イメージスキャナ８０１４で読み取られて読
取画像処理部８０１５によって処理され送信原稿画像デ
ータは、イメージバス８００６上のＲＡＭ（ラインバッ
ファ）８０１６を経由して他方の圧縮伸長装置（＃２）
８００２によって符号化される。符号データは圧縮デー
タメモリ８００９に蓄積される。ＲＡＭ８０１６は、符
号化ラインメモリ及び参照ラインメモリとして利用され
る。

【０００７】従来、このような圧縮伸長装置は、図３６
に示すような構成であった。図３６において、８０５０
はイメージバスとのインターフェイスのためのイメージ
バス部、８０５１はシステムバスとのインターフェイス
のためのシステムバス部である。これらのバス部８０５
０または８０５１を通じ、画像データまたは符号データ
は１６ビットまたは８ビット並列のワードデータとして
入出力する。

【０００８】符号化処理に関して、参照ラインの変化画
素アドレスを検出する参照ライン変化画素検出部８０５
２、符号化ラインの変化画素アドレスを検出する符号化
ライン変化画素検出部８０５３、これらの変化画素アド
レス情報を用いて符号化モード（垂直、水平、パス）を
判定する符号化モード判定部８０５４、この判定結果に
基づいて符号割当を行なう符号テーブル検索部８０５５
と符号テーブル（ＲＯＭ）８０５６がある。

【０００９】また、復号化処理に関して、符号解析のた
めの復号テーブル検索部８０５８と復号テーブル（ＲＯ
Ｍ）８０５９、復号ラインの起点もしくは基準変化画素
ａ０（ＣＣＩＴＴ勧告Ｔ．４参照）を計算するａ０アド
レス計算部８０６０、復号ラインの画像データを描画す
る画像データ描画部８０６１がある。８０６２は圧縮伸
長装置全体の状態監視、制御を司る制御部である。

【００１０】

【発明が解決しようとする課題】上述のように構成され
た従来の圧縮伸長装置においては、圧縮動作の場合、画
像データを１ワード単位に入力し、変化画素アドレスを
検出し、符号化し、符号データを出力する、という一連
の処理がシリアルに行なわれるため、圧縮処理時間は次
式で表わされる。 処理時間＝画像入力時間＋符号化処理時間＋符号出力時間 （式１） 符号化ラインメモリ及び参照ラインメモリはイメージバ
ス上の外部メモリ（図３５のＲＡＭ８０１６）に置かれ
るが、イメージバスのアクセス時間はかなり大きい。こ
のバスアクセス時間によって式１の第２項の時間の下限
が決まってしまうので、高速化に限界がある。

【００１１】特に、図３５に示したファクシミリ装置の
例のように複数の圧縮伸長装置、さらには画像変換装置
が共通バス上に置かれる場合、共通バスの負荷が重くな
るため、バスアクセス時間による処理時間の増大が顕著
になる。

【００１２】粗い画像を処理する場合、式１の第２項、
第３項の時間は第１項に比べ小さいので、全体の処理時
間は第１項の画像入力時間でほぼ決まる。これに対し、
細かい画像を処理する場合、第２項の符号化処理時間が
増加し、また符号データも多くなるので第３項の符号出
力時間も増えるため、全体の処理時間が大きい。また、
処理画像の内容によって全体の処理時間は大きく変動す
る。

【００１３】伸長動作に関しても、上述と同様のことが
言える。図３５に示したファクシミリ装置の動作説明か
ら明らかなように、復元画像データの画像変換が必要な
場合、拡大縮小率を決定するためのパラメータを得る必
要から、１ページ全体が復元されるまで画像変換を開始
できない。このため、１ページの復元画像データを蓄積
できる大容量のメモリ（図３５の画像ページメモリ８０
１０）が必要になる。

【００１４】また、画像変換装置は圧縮伸長装置から独
立しており、画像変換と圧縮処理または伸長処理を直列
的に行なおうとした場合、画像変換のために必ず外部バ
スのアクセスが必要となり、この点でも処理の高速化に
限界がある。

【００１５】本発明は、上述の問題点に鑑みてなされた
もので、ファクシミリ装置などにおいて複数のデータの
符号処理を並行して行うことができる画像処理装置を提
供することを目的とする。

【００１６】

【課題を解決するための手段】本発明は上述の目的を達
成するため、データを入力する入力バスと、この入力バ
スから入力されたデータを符号化するために記憶する符
号化ラインメモリと、符号化のための参照用データを記
憶する複数の参照データラインメモリと、前記符号化ラ
インメモリに記憶したデータを符号化する符号化手段
と、この符号化したデータを出力する出力バスと、前記
符号化ラインメモリに対応し、このラインメモリのアド
レスを記憶する符号化用アドレスレジスタと、前記参照
データラインメモリに対応し、このラインメモリのアド
レスを記憶する複数の符号化用アドレスレジスタと、前
記参照用ラインメモリに対応するアドレスレジスタのア
ドレス値を変え、相互にデータを入れ替え、異なるデー
タの符号化をライン単位に時分割処理する制御を行う制
御手段という構成を備えたものである。

【００１７】本発明の画像処理装置は、上述の構成によ
り、符号化するための参照用ラインメモリを複数備え、
これをアドレスレジスタを用いて、符号化するためのデ
ータのアドレス値を切換えることで、ラインメモリに記
憶されているデータを相互に入れ替えることで、複数の
符号化処理をライン単位に時分割して行うことができ
る。

【００１８】また、復号化処理を行う場合も同様であ
る。

【００１９】

【発明の実施の形態】図１は本発明による圧縮伸長装置
の一例の概略構成を示すブロック図である。この圧縮伸
長装置１は圧縮装置、伸長装置、画像変換（拡大縮小）
装置及び符号変換装置の機能を複合した画像処理装置で
ある。

【００２０】ファクシミリ装置の構成 この圧縮伸長装置１を用いたファクシミリ装置の一例を
図２に示す。圧縮伸長装置１はシステムバス１０及びイ
メージバス１１に接続されている。

【００２１】図２において、システムバス１０上には、
ファクシミリ装置全体の制御、ファクシミリ手順制御な
どを司るマイクロプロセッサ（ＭＰＵ）とＤＭＡコント
ローラ（ＤＭＡＣ）からなるプロセッサブロック１３、
アドレスデコーダ等のゲートアレイからなる周辺回路ブ
ロック１４、制御プログラムやデータを格納するための
ＲＯＭとＲＡＭよりなるメモリブロック１５、送信原稿
または受信原稿の圧縮データの蓄積のために主に用いら
れる圧縮データメモリ１６、ファクシミリ装置の操作の
ためのスイッチや表示器からなる操作パネル１８、回線
信号の変復調のためのモデム１９なども設けられてい
る。２０は網制御回路（ＮＣＵ）であり、これを介して
ファクシミリ装置は公衆電話回線網などに接続される。

【００２２】イメージバス１１上には読取画像処理部２
１、記録画像処理部２２及びＲＡＭ２８がある。このＲ
ＡＭ２８は、圧縮伸長装置１による画像データ入出力の
ためのラインバッファとして用いられるもので、必要な
メモリ容量は数ライン分程度でよい。

【００２３】読取画像処理部２１は、イメージスキャナ
２３より入力するアナログ画像信号を処理しイメージバ
ス１１に入力するもので、ワークメモリとしてのＲＡＭ
２７を有する。この読取画像処理部２１による処理に
は、アナログ画像信号に対するＡ／Ｄ変換や、デジタル
画像信号に対するシェーディング補正、ＭＴＦ補正（エ
ッジ強調）、２値平滑化、多値平滑化、誤差拡散（ハー
フトーン処理）などが含まれる。

【００２４】イメージスキャナ２３は、原稿を走査し画
像情報を読み取るもので、ＣＣＤイメージセンサ２４、
原稿を照明し光学イメージをＣＣＤイメージセンサ２４
に結像させるためのレンズ／光源部２５、原稿の副走査
送り機構を制御する読取機構制御部２６からなる。記録
画像処理部２２は、イメージバス１１より画像データを
取り込み、解像度変換などの必要な処理を施してからレ
ーザービームプリンタ（ＬＢＰ）２９へ与え、プリント
させる。

【００２５】圧縮伸長装置の全体構成 次に、図２に示されたシステム構成と関連付けながら、
圧縮伸長装置１の構成を説明する。

【００２６】図１において、１００は画像バス１１との
インタフェース機能を実現するイメージバス制御部であ
る。２００はＲＡＭであり、内部処理のためのラインメ
モリ及びパラメータレジスタとして使用される。このＲ
ＡＭ２００は、プロセッサブロック１３のＭＰＵ（図
２）からもアクセスできる。３００は内部データバス
（ＢＥデータバス）１７００によるＲＡＭ２００に対す
るＤＭＡ転送を制御する内部バスＤＭＡ制御部、４００
はＭＰＵ（図２）とインターフェイスするためのシステ
ムバス制御部である。

【００２７】５００は種々のレジスタとして利用される
ワーキングレジスタであり、実際的にはＲＡＭが用いら
れる。６００〜８００は１６ビット幅データの変化画素
アドレスを検出するための変化画素検出部、９００〜１
１００は変化画素アドレス情報の一時記憶のためのＦＩ
ＦＯバッファ、１２００は内部処理の実行に関連して利
用される算術論理演算部、１３００はＭＨ／ＭＲ／ＭＭ
Ｒの復号器、１４００は画像の主走査方向の画像変換
（拡大縮小）を行なう画像変換部、１５００はＭＨ／Ｍ
Ｒ／ＭＭＲの符号器、１６００は装置動作の制御のため
のマイクロプログラム制御部である。

【００２８】なお、変化画素検出部６００〜８００とＦ
ＩＦＯバッファ９００〜１１００は、対応した処理ブロ
ック１３００〜１１００に含めることもできる。ただ
し、この場合、変化画素検出部６００とＦＩＦＯバッフ
ァ９００は二つの処理ブロック１３００，１５００に共
用されるため、同じものを組追加する必要がある。

【００２９】１７００はＤＭＡ制御バスであり、各部か
らのＤＭＡ転送要求信号線や各部へのＤＭＡ転送許可信
号線から成る。内部データバス（ＢＥデータバス）１８
００は、主に画像データの転送に使われる１６ビットの
バスである。１９００も１６ビットの内部データバス
（ＢＣデータバス）であり、これは主に符号データの転
送に利用される。

【００３０】図１には示されていないが、マイクロプロ
グラム制御部１６００と装置内各部との間にマイクロプ
ログラム制御バスが存在する（図６などを参照）。

【００３１】符号器の構成 図３は符号器１５００のブロック図である。図３におい
て、変化画素アドレス制御部１５０２は、ＦＩＦＯバッ
ファ９００より参照ラインの変化画素アドレスを、ＦＩ
ＦＯバッファ１１００より符号化ラインの変化画素アド
レスをそれぞれ取り込み、順序付けして符合化モード判
定部１５０４に入力する。

【００３２】この符号化モード判定部１５０４は、入力
した変化画素アドレス情報より符号化モード（パス、垂
直、水平モード）の判定を行なう。符号テーブル検索部
１５０６は、符号化モードの判定結果に基づいて内部の
符号テーブルを検索し符号割り当てを行なう。

【００３３】パッキング処理部１５０８は、符号テーブ
ル検索部１５０６より出力された可変長符号の１６ビッ
ト／ワードの符号データへの変換（ワードパッキング）
を行ない、ワード単位で内部データバス１９００または
１８００へ出力する。１５１０は符号器１５００の全体
的制御のためのメインシーケンサーである。内部ＲＡＭ
２００とのＤＭＡ転送の要求は、このメインシーケンサ
ー１５１０より出される。１５１２〜１５１８はメイン
シーケンサー１５１０の制御下で対応処理部１５０２〜
１５０８を制御するサブシーケンサーである。

【００３４】符号器１５００はまた、内部データバス
（ＢＥデータバス）１８００を通じて１ライン幅（１ラ
インの画像データのワード数）がセットされるレジスタ
１５２０、１ライン符号数（１ラインの符号データのワ
ード数）をカウントするためのカウンタ１５２２を有す
る。このカウンタ１５２２の値は内部データバス１８０
０に出力できる。

【００３５】１５２４はＭＧ３符号化（後述）に関連し
て設けられた比較器で、レジスタ１５２０の値とカウン
タ１８００の値を比較する。この比較出力はマイクロプ
ログラム制御バス１６０２の状態信号に反映される。マ
イクロプログラム制御部１６００は、マイクロプログラ
ム制御バス１６０２を介し、符号器１５００に対する符
号化モードの指定や起動等の制御を行なうことができ、
また符号器１５００の状態を取得できる。

【００３６】復号器の構成 図４は復号器１３００のブロック図である。図４におい
て、符号シフト部１３０２は、内部データバス（ＢＣデ
ータバス）１９００より取り込んだ符号データを解読を
終了した符号長分だけシフトし、符号解析部１３０４に
常に未解読の符号データを与える。符号解析部１３０４
は、符号データによって内部の復号ＲＯＭの検索を行な
い、復号符号を描画部１３０８へ送る。ただし、ＭＧ３
符号化の拡張符号を検出した場合、入力した画像データ
が符号シフト部１３０２から画像データへ描画部解析部
１３０８へ転送される。

【００３７】ここでＭＧ３符号化とは、１ラインの画像
データをファクシミリ標準符号データ（ＭＨ，ＭＲまた
はＭＭＲ符号）に符号化し、１ラインの符号データの長
さが元の画像データの長さ（または画像データと拡張符
号の合計長）を超えた場合に、元の画像データに拡張符
号（十数ビット）を付加したデータを符号化出力とする
符号化方式である。このＭＧ３符号化方式は、特願平３
−２６６９号の明細書及び図面に具体的に説明されてい
る。

【００３８】ａ０アドレス演算部１３０６は、ＦＩＦＯ
バッファ９００より入力した参照ラインの変化画素アド
レス情報と符号解析部１３０４から入力した復号符号と
から、符号化ラインの起点もしくは基準変化画素ａ０の
アドレス（ＣＣＩＴＴ勧告Ｔ．４参照）を計算する。描
画部はａ０アドレスと白／黒情報から画像データを生成
し、生成した画像データをワード（１６ビット）単位で
内部データバス（ＢＥデータバス）１８００へ出力す
る。

【００３９】１３１０は復号器１３００の全体的制御を
行なうメインシーケンサー、１３１２〜１３１８はメイ
ンシーケンサー１３１０の制御下で対応機能ブロック１
３０２〜１３１８を制御するサブシーケンサーである。
ＤＭＡ転送要求はメインシーケンサー１３１０より出
る。

【００４０】復号器１３００はまた、復元された画像デ
ータより白データ（全ビットが白ビットのワード）を検
出するための比較器１３２０と、連続ＥＯＬ数と１ライ
ン幅（符号数）が内部データバス（ＢＥデータバス）１
８００よりセットされるレジスタ１３２２，１３２４を
有する。比較器１３２０による比較結果に基づきメイン
シーケンサーは白ライン（全ビットが白画素のライン）
の判定を行ない、その判定結果を状態信号としてマイク
ロプログラム制御バス１６０２に出力する。

【００４１】また、メインシーケンサー１３１０によっ
て１ライン毎に復号エラーがチェックされる。このチェ
ック結果は状態信号として出力される。マイクロプログ
ラム制御部１６００は、マイクロプログラム制御バス１
６０２を介し、復号器１３００に対して復号化モードの
指定、起動などの制御と状態監視を行なうことができ
る。

【００４２】画像変換部の構成 図５は画像変換部１４００のブロック図である。図５に
おいて、レジスタ１４０２はＦＩＦＯバッファ１０００
より入力する変化画素アドレス（１４ビット）と色情報
（Ｂ／Ｗ）を保持するもので、レジスタ１４０４は内部
データバス（ＢＥデータバス）１８００を通じて拡大縮
小率をセットされるものである。乗算器１４０６は、そ
の変化画素アドレスと拡大縮小率を乗算することことに
よって、拡大縮小後の変化画素アドレスを求め描画部１
４０８に与える。

【００４３】描画部１４０８は、与えられた変化画素ア
ドレスとレジスタ１４０２より与えられる色情報に基づ
き拡大縮小後の画像データを生成する。この画像データ
はレジスタ１４１０を介しワード単位で内部データバス
（ＢＥデータバス）１８００へ出力される。１４１２は
内部データバス１８００を介し変換前の１ライン幅（ワ
ード数）をセットされるレジスタ、１４１４は変換後の
１ライン幅（ワード数）をカウントするためのレジスタ
である。１４１６は画像変換部１４００内各部を制御す
るシーケンサーであり、ＤＭＡ転送要求も出す。

【００４４】算術論理演算部、ワーキングレジスタなど
の構成 図６は算術論理演算部１２００及びワーキングレジスタ
（ＲＡＭ）５００とその周辺の構成、並びに他の機能ブ
ロックとの接続構成を示している。図６において、１２
０２は算術論理演算部１２００の中心をなす１６ビット
ＡＬＵ（シフタ含む）である。

【００４５】図から明らかなように、ＲＡＭ２００など
からのデータをＡＬＵ１２０２にロードして必要な演算
を行ない、演算結果をＲＡＭ２００などに書き込むこと
ができる。また、ワーキングレジスタ（ＲＡＭ）５００
上のレジスタの操作やチェックをＡＬＵ１２０２を経由
して行なうことができる。

【００４６】図６において、１２０４と１２０６はＡＬ
Ｕ１２０２の入力レジスタ、１２０７と１２０７はＡＬ
Ｕ１２０２の入力選択のためのセレクタ、１２１０は算
術論理演算部１２００のローカルバス、１２１１はロー
カルバス１２１０への出力バッファである。１２１２と
１２１３はローカルバス１２１０と内部データバス（Ｂ
Ｅデータバス）１８００との間のデータ転送のためのバ
ッファである。

【００４７】１２１４はマイクロプログラム制御バス１
６０２上の周辺アドレスをデコードしＡＬＵ１２０２周
辺の制御信号を出すデコーダ、１２１６はワーキングレ
ジスタ５００のリード／ライトを制御するＲ／Ｗ制御回
路（デコーダ）、１２１８はマイクロプログラム制御部
１６００によって制御されるアドレスポインタ（カウン
タ）、１２２０はアドレスポインタ１２１８の値または
マイクロプログラム制御バス１６０２より与えられるア
ドレスを選択しアドレスバス１２２０へ出すセレクタで
ある。

【００４８】マイクロプログラム制御部、システムバス
制御部の構成 図７はマイクロプログラム制御部１６００とシステムバ
ス制御部４００の構成の説明図である。

【００４９】この圧縮伸長装置１は符号化、復号化の処
理チャンネルを２チャンネル有し、ライン単位にチャン
ネルを切り替えて処理を実行することができる。このよ
うな処理実行を容易にするため、システムバス制御部４
００にチャンネル０（ＣＨ０）用のレジスタセット４０
２と、チャネル１（ＣＨ１）用のレジスタセット４０４
がある。またシステムバス制御部４００には、システム
バスタイミング制御部４０６と、図１に示されるよう
に、データバッファ４０８、ＤＭＡコントローラ４１
０、クロック発生器４１２なども含まれる。

【００５０】マイクロプログラム制御部１６００は一般
的な構成であって、様々なコマンドの処理のためのマイ
クロプログラムを格納したマイクロＲＯＭ１６０１のほ
か、マイクロプログラム実行制御のためのプログラムカ
ウンタ１６０３、スタック１６０４、スタックポインタ
１６０５、命令レジスタ１６０６、命令デコーダ１６０
７を含む。

【００５１】マイクロプログラム制御部１６００はさら
に、各マクロコマンドのためのマイクロプログラムのス
タートアドレスを格納したマクロＲＯＭ１６０８、レジ
スタセット４０２，４０４中のコマンドレジスタにセッ
トされたマクロコマンドをマクロＲＯＭ１６０８へ入力
するためのセレクタ１６０９、マイクロＲＯＭ１６０２
の入力切り替えのためのマルチプレクサ１６１０、マイ
クロプログラム制御バス１６０２上の状態信号及びシス
テムバス制御部４００からの起動信号をマルチプレクサ
１６１０へ制御信号として入力するためのマルチプレク
サ１６１１などを含む。

【００５２】内部ＲＡＭの使用方法 図８はＲＡＭ２００の使用方法の説明図である。ＲＡＭ
２００のリニアなアドレス空間は、チャンネル０（ＣＨ
０）用パラメータレジスタセットの領域２０１、チャン
ネル１（ＣＨ１）用のパラメータレジスタセットの領域
２０４、画像メモリ領域２０６に分割されて使用され
る。各チャンネルのパラメータレジスタセット領域２０
２，２０４は、符号化コマンド、復号化コマンド、その
他コマンド及びＤＭＡのためのパラメータレジスタ領域
２０８〜２１４に分割される。

【００５３】画像メモリ領域２０６は、複数のラインメ
モリの領域に分割され、分割領域が後に図１０ないし図
１２を参照して説明するように処理内容に応じた各種の
ラインメモリとして使用される。

【００５４】イメージバス制御部の構成 図９はイメージバス制御部１００のブロック図である。
イメージバス制御部１００は、画像データのＤＭＡ転送
のためのＤＭＡコントローラ１０２、アドレスカウンタ
１０４及びデータバッファ１０６を含む。このイメージ
バス制御部１００の制御によって、次の４種類の画像デ
ータのＤＭＡ転送が可能である。 ａ）イメージバス上のＩ／Ｏデバイス（読取画像処理部
２１）からメモリ（ＲＯＭ２８）への転送 ｂ）イメージバス上のメモリ（ＲＡＭ２８）からＩ／Ｏ
デバイス（記録画像処理部２２）への転送 ｃ）イメージバス上のメモリ（ＲＡＭ２８）から圧縮伸
長装置１への転送 ｄ）圧縮伸長装置１からイメージバス上のメモリ（ＲＡ
Ｍ２８）への転送 各ＤＭＡ転送に対応して、アドレスカウンタ１０４は４
組のアドレスレジスタ１１０とインクリメンタ１１２よ
り構成されている。同様に、ＤＭＡコントローラ１０２
には、４組の転送数レジスタ１１６とデクリメンタ１１
６が含まれる。ＤＭＡコントローラ１０２にはまた、Ｄ
ＭＡ要求の優先制御のための優先コントロール１１８や
タイミング制御部１２０などが含まれる。

【００５５】ラインメモリ関連の構成 図１０、図１１及び図１２は、内部バスＤＭＡ制御部３
００の内部構成、マイクロプログラムによってワーキン
グレジスタ５００上に定義されるアドレスレジスタ５０
２及びＲＡＭ２００の画像メモリ領域２０６上に定義さ
れるラインメモリ２１６の内訳と、それらの対応関係を
説明するための図である。

【００５６】図１０図は符号化コマンド処理の場合を示
し、図１１は復号化コマンド処理の場合を示し、図１２
は符号変換コマンド処理の場合を示している。以下の説
明において、アドレスレジスタ５０２及びラインメモリ
２１６の個々を区別するために必要な場合には図１０、
図１１または図１２に示された名称ＩＮＰＵＴ〜Ｄ１Ｒ
を用いる。

【００５７】内部バスＤＭＡ制御部３００には、ライン
メモリ２１６と同数のアドレスカウンタ（Ａ〜Ｊ）３０
２、ＲＡＭ２００と符号器１５００、復号器１３００な
どの処理ブロックとの間のＤＭＡ転送を制御するＤＭＡ
制御部３０４、アドレスカウンタ３０２を選択するため
のセレクタ３０６などが含まれる。

【００５８】ＲＡＭ２００上のラインメモリ２１６の領
域、アドレスカウンタ３０２及びアドレスレジスタ５０
２は１対１に対応している。符号化処理と復号化処理の
ための参照ライン用ラインメモリは２チャンネル分ある
ため、外部のＭＰＵは、画像処理装置１に符号器１５０
０、復号器１３００が２個あるように動作させることが
容易である。

【００５９】図１３は、ワーキングレジスタ５００上に
定義されるアドレスレジスタ５０２の構造を示す。ＩＮ
ＰＵＴアドレスレジスタが例として示されているが、他
のアドレスレジスタ５０２の構造も同様である。

【００６０】図示のように、アドレスレジスタ５０２の
下位１１ビットはラインメモリの先頭アドレスである。
上位の４ビット（Ａ〜Ｅ）はフラグビットで、その意味
は次のとおりである。 Ａ：”１”のとき対応ラインメモリに有効データが有る
ことを示す。 Ｂ：”１”のとき対応ラインメモリの内容が縮小対象デ
ータであることを示す。 Ｃ：”１”のとき対応ラインメモリの内容が最終ライン
データであることを示す。Ｄ：レジスタによって意味が
異なる。 Ｅ：”１”のとき対応ラインメモリの内容が拡大対象デ
ータであることを示す。

【００６１】マイクロプログラムは、これらのフラグビ
ットの操作やチェックを算術論理演算部１２００を用い
て行なうことができる。

【００６２】圧縮伸長装置の動作 以上のように構成された圧縮伸長装置１について、図２
に示したファクシミリ装置に用いられた場合の動作を説
明する。

【００６３】圧縮伸長装置１の画像データの入出力経路
は次の通りである。 ａ）読取画像処理部２１→圧縮伸長装置１ ｂ）読取画像処理部２１→ＲＡＭ２８→圧縮伸長装置１ ｃ）圧縮伸長装置１→記録画像処理部２２ ｄ）圧縮伸長装置１→ＲＡＭ２８→記録画像処理部２２ 圧縮伸長装置１のイメージバス制御部１００は、このよ
うな画像データのＤＭＡ転送をサポートしているが、読
取画像処理部１からＲＡＭ２８に転送するのがＤＭＡチ
ャンネル０、ＲＡＭ２８から記録画像処理部２２に転送
するのがＤＭＡチャネル１である（図１参照）。

【００６４】圧縮動作の説明 （概要）プロセッサブロック１３のＭＰＵ（図１）は、
圧縮伸長装置１に対してマクロコマンドを発行すること
によって動作の指示を与える。ＭＰＵはまず、システム
バス制御部４００内の各種レジスタの設定を行なう。こ
の中には、符号化チャンネルＣＨ０、ＣＨ１の指定も含
まれる。

【００６５】このレジスタ設定の終了後、システムバス
制御部４００内の指定チャンネルのコマンドレジスタ４
０２Ａまたは４０４Ｂ（図７）に符号化コマンドを書き
込む。このコマンドはセレクタ１６０９を通ってマクロ
ＲＯＭ１６０８で解読され、符号化プログラムのスター
トアドレスが出力される。このアドレスからマイクロＲ
ＯＭ１６０１内の符号化プログラムが実行される。圧縮
伸長装置１内の各処理ブロックは、マイクロＲＯＭ１６
０１に書かれたプログラムで制御される。

【００６６】既に説明したように、符号化コマンド処理
の場合に定義されるラインメモリ２１６とアドレスレジ
スタ５０２は図１０に示すとおりである。各ラインメモ
リの内容または役割は次のとおりである。 ＩＮＰＵＴ ：入力ラインの画像データ（入力バッファ） ＣＯＮＶＲ ：主走査変換前ラインの画像データ ＣＯＮＶＷ ：主走査変換後ラインの画像データ ＣＯＤＩＮＧ：符号化ラインの画像データ ＢＣ１ ：符号データ（出力バッファ） ＢＣ ：符号データ（出力バッファ） Ｃ０Ｒ ：符号化チャネル０用の参照ラインの画像データ Ｃ１Ｒ ：符号化チャネル１用の参照ラインの画像データ Ｄ０Ｒ ：復号化チャネル０用の参照ラインの画像データ Ｄ１Ｒ ：復号化チャネル１用の参照ラインの画像データ （図１６に沿った説明）図１６に符号化プログラムのフ
ローの一例を簡略化して示す。このフローに沿って圧縮
動作を詳細に説明する。

【００６７】符号化コマンドが発行されると、処理２０
０１で必要なパラメータをＲＡＭ２００のパラメータレ
ジスタセット領域２０２（ＣＨ０）または２０４（ＣＨ
１）からワーキングレジスタ５００にロードする。アド
レスレジスタ５０２には同名のラインメモリ２１６の領
域の先頭アドレスが設定される。処理２００２、処理２
００３で、イメージバス１１上のＤＭＡ転送要求（読取
画像処理部２１からＲＡＭ２８への転送要求、ＲＡＭ２
８から記録画像処理部２２への転送要求）があった時
に、ＤＭＡ転送処理を行なう。マイクロプログラムは、
ＤＭＡ転送があれば、イメージバス制御部１００のスタ
ートアドレスレジスタ１１０にスタートアドレスを、転
送数レジスタ１１４に転送ワード数を、それぞれ設定
し、起動をかけ、起動フラグを”１”にセットする（図
９）。この後、イメージバス制御部１００がＤＭＡ転送
を実行する。

【００６８】次の処理２００４は、イメージバス１１上
のＲＡＭ（ラインバッファ）２８より、圧縮伸長装置１
のＲＡＭ２００上のＩＮＰＵＴラインメモリに１ライン
の画像データを入力する処理である。

【００６９】（図１７に沿った説明：画像データ入力）
この画像データ入力処理のフローを図１７に示す。図１
７において、マイクロプログラムは処理２１０１，２１
０２で、イメージバス制御部１００が動作中でなく、か
つイメージバス制御部１００の起動フラグがリセット状
態であることを確認する。これを確認できた場合、処理
２１０３で、内部バスＤＭＡ制御部３００内のアドレス
カウンタＡ（図１０）に、ＩＮＰＵＴアドレスレジスタ
よりＩＮＰＵＴラインメモリの先頭アドレスを内部デー
タバス１８００経由で設定する。処理２１０４で、イメ
ージバス制御部１００のアドレスレジスタ１０４（図
９）の一つに外部ＲＡＭ２８のアドレスを設定する。

【００７０】ここでは、読取画像処理部２１→ＲＡＭ２
８→圧縮伸長装置１の経路で画像データを入力する場合
を想定している。

【００７１】処理２１０５で、イメージバス制御部１０
０内の転送数レジスタ１１４（図９）の一つに１ライン
のワード数を設定する。処理１７０６でイメージバス制
御部１００をメモリリード・モードに設定し、処理２１
０７で起動し、処理２１０８で起動フラグを”１”にセ
ットする。

【００７２】起動後は、１ワードのデータをイメージバ
ス制御部１００がリードする毎にインクリメンタ１１２
はメモリリードアドレスをインクリメントし、デクリメ
ンタ１１６は転送ワード数をデクリメントする。

【００７３】イメージバス制御部１００に読み込まれた
画像データは、内部データバス（ＢＥバス）１８００経
由でＲＡＭ２００上のＩＮＰＵＴラインメモリに転送さ
れる。この転送は、イメージバス制御部１００がＲＡＭ
２００へのＤＭＡ転送要求を出し、内部バスＤＭＡ制御
部３００内のＤＭＡ制御部３０４が内部データバス１８
００の制御権をイメージバス制御部１００に与えること
で実行される。１ワードの画像データをＩＮＰＵＴライ
ンメモリに転送すると、内部バスＤＭＡ制御部３００内
のアドレスカウンタＡもインクリメントされる。

【００７４】イメージバス制御部１００に設定した転送
ワード数がゼロになるまで、以上の動作を繰り返す。転
送中は処理２１０１の判断ですぐにリターンする。

【００７５】１ラインの転送が終了すると、ＩＮＰＵＴ
ラインメモリに１ライン分の画像データが入る。処理２
１０９以降は１ライン入力後の処理である。

【００７６】処理２１０９では、処理２１０８でセット
した起動フラグをリセットする。処理２１１０で、次の
ラインが入っている外部ＲＡＭ２８の先頭アドレスを計
算する。処理２１１１では、符号化コマンドで連続して
処理するライン数をデクリメントし、残りの処理ライン
数を計算する。処理２１１２で、処理２１１１の結果よ
り直前に入力したラインが最終ラインかどうかを判断す
る。最終ラインのときは、処理２１１３でＩＮＰＵＴア
ドレスレジスタのＣフラグを”１”にセットする。処理
２１１４でＩＮＰＵＴアドレスレジスタのＡフラグを”
１”にセットする。このＡフラグやＣフラグの状態は、
後述するようにアドレスレジスタの内容を交換する過程
で後続の処理に引き渡される。

【００７７】図１４は、ＩＮＰＵＴラインメモリに１ラ
イン分のデータが入った時の状態を示したものである。
ここでは、ＩＮＰＵＴラインメモリはアドレスＸＸＸよ
り始まるメモリ領域２１６Ａであると仮定している。画
像データが入り終わると、ＩＮＰＵＴアドレスレジスタ
のＡフラグは”１”にセットされ、ＩＮＰＵＴラインメ
モリに有効データが有ることが分かる。ＣＯＮＶＲアド
レスレジスタはＹＹＹを示し、そのＡフラグは”０”で
あるから、ＣＯＮＶＲラインメモリがアドレスＹＹＹよ
り始まるメモリ領域２１６Ｂで、これが空いていること
が分かる。

【００７８】（図１６に沿った説明の続き）図１６のフ
ローに戻る。マイクロプログラムは、処理２００５でＩ
ＮＰＵＴアドレスレジスタのＡ＝１のチェックをし、Ａ
＝１ならば処理２００６でＣＯＮＶＲアドレスレジスタ
のＡ＝０のチェックを行なう。

【００７９】ＩＮＰＵＴのＡ＝１かつＣＯＮＶＲのＡ＝
０ならば、すなわちＩＮＰＵＴラインメモリに有効デー
タがあって、ＣＯＮＶＲラインメモリが空いている場
合、処理２００７でＩＮＰＵＴアドレスレジスタとＣＯ
ＮＶＲアドレスレジスタの内容を交換する。

【００８０】（ラインメモリ間のデータ受け渡し）この
ラインメモリ間のデータの受け渡しを図１４と図１５図
によって説明する。図１４は処理２００７の実行前の状
態である。図１５はアドレスレジスタＩＮＰＵＴ，ＣＯ
ＮＶＲの内容を入れ換えた後の状態である。図１５にお
いて、ＣＯＮＶＲアドレスレジスタはメモリ領域２１６
の先頭アドレスＸＸＸを指し、ＩＮＰＵＴアドレスレジ
スタはメモリ領域２１６Ｂの先頭アドレスＹＹＹを指
す。これは実質上、ＩＮＰＵＴラインメモリに入力され
たデータがＣＯＮＶＲラインメモリに渡され、ＩＮＰＵ
Ｔラインメモリに空き領域が渡されたということであ
る。

【００８１】このように、ＲＡＭ２００上での実際のデ
ータ移動を伴わない手法であるため、ラインメモリ間の
データ受け渡しは瞬時に行なわれる。

【００８２】（図１６に沿った説明の続き）次の処理２
００８は、主走査方向の拡大縮小（画像変換）処理であ
る。この処理では、ＣＯＮＶＲラインメモリのデータを
変換してＣＯＮＶＷラインメモリに書き込む。

【００８３】この処理２００８において、マイクロプロ
グラムは画像変換部１４００を起動する前に次の設定を
行なう。内部バスＤＭＡ制御部３００内のアドレスカウ
ンタＢ，Ｃに、アドレスレジスタＣＯＮＶＲ，ＣＯＮＶ
Ｗに設定されている先頭アドレスをロードする（図１
０）。プロセッサブロック１３のＭＰＵ（図１）によっ
てＲＡＭ２００内のパラメータレジスタ２０８に設定さ
れた拡大縮小率を、画像変換部１４００内のレジスタ１
４０４（図５）に設定する。ＣＯＮＶＲラインのワード
数をレジスタ１４１２に設定する。このような初期設定
後、マイクロプログラムは画像変換部１４００に起動を
かけ、当該処理２００８を抜ける。

【００８４】ＣＯＮＶＲラインメモリの画像データは変
化画素検出部７００へＤＭＡ転送されて変化画素データ
に変換され、そのアドレス情報がレジスタ１４０２に入
力する。乗算器１４０６によってレジスタ１４０２，１
４０４の内容が乗算され、変換後の変化画素アドレスデ
ータが得られる。このデータとレジスタ１４０２内の色
情報をもとに描画部１４０８で変換後の画像データが作
られる。得られた変換後画像データは、ＣＯＮＶＷライ
ンメモリにＤＭＡ転送される。この場合のＣＯＮＶＲラ
インメモリからのＤＭＡ転送と、ＣＯＮＶＷラインメモ
リへのＤＭＡ転送の方法は、イメージバス制御部１００
からＲＡＭ２００へのＤＭＡ転送と同様である。１ライ
ンの変換が終了すると、ＣＯＮＶＷアドレスレジスタの
Ａフラグを”１”にセットする。

【００８５】副走査方向縮小が必要な場合、１ライン主
走査変換に引き続きＣＯＮＶＷラインメモリ上のライン
データが間引きラインであるか否かの判定とフラグ制御
が行なわれる。この処理の内容については後述する。間
引きラインと判定された場合、ＣＯＮＶＷアドレスレジ
スタのＡフラグはセットされない。

【００８６】処理２００９，２０１０で、変換後の有効
データの有無と符号化用のＣＯＤＩＮＧラインメモリが
空いているかどうか判断する。ＣＯＮＶＷアドレスレジ
スタのＡ＝１かつＣＯＤＩＮＧアドレスレジスタのＡ＝
０のときには、次の処理２０１１でアドレスレジスタＣ
ＯＮＶＷ，ＣＯＤＩＮＧの内容を交換し、交換後の先頭
アドレスを対応したアドレスカウンタ３０２にロードす
ることによって、ラインメモリＣＯＮＶＷ，ＣＯＤＩＮ
Ｇ間のデータの受け渡しを行なう。間引きラインの場合
は、この交換は行なわれない。

【００８７】処理２０１２はＣＯＤＩＮＧラインメモリ
のデータの符号処理である。マイクロプログラムは、符
号器１５００が動作中でなければ、符号器１５００に対
し符号化モード（ＭＨ、ＭＲ、ＭＭＲ、ＭＧ３）を設定
し、またレジスタ１５２０に１ライン幅を設定し、起動
をかける。ただし間引きラインの場合、ＣＯＮＶＷアド
レスレジスタのＡフラグは”０”であるので、符号器１
５００を起動しない。

【００８８】起動された符号器１５００は、ＣＯＤＩＮ
Ｇラインメモリの画像データの符号化処理を、符号化参
照ラインメモリＣ０Ｒ（ＣＨ０），Ｃ１Ｒ（ＣＨ１）の
いづれかのデータを参照して行ない、その結果を符号デ
ータメモリＢＣ１に書き込む。ＣＯＤＩＮＧラインメモ
リからのデータ読み出し、ＢＣ１ラインメモリへのデー
タ書き込みは内部バスＤＭＡ制御部３００を通して行な
われる。内部バスＤＭＡ制御部３００の動きはイメージ
バス制御部１００からＲＡＭ２００へのデータ転送の場
合と同様である。

【００８９】符号化ラインの変化画素アドレスは変化画
素検出部８００によって検出され、参照ラインの変化画
素アドレスは変化画素検出部６００により検出される。

【００９０】１ラインの符号化が終了すると、ＢＣ１ア
ドレスレジスタのＡフラグは”１”にセットされる。Ｃ
ＯＤＩＮＧアドレスレジスタとアドレスカウンタＣ０Ｒ
（ＣＨ０）またはＣ１Ｒ（ＣＨ１）の内容交換によっ
て、参照ラインが更新される。

【００９１】マイクロプログラムは、処理２０１３，２
０１４で符号化の終了とＢＣラインメモリの空きを確認
すると、処理２０１５でアドレスレジスタＢＣ１，ＢＣ
の内容を交換することによって、ラインメモリＢＣ１，
ＢＣのデータの受け渡しを行なう。

【００９２】処理２０１６では、ＢＣラインメモリから
システムバス１０に符号データをＤＭＡ転送によって出
力させる。この際に、出力する符号量を知る必要がある
が、符号化終了時に符号器１５００内のカウンタ１５２
２（図３）の内容を参照することで符号量が分かる。

【００９３】処理２０１７では設定ライン数の符号化が
終了したかどうかを判断し、終了していなければ処理２
００２に戻る。符号化が終了していれば、処理２０１８
で符号データが全て外部に出るのを待って符号化コマン
ドの処理を終了する。

【００９４】符号化コマンドの終了は、Ｃフラグが”
１”に設定された最終ラインの符号化が済んだかどうか
で判断する。Ｃフラグの状態は次のようにアドレスレジ
スタを伝搬する。 ＩＮＰＵＴ，Ｃ＝１ →ＣＯＮＶＲ，Ｃ＝１ ＣＯＮＶＲのＣ＝１ならば画像変換終了後 ＣＯＮＶ
Ｗ，Ｃ＝１→ＣＯＤＩＮＧ，Ｃ＝１ （圧縮動作のまとめ）以上に説明したように、内部ＲＡ
Ｍ２００上のラインメモリにデータが詰まった後は、画
像データの入力処理（処理２００４）、画像変換処理
（処理２００８）、符号化処理（処理２０１２）、符号
データ出力処理（処理２０１６）が並列に動作する。更
に、これらと経浮こうして、イメージバス側のＤＭＡ転
送（処理２００２、処理２００３）もできる。

【００９５】従って、本圧縮伸長装置１の圧縮処理時間
は近似的に次式によって表わすことができる。 処理時間＝ｍａｘ｛画像入力時間，画像変換時間，符号化時間，符号出力時間｝ （式２） 図１８は符号化コマンド処理におけるラインメモリの使
い方を示している。この図からわかるように、ラインメ
モリＩＮＰＵＴ，ＣＯＮＶＲをトグルで使用し、ライン
メモリＣＯＮＶＷ，ＣＯＤＩＮＧ，Ｃ０Ｒ／Ｃ１Ｒを循
環して使用し、ラインメモリＢＣ１，ＢＣをトグルで使
用する。

【００９６】なお、主走査変換を行なわない場合、図１
８に付記されているように、ＣＯＮＶＷラインメモリの
データは直接的にＣＯＤＩＮＧラインメモリに渡され
る。

【００９７】また、以上の説明では画像データをイメー
ジバス１１側から入力したが、図１８に示されるよう
に、本圧縮伸長装置１は符号化すべきデータをシステム
バス１０からも入力できる。同様に、以上の説明では符
号化データをＲＡＭ２００を経由させシステムバス１０
に出力したが、符号器１５００より直接的にシステムバ
ス１０に出力することも可能である。

【００９８】伸長動作の説明 （概要）プロセッサブロック１３のＭＰＵはまず、復号
化コマンド処理に関する各種レジスタの設定を行なう。
この中には、復号化チャンネル０，１（ＣＨ０，ＣＨ
１）の指定も含まれる。

【００９９】このレジスタ設定の終了後、ＭＰＵはシス
テムバス制御部４００内のコマンドレジスタ４０２Ａま
たは４０４Ａに復号化コマンドを書き込む。このコマン
ドは、マクロＲＯＭ１６０８で解読され、復号化プログ
ラムのスタートアドレスが出力される。このアドレスか
らマイクロＲＯＭ１６０１内の復号化プログラムが実行
される。

【０１００】既に説明したように、符号化コマンド処理
の場合に定義されるラインメモリ２１６とアドレスレジ
スタ５０２は図１１に示すとおりである。各ラインメモ
リの内容または役割は次のとおりである。 ＤＥＣＯＤＥ：復元ラインの画像データ Ｄ０Ｒ ：復号化チャネル０用参照ラインの画像データ Ｄ１Ｒ ：復号化チャネル１用参照ラインの画像データ ＣＯＮＶＲ ：変換前ラインの画像データ ＣＯＮＶＷ ：変換後ラインの画像データ ＯＵＴ２ ：出力ラインバッファ ＯＵＴ１ ：出力ラインバッファ ＯＵＴ ：出力ラインバッファ 符号データはラインメモリＤ０Ｒ（ＣＨ０）またはＤ１
Ｒ（ＣＨ１）のデータを参照して復号され、復元された
データはＤＥＣＯＤＥラインメモリに展開される。１ラ
インの復号が終了すると、ＤＥＣＯＤＥラインメモリの
内容はラインメモリＤ０ＲまたはＤ１Ｒに渡され、次の
ラインの復号の際に参照される。それと同時にラインメ
モリＤ０ＲまたはＤ１Ｒの内容はラインメモリＣＯＮＶ
Ｒに渡されて、画像変換の対象となる。画像変換はＣＯ
ＮＶＲラインメモリのデータに対して行なわれ、変換後
の画像データはＣＯＮＶＷラインメモリに書き込まれ
る。

【０１０１】ＣＯＮＶＷラインメモリ内の変換後データ
は、ＯＵＴ２ラインメモリが空いていれば、すぐにＯＵ
Ｔ２ラインメモリに渡される。ＯＵＴ２ラインメモリの
データは、ＯＵＴ１ラインメモリが空いていれば、すぐ
にＯＵＴ１ラインメモリに渡される。ＯＵＴ１ラインメ
モリのデータは、ＯＵＴラインメモリが空いていれば、
すぐにＯＵＴラインメモリに渡り、このデータが外部に
出力される。

【０１０２】このように、ＣＯＮＶＷ、ＯＵＴ２、ＯＵ
Ｔ１、ＯＵＴの各ラインメモリはライン単位のＦＩＦＯ
バッファとして動作する。

【０１０３】（図１９に沿った説明）図１９は復号化プ
ログラムのフローの一例を示す。このフローに沿って、
復号化コマンド処理を説明する。

【０１０４】処理３００１では初期設定として、復号化
コマンド処理に必要なパラメータをＲＡＭ２００内のパ
ラメータレジスタセット２０２（ＣＨ０）または２０４
（ＣＨ１）から、ワーキングレジスタ５００にロードす
る。

【０１０５】処理３００２で１ラインの復号化を行なわ
せるが、この処理については後に図２０を参照し詳細に
説明する。

【０１０６】処理３００３でＤＥＣＯＤＥアドレスレジ
スタのＡフラグをチェックし、１ラインの復元が終了し
たかどうかを判断する。処理３００４でＣＯＮＶＲライ
ンメモリが空いているかどうかを判断する。ＤＥＣＯＤ
ＥアドレスレジスタのＡ＝１かつＣＯＮＶＲアドレスレ
ジスタのＡ＝０であれば、処理３００５でアドレスレジ
スタＣＯＮＶＲとアドレスレジスタＤ０ＲまたはＤ１Ｒ
の内容を交換し、続いて処理３００６でアドレスレジス
タＤ０ＲまたはＤ１ＲとアドレスレジスタＤＥＣＯＤＥ
の内容を交換してラインメモリ間のデータの受け渡しを
行なう。

【０１０７】これにより、ラインメモリＤ０ＲまたはＤ
１Ｒに今復元したデータが渡り、次のラインを復元する
準備ができる。ＣＯＮＶＲラインメモリに参照ラインと
して使い終わったデータが渡り、ＤＥＣＯＤＥラインメ
モリに変換を終了したデータのメモリ領域が渡される。
これで次のラインを復元するための準備と次の画像変換
をする準備ができる。

【０１０８】処理３００７，３００８で、変換すべきデ
ータの有無とＣＯＮＶＷラインメモリの空きをチェック
する。

【０１０９】処理３００９で、画像変換部１４００によ
って主走査方向の画像変換を行なわせる。この処理の内
容は図１６の処理２００８と同じである。また、副走査
方向変換が必要な場合は、主走査変換に続いて、間引き
ラインの判定とフラグ制御が行なわれるが、その内容に
ついては後に詳述する。

【０１１０】処理３０１０はラインバッファの制御であ
る。その詳細は、図２１を参照して後述する。

【０１１１】処理３０１１で出力すべきデータの有無を
チェックする。処理３０１２でＯＵＴラインメモリのデ
ータの外部出力を行なう。処理３０１３．３０１４で
は、イメージバス側のＤＭＡ転送の要求があるときに、
その転送処理を行なう。これは図１６に示された処理２
００２，２００３と同じである。

【０１１２】処理３０１５で復号化コマンドの終了判断
を行ない、終了条件を満足していなければ処理３００２
に戻る。終了条件を満足したときは、処理３０１６で、
次の復号化コマンドに備えてＣＯＮＶＲラインメモリに
移ったデータをラインメモリＤ０ＲまたはＤ１Ｒに戻
す。

【０１１３】（図２０に沿った説明：１ライン符号化）
図２０は図１９の１ライン復号化処理３００２のフロー
である。処理３１０１で復号器１３００の動作中を示す
状態信号をチェックする。動作中でないときは、起動さ
れたか否かを判断するため、処理３１０２で復号器１３
００の起動フラグをチェックする。起動フラグがセット
されている（起動済み）であることを確認した場合は処
理３１０３に進み、起動フラグがリセットされている場
合は処理３１１５に進む。また復号器１３００が動作中
である時は直ちにリターンする。

【０１１４】復号器１３００が動作中でない場合の処理
フローは次のとおりである。処理３１１５で、復号器１
３００の起動の準備のために、内部バスＤＭＡ制御部３
００内のアドレスカウンタＡ、アドレスカウンタＩまた
はＪに、ワーキングレジスタ５００上のアドレスレジス
タＤＥＣＯＤＥ、アドレスレジスタＤ０ＲまたはＤ１Ｒ
の内容をそれぞれロードする。

【０１１５】以後、復号器１３００からのＤＭＡ転送要
求に応じて１ワードアクセスする毎に、これらのアドレ
スカウンタは自動的にインクリメントされ、復元データ
の書き込みアドレスと参照ラインデータの読み出しアド
レスを指定する。

【０１１６】処理３１１６で、復号器１３００のレジス
タ１３２４と参照ライン変化画素検出部６００の内部レ
ジスタ（図示されていない）に、１ラインのワード数を
設定する。このような準備の後、処理３１１７で復号器
１３００を起動し、処理３１１８で復号器１３００の起
動フラグを”１”にセットしリターンする。以上がライ
ンの先頭処理である。

【０１１７】処理３１０３以降は、復号器１３００が１
ライン分のデータを復号し、復元データがＤＥＣＯＤＥ
ラインメモリに得られた後の処理部分である。

【０１１８】処理３１０３では、処理３１１８でセット
した起動フラグをリセットする。処理３１０４で復号エ
ラーがあったがどうかを示す復号器１３００の状態信号
をチェックする。

【０１１９】復号エラーがあれば処理３１１９で、復号
エラー処理を行なう。例えば、エラーがあったラインを
直前のラインまたは白ラインで置換する処理を行なう。

【０１２０】復号エラーがなければ、ＤＥＣＯＤＥライ
ンメモリにエラーのないデータが復元されているので、
それを示すために処理３１０５でＤＥＣＯＤＥアドレス
レジスタのＡフラグを”１”にセットする。

【０１２１】処理３１０６では、復元したラインが白ラ
イン（全画素が白）であることを示す復号器１３００の
状態信号をチェックする。復号器１３００は、１ワード
復元する毎に比較器１３２０（図４）で白データかどう
かを確認し、１ライン復号終了した時点で、そのライン
が白ラインであったことを状態信号からマイクロプログ
ラム側で確認できる。

【０１２２】白ラインであるときは、処理３１０７で、
１ページの上端の連続した白ラインを計数するためのカ
ウンタ、またはページの下端の連続した白ラインを計数
するためのカウンタ（いずれのカウンタもワーキングレ
ジスタ５００上に用意される）をインクリメントする。

【０１２３】処理３１０８ではＲＴＣ符号を検出したか
どうかを示す復号器１３００の状態信号をチェックす
る。処理３１０９で、復元したデータを外部に出力する
かどうかを判断する。この判断は、システムバス制御部
４００内のレジスタセット４０２（ＣＨ０）または４０
４（ＣＨ１）中の特定レジスタを参照することによって
行なう。このレジスタのビット内容は、プロセッサブロ
ック１３のＭＰＵによって設定されている。

【０１２４】出力しないラインであるときは、処理３１
１０で、ＤＥＣＯＤＥアドレスレジスタのＢフラグを”
１”にセットする。Ｂフラグがセットされたラインは、
データ出力時に、データが無視され外部に出力されな
い。このような制御によって、ＭＰＵ側でページの上端
または下端の白ラインをカットさせるような制御を行な
うことができる。

【０１２５】処理３１１２で、ＭＰＵによって設定され
た連続処理するライン数をデクリメントし残りライン数
を求める。そして処理３１１３で、残りライン数をチェ
ックし、これが０であれば、処理３１１４でＤＥＣＯＤ
Ｅアドレスレジスタの最終ラインを示すＣフラグを”
１”にセットする。残りライン数が０でないときは、直
ちにリターンする。

【０１２６】処理３１２０では、復元ライン数のカウン
タ（ワーキングレジスタ５００上に用意される）をイン
クリメントする。このカウンタ値で１ページのライン数
が得られる。このライン数は、１ページの処理が終わっ
た段階で、マイクロプログラムによってＲＡＭ２００の
対応チャンネル用の復号化コマンドパラメータレジスタ
領域２１０に保存される。この領域はＭＰＵから直接ア
クセスすることができる。

【０１２７】（図２１に沿った説明：ラインバッファ制
御）図２１は図１６の処理３０１０（ラインバッファ制
御）のフローである。処理３２０１，３２０２で、ＣＯ
ＮＶＷアドレスレジスタのＡ＝１かつＯＵＴ２アドレス
レジスタのＡ＝０であることを確認し、処理３２０３で
アドレスレジスタＣＯＮＶＷ，ＯＵＴ２の内容入れ替え
を行なう。

【０１２８】これで、ＣＯＮＶＷラインメモリのデータ
がＯＵＴ２ラインメモリに入り、ＣＯＮＶＷラインメモ
リには空き領域が渡る。アドレスレジスタのフラグの状
態は、ＯＵＴ２はＡ＝１、ＣＯＮＶＷはＡ＝０となる。

【０１２９】処理３２０８，３２０４，３２０５でライ
ンメモリＯＵＴ２，ＯＵＴ１の間のデータ交換を行な
い、処理３２０９，３２０６，３２０７でラインメモリ
ＯＵＴ１，ＯＵＴの間のデータ交換を行なう。処理３２
０７でＯＵＴアドレスレジスタのＡフラグは”１”にセ
ットされる。以上の処理でＣＯＮＶＷ、ＯＵＴ２、ＯＵ
Ｔ１、ＯＵＴの各ラインメモリがライン単位のＦＩＦＯ
バッファとして利用されることになる。

【０１３０】（図２２に沿った説明：画像データ出力）
図２２は、図２０の画像データ出力処理３０１２のフロ
ーである。処理３３０１でイメージバス制御部３３０１
が動作中であるか否かをチェックし、動作中であればリ
ターンする。動作中でない場合、処理３３０２でイメー
ジバス制御部１００の起動フラグがセットされているか
調べる。起動フラグが”１”であればイメージバス制御
部１００は起動後であって、しかも動作中でないという
ことであるので、処理３３１１以下のライン端処理に進
む。

【０１３１】起動していなければライン先頭処理に入
る。処理２３０３でＯＵＴアドレスレジスタのＢフラグ
をチェックし、ＯＵＴラインメモリのデータを出力する
かどうかを判断する。

【０１３２】Ｂフラグが”１”でなければ出力すべきデ
ータであるので、そのＤＭＡ転送による出力の準備をす
る。まず処理３３０４で、ＯＵＴアドレスレジスタよ
り、内部バスＤＭＡ制御部３００内のＯＵＴラインメモ
リ対応のアドレスカウンタ３０２に先頭アドレスをロー
ドする。処理３３０５で、イメージバス制御部１００内
のアドレスレジスタ１０４の１つに外部ＲＡＭ２８のア
ドレスを設定する。処理３３０６で、イメージバス制御
部１００内の転送ワード数レジスタ１１４の１つに出力
ラインのワード数を設定する。処理３３０７で、イメー
ジバス制御部１００の動作モードを設定する。ここでは
メモリライト・モードに設定することになる。そして処
理３３０８でイメージバス制御部１００を起動する。処
理３３０９でイメージバス制御部１００のメモリライト
・モードの起動フラグを”１”にセットし、リターンす
る。

【０１３３】処理３３０３でＢフラグが”１”であった
場合、データ出力は行なわず、処理３３１０でＯＵＴア
ドレスレジスタのＡフラグを”０”にリセットすること
で、ＯＵＴラインメモリの内容を無視させる。この処理
でラインの間引きが達成される。

【０１３４】処理３３１１以降はライン端の処理であ
る。処理３３１１では、処理３３０９でセットしたイメ
ージバス制御部１００の起動フラグをリセットする。処
理３３１２で、ＯＵＴアドレスレジスタのＥフラグをチ
ェックすることにより、出力ラインが副走査方向の拡大
対象ラインかどうかを判断している。

【０１３５】拡大対象でなければ（Ｅ＝０）、ＯＵＴラ
インメモリのデータの２回目の出力は不要であるので、
処理３３１３でＯＵＴアドレスレジスタのＡフラグを”
０”にリセットし、ＯＵＴラインメモリを解放する。拡
大対象ラインであれば（Ｅ＝１）、処理２３１４でＯＵ
ＴアドレスレジスタのＥフラグをリセットする。そのＡ
フラグは”１”であるから、このデータは再度出力さ
れ、結果として副走査方向の拡大（ラインの補間）が達
成される。処理３３１５で、次のラインを出力するため
に、外部ＲＡＭ２８のアドレスを更新しリターンする。

【０１３６】復号化コマンドの終了判定は、Ｃフラグ
が”１”にセットされたデータを出力したかどうかで判
断する。Ｃフラグ（最終ラインフラグ）はアドレスレジ
スタの交換によって、次のように伝搬する。 ＤＥＣＯＤＥ，Ｃ＝１→ＣＯＮＶＲ，Ｃ＝１ ＣＯＮＶＲ，Ｃ＝１ならば画像変換終了後 ＣＯＮＶ
Ｗ，Ｃ＝１→ＯＵＴ，Ｃ＝１ （伸長動作のまとめ）以上に説明したように、内部ＲＡ
Ｍ２００上のラインメモリにデータが詰まった後は、復
号化処理（処理３００２）、画像変換処理（処理３００
９）、画像データ出力処理（処理３０１２）が並列に動
作する。更にイメージバス側のＤＭＡ転送処理（処理３
０１３、処理３０１４）も、これらと並列動作ができ
る。

【０１３７】したがって、本圧縮伸長装置１の伸長処理
時間は近似的に次式で表わすことができる。 処理時間＝ｍａｘ｛復号化時間，画像変換時間，画像データ出力時間｝ （式 ３） 図２３は復号化コマンド処理でのラインメモリの使い方
を示している。この図からわかるように、ＤＥＣＯＤ
Ｅ，Ｄ０Ｒ／Ｄ１Ｒ，ＣＯＮＶＲの各ラインメモリは循
環的に使用され、ＣＯＮＶＷ，ＯＵＴ２，ＯＵＴ１，Ｏ
ＵＴの各ラインメモリも循環使用される。

【０１３８】符号変換動作の説明 次に、符号変換動作について説明する。この符号変換と
は、ある符号データを入力して、それを別の符号データ
に変換することである。例えば、ＭＲ符号からＭＭＲ符
号への変換である。

【０１３９】符号変換動作の場合、変換すべき符号デー
タはシステムバス１０から入力し、復号器１３００によ
って復号され、復元データがＤＥＣＯＤＥラインメモリ
に書き込まれる。既に説明した復号化動作によって、Ｃ
ＯＮＶＲラインメモリのデータが画像変換される。ここ
までは伸長動作と全く同一である。

【０１４０】その後、ＣＯＮＶＷラインメモリのデータ
が符号化の対象となる。これ以後は圧縮動作と全く同じ
である。

【０１４１】以上の復号化、画像変換、符号化の処理を
順に１ライン毎に繰り返して１ページ分の符号データを
別の符号に変換することができる。

【０１４２】この符号変換処理の場合、既に説明したよ
うに、図１２に示すアドレスレジスタ５０２とラインメ
モリ２１６が定義される。図２５はラインメモリの使い
方の説明図である。

【０１４３】図２４は符号変換プログラムのフローであ
る。図１６または図１９のフローと同じ番号の処理は同
内容であるので、その説明を省略する。

【０１４４】図２４のフローから、次のことが容易に理
解される。 ａ）復号化処理、画像変換処理、符号化処理、イメージ
バス側の２つのＤＭＡ転送処理が並行動作する。 ｂ）復号エラーが生じても、１ライン復号化処理（処理
３００２）内で復号エラーのチェックと復号エラー処理
（図２０の処理３１１９）が行なわれるので、エラー処
理後の画像データに対して符号化が行なわれる。したが
って、変換後の符号データは復号エラーを含まない。

【０１４５】なお、符号変換動作または伸長動作におい
て、復号化処理（処理３００２）で１ページのライン
数、ページの上端と下端の連続した白ライン数が求めら
れ（図２０の処理３１２０，３１０７）、動作終了時点
でＲＡＭ２００上の復号化コマンド用パラメータレジス
タ領域２１０に保存される。ＭＰＵは、これらのパラメ
ータを読み出し、拡大縮小率やページ上下端のカットラ
インの決定などのために用いることができる。

【０１４６】副走査方向の画像変換（縮小）の説明 副走査方向の縮小は一定ライン数毎に１ラインを間引く
ことで実現され、副走査方向の拡大は一定ライン数毎に
１ラインをコピー（補間）することで実現される。

【０１４７】ここでは、副走査方向の縮小動作につい
て、間引きラインの決定方法を中心に詳細に説明する。

【０１４８】図２６は副走査方向変換動作の処理の概念
図である。関連したパラメータ（ワーキングレジスタ５
００上に用意されるレジスタ５５１〜５５７に置かれ
る）は次の通りである（ただし、チャネル０用）。 Ｃ０−ＶＣＯＮＶ（副走査変換率）：レジスタ５５１ Ｃ０−ＺＬＩＮＥ（一定ライン数，後に説明する）：レ
ジスタ５５２ Ｃ０−ＶＣＷＲＫ（ワークレジスタ）：レジスタ５５３ Ｃ０−ＺＬＷＲＫ（ワークレジスタ）：レジスタ５５４ レジスタＸ（ＲＡＭ２００のアドレスを指すレジス
タ）：レジスタ５５５ 非白ワードカウンタ：レジスタ５５６ Ｎ（定数）：レジスタ５５７ （白ラインを優先しないアルゴリズムの説明）ＣＯＮＶ
Ｗラインメモリに１ラインの有効データが得られる毎
に、１６ビットＡＬＵ１２０２でＣ０−ＶＣＯＮＶの積
算を行なう。この積算値がＣ０−ＶＣＷＲＫである。積
算した時にＡＬＵ１２０２がオーバフローしてキャリー
が出たラインが間引きの対象になる。

【０１４９】１６ビットのＡＬＵ１２０２のキャリー
は、６５５３６／（Ｃ０−ＶＣＯＮＶ）ライン毎に１回
出る。Ｍ＝６５５３６／（Ｃ０−ＶＣＯＮＶ）とする
と、Ｍラインに１ライン間引かれるので、縮小率Ｒは Ｒ＝（Ｍ−１）／Ｍ＝１−（１／Ｍ） となる。

【０１５０】この関係から、プロセッサブロック１３の
ＭＰＵは、縮小率ＲよりＣ０−ＶＣＯＮＶを決定し圧縮
伸長装置１に対して設定する。

【０１５１】図２７（ａ）はＣＯ−ＶＣＯＮＶの積算過
程の説明図で、画像のラインと各ラインでの積算値ＣＯ
−ＶＣＷＲＫを左右に並べて示している。ここに示した
例では、第５ラインでキャリーが出るので、このライン
が間引きラインとされる。

【０１５２】このようなアルゴリズムは従来から知られ
ているものである。なお、副走査方向の拡大の場合のコ
ピーラインの決定も同様のアルゴリズムによって行なう
ことができ、その積算過程を図２７（ｂ）に示す。この
例では、第５ラインでキャリーが出るので、第５ライン
が拡大対象ラインとなり、これが２回符号化されること
になる。

【０１５３】本圧縮伸長装置１においては、上記アルゴ
リズムと以下に説明する改良されたアルゴリズムのいず
れも選択できる。

【０１５４】（改良されたアルゴリズムの説明）図２８
は、この改良された副走査方向縮小アルゴリズムの説明
図である。矢印はキャリーの出るラインの位置を示して
いる。上述の従来のアルゴリズムによれば、キャリーが
出たラインが無条件に間引かれるため、細い罫線が失わ
れ画質が劣化する欠点があった。

【０１５５】この改良アルゴリズムは、白ラインを優先
して間引くことで、そのような画質劣化を防ぐ。すなわ
ち、Ｃ０−ＺＬＩＮＥをライン間引き間隔よりも小さく
設定し、キャリーが出たラインからＣ０−ＺＬＩＮＥの
範囲で白ラインを捜し、それを間引く。ＣＯ−ＺＩＬＩ
ＮＥの範囲に白ラインがなければ、この範囲の最後の
（Ｃ０−ＺＬＩＮＥ目の）ラインを間引く。

【０１５６】ここで言う白ラインとは、非白ワード数≦
Ｎを満たすラインのことである。ＮはＭＰＵが設定する
値である。Ｎ＝０の場合、全ワードが白ワードのライン
を白ラインとして捜すことになる。

【０１５７】（図２９，図３０に沿った説明）図２９は
間引きラインを判定しフラグを設定する処理のフローで
ある。この処理は、マイクロＲＯＭ１６０１に書かれた
マイクロプログラムによって実現されるもので、ＣＯＮ
ＶＷラインメモリに１ラインのデータが生成される毎に
（図１９または図２４の処理３００９あるいは図１６の
処理２００８で、主走査変換処理が終了した直後に）実
行される。ここで設定されたフラグの情報に従って、後
続の復元データ出力処理（復号化動作の場合は図１９の
処理３０１２）で実際にラインの間引きが行なわれる。

【０１５８】図２９において、処理４００１でＣ０−Ｚ
ＬＩＮＥをデクリメントする。処理４００２，４００３
でＣ０−ＶＣＯＮＶとＣ０−ＶＣＷＲＫに加える（積算
値の更新）。処理４００４でＡＬＵ１２０２のキャリー
（ＡＬＵ１２０２の状態信号に含まれる）が出たか否か
をチェックする。

【０１５９】キャリーが出ているときは処理４００５Ａ
で、キャリーが出ていないときは処理４００５Ｂで、Ｍ
ＰＵによるシステムバス制御部４００内の特定レジスタ
（４０２，４０４）への設定が、白ライン優先間引き
（上述の改良アルゴリズム）であるかチェックする。処
理４００５Ｂで白ライン優先間引きでないと判断したと
き（上述の従来アルゴリズムが選択されているとき）は
リターンし、白ライン優先間引きであると判断したとき
は処理４００７へ進む。

【０１６０】処理４００５Ａで白ライン優先間引きであ
ると判断した場合、処理４００６で、ＣＯ−ＺＬＷＲＫ
に初期値Ｃ０−ＺＬＩＮＥを設定し、処理４００７に進
む。処理４００５で白ライン優先間引きであると判断し
たときは、直ちに処理４００７に進む。

【０１６１】この処理４００７はＣＯＮＶＷラインメモ
リのデータをチェックし、間引きラインとしての条件を
満たしているかどうかを判断するもので、その内容は図
３０に示されている。この判断結果を次の処理４００８
でチェックする。白ラインと判断された場合は、処理４
０１０でＣ０−ＺＬＩＮＥの範囲を調べ終わったかどう
かを判断し、調べ終わっていないときはリターンする。

【０１６２】ＣＯ−ＺＬＩＮＥの範囲内を調べ終わった
と判断された場合、または処理４００８で白ラインと判
断された場合には、処理４００９でＣＯＮＶＷアドレス
レジスタのＢフラグを”１”にしリターンする。これ
で、後続処理（図１９の処理３０１３）で、ＣＯＮＶＷ
ラインメモリのデータを間引き（縮小対象）ラインとし
て扱われることになる。

【０１６３】図３０は処理４００７のフローである。処
理４１０１でＣＯＮＶＷラインメモリの先頭アドレス
を、レジスタＸに設定する。処理４１０２で、ＡＬＵ１
２０２のアキュムレータ（ＡＣＣＡ）に、レジスタＸが
指すアドレスの内容をロードする。これは、内部データ
バス１８００（図１）を通してＲＡＭ２００からデータ
を１ワード（１６ビット）読み出す処理である。

【０１６４】処理４１０３で、そのデータが１６ビット
全部が白画素の白データであるか、１ビットでも黒画素
を含む非白データであるかを判断する。非白データのと
きは処理４１０４で非白ワードカウンタ（レジスタ５５
６）をインクリメントする。処理４１０６で１ラインの
チェックが終了したかどうかを判断し、未終了のときは
処理４１０５でレジスタＸをインクリメントし処理４１
０２から処理を繰り返す。

【０１６５】１ラインのチェックが終了すると、処理４
１０７で、非白ワードカウンタの計数値が設定値Ｎ以下
かどうかを判定する。Ｎ以下であれば、処理４１０８で
白ラインであることを示すフラグをセットする。処理４
００８（図２９）では、このフラグをチェックする。

【０１６６】なお、ここまでの説明から明かなように、
本圧縮伸長装置１は、画像変換だけを行なわせることも
できる。また、データを全く出力させずに伸長動作を行
なわせ、符号データのエラーチェック、あるいはライン
数やページ上下端白ライン数の検出を高速に行なうこと
も可能である。

【０１６７】ファクシミリ装置の動作例 次に、図２に示したファクシミリ装置について、圧縮伸
長装置１に関連した動作の例を説明する。図３１は説明
用フローを示す。

【０１６８】処理４５００で、モデム１９から圧縮デー
タメモリ１６へ１ライン分の受信符号データが転送され
る。受信符号データは、ファクシミリ標準符号データで
ある。処理４５０１で、圧縮伸長装置７により、１ライ
ンの受信符号データの符号変換が実行され、変換符号デ
ータは圧縮データメモリ１６へ転送される。この際に使
用される符号化、復号化チャンネルはＭＰＵから指定さ
れる。

【０１６９】処理４５０２で１ページ受信終了がチェッ
クされる。ここで未終了と判断された場合、処理４５０
３で送信原稿の画像データの読取読取要求の有無がチェ
ックされる。読取要求がある場合は処理４５０５で、圧
縮伸長装置１によってＲＡＭ２８から、または読取画像
処理装置９から直接、送信原稿画像データが読み込まれ
て圧縮され、符号データは圧縮データメモリ１６へ転送
される。この圧縮は１ライン分実行される。この時に使
用する符号化チャンネルは、ＭＰＵによって指定され
る。

【０１７０】処理４５０５を終わると、処理４５００に
戻る。処理４５０３で読取要求なしと判断された場合
は、そのまま処理４５００に戻る。

【０１７１】１ページの受信を終了すると、処理４５０
４で１ページの符号変換の終了判断が行なわれ、未終了
であれば、処理４５０１ａで残りの受信符号データの符
号変換が圧縮伸張装置１によって連続的に実行される
（処理５０１ａ）。

【０１７２】１ページの符号変換を終了すると、圧縮デ
ータメモリ１６内の変換符号データの１ライン分につい
て、圧縮伸長装置１により伸長と復元画像データの記録
画像処理部２２への転送が実行される。この際にＭＰＵ
は、符号変換時に圧縮伸長装置１で得られた１ページの
ライン数に基づいて、記録画像サイズをＬＢＰの記録紙
サイズに合わせるための拡大縮小率を決定し圧縮伸長装
置１に指定する。同様に、圧縮伸長装置１で得られたペ
ージ上下端の連続白ライン数に基づいて、ページ上下端
の白ラインカットの指定を行なうこともできる。使用す
る復号化チャンネルも指定する。

【０１７３】処理４５０７を終わると、処理４５０８で
１ページの処理終了がチェックされ、未終了のときは処
理４５０３ａで送信原稿画像の読取要求が調べられる。
要求なしならば処理４５０６に戻る。要求有りならば、
処理４５０５ａで送信原稿画像データの１ラインの圧縮
が実行されたのち、処理４５０６に戻る。処理４５０８
で１ページの伸長記録が終了と判断された場合、処理４
５０３ｂで送信原稿画像データの読取要求の有無がを調
べられる。要求有りならば、圧縮伸長装置１による送信
原稿の最終ラインまでの画像データ入力、圧縮の連続処
理４５０５ｂが開始し、処理４５０９，４５１０で終了
を待つ。

【０１７４】このように、本発明の圧縮伸長装置１を１
台だけ用いて、受信符号データの符号変換または変換符
号データの伸長、記録の動作と、送信原稿画像データの
圧縮動作とを並行して行なうことができる。また、符号
変換の際に拡大縮小率や上下端白ラインのカットを決定
するために必要なパラメータが得られるため、変換符号
データの伸長動作と同時に必要な拡大縮小や白ラインカ
ットの処理を行なうことができる。ＬＢＰ２は通常１ｍ
ｓ／ライン程度の一定速度で記録するが、この程度の速
度に本発明の圧縮伸長装置１は容易に追従できる。した
がって、１ページの復元画像を蓄積するための大容量の
画像ページメモリを必要としない。

【０１７５】圧縮データメモリ１６に蓄積された送信原
稿の符号データを送信する場合、圧縮伸長装置１によっ
て、送信先ファクシミリ装置の能力に応じた符号データ
に変換し、モデム１９により変調して回線へ送出するこ
とになる。

【０１７６】なお、このファクシミリ装置においては、
イメージスキャナー２３で読み取った原稿をＬＢＰ２９
でプリントするコピー動作（等倍コピー、縮小コピー、
マルチコピー）が可能である。これについて簡単に説明
する。

【０１７７】等倍コピーは次のいずれかの方法によって
行なわれる。第１の方法は、圧縮伸長装置１のイメージ
バス制御部１００の制御によって、原稿画像データをＲ
ＡＭ２８を経由して記録画像処理部２２へＤＭＡ転送す
る方法である。第２の方法は、読取画処理部２１から直
接的に原稿画像データを圧縮伸長装置１の内部ＲＡＭ２
００に入力し、この画像データを記録画像処理部２２へ
直接的に転送する方法である。

【０１７８】縮小コピーは、外部ＲＡＭ２８経由で原稿
画像データを圧縮伸長装置１の内部ＲＡＭ２００に入力
し、この画像データに縮小処理を施してから外部ＲＡＭ
２８経由で記録画像処理部２２へ出力することによって
達成される。

【０１７９】マルチコピーの場合は、圧縮伸長装置１に
よって原稿画像データを圧縮して圧縮データメモリ１６
に格納する。次に、圧縮伸長装置１によって、符号デー
タの伸長を行ない、復元データを記録画像処理部２２へ
転送する動作を、必要なコピー枚数繰り返す。この伸長
動作の際に縮小を行なうことによって、縮小マルチコピ
ーも可能である。

【０１８０】他の実施例 （構成）図３２は本発明の他の実施例による圧縮伸長装
置のブロック図である。

【０１８１】この圧縮伸長装置１Ａにおいては、圧縮伸
長装置専用のローカルメモリを外部に接続可能とするた
めに、ローカルバス制御部５０００が追加されている。
このローカルバス制御部５０００はローカルメモリとの
間でデータのＤＭＡ転送が可能であって、データバッフ
ァ５００１、アドレスバスインターフェイス５００２、
ＤＭＡコントローラ５００３を含む。

【０１８２】内部ＲＡＭ２００上のラインメモリを外部
のローカルメモリに拡張できるようよにするため、内部
バスＤＭＡ制御部３００Ａの内部構成が、前記実施例の
内部バスＤＭＡ制御部３００（図１０）とは変更されて
いる。これ以外の構成は前記実施例の圧縮伸長装置１と
同様である。

【０１８３】図３２は内部バスＤＭＡ制御部３００Ａの
ブロック図である。図３２において、３５０はアドレス
ユニット（Ａ〜Ｊ）であり、これはＲＡＭ２００上のラ
インメモリと１対１に対応する。各アドレスユニット３
５０は同じ内部構成であって、アドレスカウンタ３５
２、エンドアドレスレジスタ３５３及び比較器３５４か
らなる。アドレスユニット（Ａ〜Ｊ）３５０内のアドレ
スカウンタ（Ａ〜Ｊ）３５２は、図１０のアドレスカウ
ンタ（Ａ〜Ｊ）３０２に対応するもので、内部ＲＡＭ２
００上の対応ラインメモリ領域のアドレスを発生するた
めのものである。

【０１８４】各アドレスユニット３５０内の比較器３５
４は、アドレスカウンタ３５２の値がエンドアドレスレ
ジスタ３５３の値に一致したときに出力を”１”にす
る。この比較出力は同じアドレスユニット内のアドレス
カウンタ３５２に与えられるとともにユニット外へも出
される。

【０１８５】アドレスユニット（Ａ〜Ｊ）に対応して、
ローカルメモリ上のラインメモリ拡張領域のアドレスを
生成するためのアドレスカウンタ（ＡＥ〜ＪＥ）３５５
がある。これらのアドレスカウンタ３５４には、対応し
たアドレスユニット３５０内の比較器３５４の出力が入
力する。

【０１８６】これ以外にＯＲ回路３５６とバスセレクタ
３５７がある。ＯＲ回路３５６は、各アドレスユニット
３５０内の比較器３５４の出力の論理和信号を、バスセ
レクタ３５７に選択信号として与える。バスセレクタ３
５７は、選択信号が”０”の時に内部データバス１８０
０を内部ＲＡＭ２００側へ接続し、選択信号が”１”の
時に内部データバス１８００をローカルバス制御部５０
００側へ接続する。

【０１８７】アドレスカウンタ３５２、エンドアドレス
レジスタ３５３、アドレスカウンタ３５５は、内部デー
タバス１８００を通して初期設定することができる。

【０１８８】ＤＭＡ制御部３０４とアドレスカウンタ選
択用セレクタ３０６は図１１のものと同様である。ただ
し、セレクタ３０６の選択対象はアドレスユニット３５
０内のアドレスカウンタ３５２とエンドアドレスレジス
タ３５３である。

【０１８９】また、３０は圧縮伸長装置１Ａに接続され
た外部ＲＡＭ（圧縮伸長装置専用ローカルメモリ）を示
している。

【０１９０】（動作）次に、この圧縮伸長装置１Ａの固
有の動作について説明する。全体的動作は前記実施例の
圧縮伸長装置１と同様である。

【０１９１】ここでは、画像データをＲＡＭ２００上の
ラインメモリに入力する動作について説明する。図３４
はメモリアクセスの説明図である。

【０１９２】イメージバス制御部１００Ａの初期設定
後、内部バスＤＭＡ制御部３００Ａの初期設定を行な
う。この初期設定では、マイクロプログラムによって、
アドレスユニットＡ３５２のアドレスカウンタＡとエン
ドアドレスレジスタＡ３５２に、内部ＲＡＭ２００上の
ＩＮＰＵＴラインメモリ領域のスタートアドレス（ＩＮ
ＰＵＴ−ＳＴＡＲＴ）とエンドアドレス（ＩＮＰＵＴ−
ＥＮＤ）が設定される。また、アドレスカウンタＡＥ３
５５に外部ＲＡＭ３０上のＩＮＰＵＴラインメモリ拡張
領域のスタートアドレス（ＩＮＰＵＴ−ＥＸＴ）が設定
される。なお、エンドアドレス（ＩＮＰＵＴ−ＥＮＤ）
とスタートアドレス（ＩＮＰＵＴ−ＥＸＴ）は計算によ
って求められるか、あるいはワークキングレジスタ５０
０上のレジスタに予め用意される。

【０１９３】この状態で起動されると、イメージバス制
御部１００より内部データバス１８００を通じて入力し
た画像データは、内部ＲＡＭ２００上のＩＮＰＵＴライ
ンメモリ領域のスタートアドレスに書き込まれる。１ワ
ード入力する毎にアドレスカウンタＡ３５２がインクリ
メントされる。したがって、内部ＲＡＭ２００上のＩＮ
ＰＵＴラインメモリ領域の先頭から順にデータが書き込
まれて行く。

【０１９４】アドレスカウンタＡ３５２の値がＩＮＰＵ
Ｔ−ＥＮＤまでインクリメントすると比較器Ａ３５４の
出力が”１”になるため、アドレスカウンタＡ３５２は
ディスエーブル状態になり、アドレスカウンタＡＥ３５
５はイネーブル状態になる。またバスセレクタ３５７は
内部データバス１８００の接続をローカルバス制御部５
０００側へ切り替える。

【０１９５】この後、内部データバス１８００を通じて
入力する画像データは、アドレスカウンタＡＥ３５７で
指定された外部ＲＡＭ３０上のアドレスに書き込まれ
る。１ワード入力する毎にアドレスカウンタＡＥ３５５
はインクリメントされる。したがって、後続の画像デー
タは、外部ＲＡＭ３０上のＩＮＰＵＴラインメモリ拡張
領域の先頭から順に書き込まれて行く。

【０１９６】このように、１ラインの画像データ入力の
途中で内部ＲＡＭ２００から外部ＲＡＭ３０へ自動的に
切り替えて書き込みが行なわれる。この結果、図３４の
下部に示されるように、内部ＲＡＭ２００上のメモリ領
域を超えた長いＩＮＰＵＴラインメモリが、あたかも内
部ＲＡＭ２００上に存在するかのように扱うことができ
る。ここではＩＮＰＵＴラインメモリについて説明した
が、他のラインメモリについても同様に拡張される。こ
のような拡張により、圧縮伸長処理、拡大縮小処理にお
けるラインメモリ長の制約が少なくなる。

【０１９７】ラインメモリの拡張領域のアクセスは、外
部ＲＡＭのアクセスであるから内部ＲＡＭ２００のメモ
リ領域のアクセスに比べ時間がかかる。しかし、同程度
の長いラインメモリを内部ＲＡＭ２００上に確保する場
合に比べ、圧縮伸長装置の回路規模の増加、コスト上昇
が少なくて済むという大きな利益がある。

【０１９８】なお、メモリアドレスとエンドアドレスを
比較するかわりに、ワード数を計数し、この計数値を一
定値と比較することによって内部ＲＡＭ２００と外部Ｒ
ＡＭ３０との切り替えを行なってもよい。

【０１９９】本発明は、以上説明した実施例に限定され
るものではない。本発明によれば、圧縮、伸長、符号変
換のいずれか一つまたは二つ以上の動作を高速に行なう
装置を実現することができる。また、本発明による圧縮
伸長装置は、ファクシミリ装置に代表される画像通信装
置に最適であるが、画像ファイルシステム、その他シス
テムもしくは機器における同様の画像処理の用途にも好
適である。

【０２００】

【発明の効果】以上の説明から明らかなように、本発明
は、符号化、または復号化するためのデータのための参
照用データを記憶するラインメモリを複数備え、このラ
インメモリに対応するアドレスレジスタを備え、このア
ドレスレジスタのアドレス値を適宜変更し、符号化する
ためのデータのアドレスに書き換えることで、ラインメ
モリに記憶され散る参照用データを切換えることがで
き、これをもって複数のデータを並列処理により符号
化、または復号化することができるため、符号化、また
は復号化処理を高速に行うことができる。

【図面の簡単な説明】

【図１】本発明による圧縮伸長装置の一例を示すブロッ
ク図

【図２】本発明による圧縮伸長装置が用いられたファク
シミリ装置の一例を示すブロック図

【図３】符号器のブロック図

【図４】復号器のブロック図

【図５】画像変換部のブロック図

【図６】算術論理演算部と周辺のブロック図

【図７】マイクロプログラム制御部とシステムバス制御
部のブロック図

【図８】内部ＲＡＭの使用方法の説明図

【図９】イメージバス制御部のブロック図

【図１０】符号化コマンド処理のためのラインメモリ、
アドレスカウンタ及びアドレスレジスタの説明図

【図１１】復号化コマンド処理のためのラインメモリ、
アドレスカウンタ及びアドレスレジスタの説明図

【図１２】符号変換処理のためのラインメモリ、アドレ
スカウンタ及びアドレスレジスタの説明図

【図１３】アドレスレジスタの内容を示す図

【図１４】ラインメモリ間のデータ受け渡しを実行する
前の状態を示す図

【図１５】アドレスレジスタの内容交換によりラインメ
モリ間のデータを受け渡した後の状態を示す図

【図１６】圧縮動作のフローチャート

【図１７】画像データ入力のフローチャート

【図１８】圧縮動作時のラインメモリの使われ方とデー
タフローを示す図

【図１９】伸長動作のフローチャート

【図２０】１ライン復号化のフローチャート

【図２１】ラインバッファ制御のフローチャート

【図２２】イメージ出力のフローチャート

【図２３】伸長動作時のラインメモリの使われ方とデー
タフローを示す図

【図２４】符号変換動作のフローチャート

【図２５】符号変換動作時のラインメモリの使われ方と
データフローを示す図

【図２６】副走査方向の画像変換のためのパラメータの
説明図

【図２７】（ａ）副走査方向縮小のための間引きライン
の決定方法の説明図 （ｂ）副走査方向拡大のためのコピーラインの決定方法
の説明図

【図２８】改良アルゴリズムによる間引きラインの決定
方法の説明図

【図２９】副走査縮小のフローチャート

【図３０】ＣＯＮＶＷラインメモリのデータチェックの
フローチャート

【図３１】ファクシミリ装置の動作例の説明のためのフ
ローチャート

【図３２】本発明による圧縮伸長装置の他の例を示すブ
ロック図

【図３３】ラインメモリの拡張に伴う構成の変更点を示
すブロック図

【図３４】ラインメモリの拡張の説明図

【図３５】従来のファクシミリ装置の一例を示すブロッ
ク図

【図３６】従来の圧縮伸長装置のブロック図

【符号の説明】

１ 圧縮伸長装置 １０ システムバス １１ イメージバス １３ プロセッサブロック（ＭＰＵ） １６ 圧縮データメモリ ２１ 読取画像処理部 ２２ 記録画像処理部 ２３ イメージスキャナ ２８ ＲＡＭ ２９ レーザービームプリンタ ３０ 拡張用外部ＲＡＭ １００ イメージバス制御部 １０２ ＤＭＡコントローラ １０４ アドレスカウンタ ２００ 内部ＲＡＭ ２１６ ラインメモリ ３００ 内部バスＤＭＡ制御部 ３００Ａ 内部バスＤＭＡ制御部 ３０２ アドレスカウンタ ３５０ アドレスユニット ３５２ アドレスカウンタ ３５２ エンドアドレスレジスタ ３５４ 拡張判断用比較器 ３５５ 拡張用アドレスカウンタ ３５６ ＯＲ回路 ３５７ バスセレクタ ４００ システムバス制御部 ５００ ワーキングレジスタ ５０２ アドレスレジスタ ６００ 変化画素検出部 ７００ 変化画素検出部 ８００ 変化画素検出部 １２００ 算術論理演算部 １３００ 復号器 １４００ 画像変換部 １５００ 符号器 １６００ マイクロプログラム制御部 １７００ ＤＭＡ制御バス １８００ 内部データバス １９００ 内部データバス ５０００ ローカルバス制御部

フロントページの続き (56)参考文献 特許3024850（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/41 - 1/419 G06F 13/28 G06T 1/00 H03M 7/30 - 7/50

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 データを入力する入力バスと、この入力
   バスから入力されたデータを符号化するために記憶する
   符号化ラインメモリと、符号化のための参照用データを
   記憶する複数の参照データラインメモリと、前記符号化
   ラインメモリに記憶したデータを符号化する符号化手段
   と、この符号化したデータを出力する出力バスと、前記
   符号化ラインメモリに対応し、このラインメモリのアド
   レスを記憶する符号化用アドレスレジスタと、前記参照
   データラインメモリに対応し、このラインメモリのアド
   レスを記憶する複数の符号化用アドレスレジスタと、前
   記参照用ラインメモリに対応するアドレスレジスタのア
   ドレス値を変え、相互にデータを入れ替え、異なるデー
   タの符号化をライン単位に時分割処理する制御を行う制
   御手段とを備える画像処理装置。
2. 【請求項２】 データを入力する入力バスと、この入力
   バスから入力された符号化データを復号化するために記
   憶する復号化ラインメモリと、復号化のための参照用デ
   ータを記憶する複数の参照データラインメモリと、前記
   復号化ラインメモリに記憶したデータを復号化する復号
   化手段と、この復号化したデータを出力する出力バス
   と、前記復号化ラインメモリに対応し、このラインメモ
   リのアドレスを記憶する復号化用アドレスレジスタと、
   前記参照データラインメモリに対応し、このラインメモ
   リのアドレスを記憶する複数の復号化用アドレスレジス
   タと、前記参照用ラインメモリに対応するアドレスレジ
   スタのアドレス値を変え、相互にデータを入れ替え、異
   なるデータの復号化をライン単位に時分割処理する制御
   を行う制御手段とを備える画像処理装置。