JP3083283B2 - アナログ映像信号においてデータを送信するための記号タイミング発生及び回復システム及び方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、アナログ
映像信号からのデジタルデータの回復に係り、より詳細
には、送信器と受信器のクロック同期のために映像信号
のカラー副搬送波を使用することによってアナログ映像
信号からデジタルデータを回復することに係る。

【０００２】

【従来の技術】ケーブルテレビジョン、閉回路テレビジ
ョン等の種々の映像送信システムは、アナログ映像信号
を送信するための送信器と、アナログ映像信号を受信し
そしてそれを視聴に適した信号に変換するための受信器
とを使用する。これら送信システムのほとんどは、スク
ランブル解除の許可、オンスクリーン表示、テレテキス
ト、補助機能、クローズドキャプションといった多数の
目的で、データエンコード機構を使用して、デジタルデ
ータ及び／又はデータビット記号をアナログ映像信号に
エンコードする。デジタルデータがアナログ映像信号に
エンコードされるときには、送信されるデジタルデータ
を、データ回復のために受信器のクロック信号と同期さ
せるために、何らかの手順を設けなければならない。こ
の技術は、一般に、「ビット同期」と称され、通常は、
受信器のローカルクロックソースをデジタルデータと共
に送信されるクロック位相情報で位相固定することによ
って達成される。

【０００３】通常は、デジタルデータの送信フォーマッ
トは、アナログ信号においてデジタルデータのシーケン
スとシーケンスとの間に比較的長い時間間隔が存在する
ようなデータバースト的なものである。この点におい
て、データバーストは、データを伴わないアナログ信号
におけるデータなしの間隔と間隔との間のデジタルデー
タのシーケンス又はグループを指す。カラーバーストと
は、映像情報の各セグメントごとにカラー復調情報を導
出するのに使用される各映像ラインの始めの８ないし１
０サイクルの正弦波を指す技術用語である。一般に、デ
ジタルデータは、映像信号の垂直帰線消去インターバル
において送信される。垂直帰線消去インターバルは、映
像データを含まない各映像フィールドの始めのアナログ
映像信号のセグメントである。このフォーマットにおい
て、デジタルデータバーストは、約１６ないし２０ミリ
秒離れて生じる。

【０００４】

【発明が解決しようとする課題】既知の映像信号送信シ
ステムでは、デジタルデータがバーストフォーマットで
送信されるときに、クロック位相情報を与えるために、
各バーストの幾つかのデータビットを犠牲にしなければ
ならない。というのは、受信器のデータクロックは、デ
ジタルデータが受け取られない時間間隔を通して正確に
経過して、依然としてデータと同期を保つことができな
いからである。これらのデジタルデータビットは、クロ
ック位相情報を与えるために犠牲にしなければならない
ので、所望の情報を与えるのに使用できない。それ故、
この情報を含むビット以外に付加的なデータビットが必
要とされる。デジタルデータを送信するのに使用できる
アナログ映像信号の部分には限度があるので、クロック
位相情報を搬送するデジタルデータビットは、各データ
バーストにおいて送信できる情報の量を制限する。

【０００５】そこで、送信されるアナログ映像信号のデ
ータビットを受信器のクロック位相と同期させて、映像
信号からデータ情報を正確に抽出できるビット同期技術
であって、クロック位相情報を与えるのにデータ情報の
データビットを使用しないような技術が要望される。そ
れ故、本発明の目的は、このようなビット同期技術を提
供することである。

【０００６】

【課題を解決するための手段】本発明の技術によれば、
ここに開示する映像送信システム及び方法は、受信器の
クロック情報を送信されたアナログ映像信号から導出
し、映像信号にエンコードされたデジタルデータを暗号
解読する技術を包含する。１つの実施形態においては、
映像信号の垂直帰線消去インターバルにデジタルデータ
がエンコードされる。送信器の位相固定ループを使用し
て、映像信号のカラーバースト副搬送波を位相固定ルー
プのローカル発振器に位相固定し、データクロックを副
搬送波に位相固定する。又、受信器の位相固定ループを
使用して、送信された映像信号の副搬送波を位相固定ル
ープのローカル発振器に位相固定し、データクロックを
再び副搬送波に位相固定する。送信器及び受信器の両方
においてデータクロックを副搬送波に位相固定すること
により、受信器のデータクロックは、送信器のデータク
ロックに同期することができ、クロック位相情報のため
に付加的なデータビットを使用せずに有効なデジタルデ
ータ回復を与えることができる。

【０００７】１つの特定の実施形態において、デジタル
データは、送信器においてマンチェスターコード化さ
れ、そして受信器においてマンチェスター復調されて、
有効なデータ遷移が与えられる。更に、「ベーカ(Barke
r)」コードがデジタルデータ流に追加され、デジタルデ
ータシーケンスの開始の指示が与えられる。ゼロの導入
ストリングが、デジタルデータシーケンスにおいてデジ
タルデータ及びベーカコードに先行し、そして受信器の
ゼロ検出回路がゼロのストリングを検出し、その送信映
像信号で送信される副搬送波を受信器のデータクロック
と同期させ、受信器の正しい位相データクロックと、反
転した位相データクロックとを区別する。上記検出回路
は、上記エンコードされたデジタル信号のデータビット
からのデータを累算するアキュムレータを含み、このア
キュムレータは、サンプルクロック信号のレートでデー
タを累算し、その累算されたデータは、上記受信器のデ
ータクロック信号と上記エンコードされたデジタルデー
タ信号との間の位相配向の基礎となる。

【０００８】

【発明の実施の形態】本発明の更に別の目的、効果及び
特徴は、添付図面を参照した以下の詳細な説明及び特許
請求の範囲から容易に明らかとなろう。送信器及び受信
器のアナログ映像信号上にエンコードされるデジタルデ
ータビットのためのビット同期及び回復技術に係る好ま
しい実施形態の以下の説明は、単なる例示に過ぎず、本
発明、その用途又は使い方をこれに限定するものではな
い。

【０００９】図１は、エンコードされたデジタルデータ
を有するアナログ映像信号を送信する送信器１０の一部
分を示すブロック図である。アナログ映像信号は、ケー
ブルテレビジョンのような種々の用途に対して送信され
る形式のもので、当業者に知られたＮＴＳＣ（National
Television System Committee）、ＰＡＬ（Phase Alte
rnating by Line ）及びＳＥＣＡＭ（Sequential Coule
ur Avec Memoire)のような多数の種々の既知の形式の映
像信号フォーマットでフォーマット化されるものであ
る。特定の用途においては、図示された送信器１０の部
分は、信号受信の許可のような種々の理由でアナログ映
像信号上にデジタルデータをスクランブルするスクラン
ブラーである。

【００１０】送信及び受信の後に表示されるべき送信用
の映像情報を保持し、そしてエンコードされたデジタル
データビットを含まないアナログ映像入力信号が、位相
固定ループ（ＰＬＬ）１２に送られる。このＰＬＬ１２
は、このＰＬＬ１２により、アナログ映像信号において
映像情報の各線の始めに与えられる正弦波カラーバース
ト副搬送波信号の位相に位相固定されるローカル発振器
として働く可変制御の発振器１４を備えている。アナロ
グ映像信号のカラー情報を与えるためにカラーバースト
副搬送波信号を使用することは、当業者に良く知られて
いる。図２は、周波数Ｆｓｃのカラーバースト副搬送波
信号を示す。カラーバースト副搬送波信号を位相固定ル
ープのローカル発振器に固定することは、これまでに、
参考としてここに取り上げる本発明の譲受人に譲渡され
た１９９５年１２月１２日に出願された「映像信号のカ
ラー副搬送波に固定するためのデジタル位相エラー検出
器(Digital Phase Error Detector for Locking to Col
or Subcarrier of Video Signals) 」と題する米国特許
出願第０８／５７１，０１８号に開示されている。ＰＬ
Ｌ１２は、サンプルクロック（ＳＣＬＫ）信号と称され
る方形波出力信号を発生し、これは、可変制御発振器１
４に位相固定され、そして映像サンプリングに充分なよ
うに副搬送波の周波数Ｆｓｃの４倍の周波数を有する。
図２には、このＳＣＬＫ信号も示されている。

【００１１】上記したように、ＰＬＬ１２の可変制御発
振器１４は、アナログ映像信号に存在する副搬送波に対
して位相固定される。ここに述べる実施形態では、可変
制御発振器１４は、副搬送波の周波数Ｆｓｃの４倍の周
波数を維持するが、副搬送波周波数Ｆｓｃの他の分母を
用いて、ＳＣＬＫ信号を与えることもできる。ＰＡＬ及
びＮＴＳＣ信号の場合には、副搬送波の周波数は、当業
者に知られたクロミナンス副搬送波であり、これは、映
像信号に含まれたカラーバースト信号から導出すること
ができる。ＳＥＣＡＭ信号の場合には、この周波数は、
いずれかのクロミナンス副搬送波（Ｂ−Ｙ又はＲ−Ｙ）
であり、これらは両方ともアナログ映像信号のある点に
おいて送信される。

【００１２】ＰＬＬ１２からのＳＣＬＫ信号は、分割器
１６へ送られる。又、ＰＬＬ１２からの位相情報信号も
分割器１６に送られ、ＳＣＬＫ信号と分割器１６の出力
との間に更に正確な位相関係が与えられる。分割器１６
は、ＳＣＬＫ信号を８で分割して、ＰＬＬ１２の可変制
御発振器１４に位相固定されたデータクロック（ＤＣＬ
Ｋ）信号を発生し、これは、データエンコードに適した
充分に低速なクロックレートを与える。それ故、ＤＣＬ
Ｋ信号は、アナログ信号にデジタルデータを与えるのに
適している。ＤＣＬＫ信号は、搬送波周波数Ｆｓｃに対
して２つの考えられる位相、反転又は非反転、の一方を
有することができる。図２にはＤＣＬＫ信号も示されて
いる。分割器１６は、ＳＣＬＫ信号を他の適当な除数で
分割し、１つのクロミナンス副搬送波のスペース内に記
号周期を与えることができる。これは、送信器１０の記
号（デジタルデータ）クロックのための準備の整ったソ
ースを形成する。

【００１３】ＤＣＬＫ信号は、送信器１０のＳＣＬＫの
周波数の１／８であるから、ＤＣＬＫ信号には８つの考
えられる位相があるという曖昧さがある。これは、ＳＣ
ＬＫ信号を到来する映像信号のカラー副搬送波と同期す
るのに使用されるＰＬＬ１２の可変制御発振器の設計に
より軽減される。カラー副搬送波信号は、送信器１０及
び受信器の両方の回路に同期したＳＣＬＫ信号を発生す
るという目的で使用されるので、送信器１０及び受信器
の両方の回路が、ＰＬＬ１２により要求される内部信号
にアクセスする。これらの要求される信号の１つは、カ
ラー副搬送波に対して固定位相の連続クロックである。
この信号は、送信器１０及び受信器の両方の回路に存在
するので、ＤＣＬＫ信号に、２つの位相、即ち反転又は
非反転、という曖昧さをもたせるだけとなる。

【００１４】ＤＣＬＫ信号は、記号波形発生器１８に送
られ、この発生器は、ＤＣＬＫ信号と同相でアナログ入
力信号上にデジタルデータをエンコードする。種々のス
クランブル解除許可、テレテキスト、クローズドキャプ
ション等の信号をエンコードするためにアナログ映像信
号の垂直帰線消去インターバルにエンコードされるべき
デジタルデータは、送信器１０の動作を制御する適当な
コンピュータ（図示せず）から波形発生器１８へ送られ
る。記号波形発生器１８は、コントローラ２０からの制
御信号によりＤＣＬＫ信号にデジタルデータをいつ送る
べきかを知る。又、コントローラ２０は、送信器１０の
動作を制御するコンピュータであってもよいし、ここに
述べる目的で当業者に知られた他の適当なコントローラ
であってもよい。

【００１５】記号波形発生器１８は、１つの行に多数の
ゼロをもつランインコードをデータに与え、以下に述べ
るように、２つの曖昧なクロック位相のどちらがビット
回復のための正しい位相であるかをデータ回復回路が決
定できるようにする。又、記号波形発生器１８は、ゼロ
のストリングに続いて７ビットの「ベーカ」コードを与
える。このベーカコードは、各データバーストの開始を
検出するのに使用される固定の７ビットシーケンスであ
る。ベーカコードは、データバーストにおける全てのデ
ータビットの正しいビット位置を検出回路が決定できる
ようにする。というのは、それらがベーカコードに対し
て分かるからである。

【００１６】図３は、ベーカコードと、ゼロのストリン
グに続いてベーカコードを発生する先行ゼロ発生器２４
とを示す論理回路図である。この発生器２４は、並列ロ
ード・直列出力のシフトレジスタ２６を備え、これは、
手前のレジスタ出力又は外部入力のいずれかを選択する
ために各レジスタ間にマルチプレクサをもつ一連のレジ
スタにより実施される標準的なデジタルファンクション
ブロックである。映像データ線の開始付近のある時間
に、レジスタ２６には、所定のベーカコード（１０１１
００１）と、８つのゼロのストリングとが外部からロー
ドされる。例えばコントローラ２０からのロード制御入
力は、シフトレジスタ２６に、ベーカコード及びゼロの
ストリングを適当な時間に出力するように指令する。シ
フトレジスタ２６は、ゼロのストリング及びそれに続く
ベーカコードをＤＣＬＫ信号レートでシフトアウトす
る。シフトレジスタ２６からの出力は、マルチプレクサ
２８によりデジタルデータ流へとゲートされる。マルチ
プレクサ２８は、例えば、コントローラ２０からの選択
ヘッダ信号により制御される。選択ヘッダ信号は、以下
に述べるように、マルチプレクサ２８が、ゼロのストリ
ングの後にベーカコードをそしてその後にデジタルデー
タをマンチェスタエンコーダへ出力できるようにする。
選択ヘッダ信号を与える前後には、シフトレジスタ２６
の出力が使用されず、その値は問題でない。当業者に明
らかなように、ロード制御及び選択ヘッダ信号と、他の
種々の制御信号は、全て、送信器１０内のタイミング及
び制御回路によって発生される。

【００１７】デジタルデータ、ベーカコード及びゼロの
ストリングは、波形発生器１８においてＤＣＬＫ信号レ
ートでマンチェスタコード化される。マンチェスタコー
ド化は、データビット間に適当な遷移を保証する既知の
デジタルデータコード化技術である。一般に、マンチェ
スタコード化は、ＤＣＬＫ信号とデータを排他的オアす
ることにより行われる。図４は、以下に述べる目的に適
したデータをマンチェスタコード化するための技術を説
明する論理回路３０を示す。この回路３０において、デ
ジタルデータは、ＤＣＬＫ信号と同期して１ビットレジ
スタとして働くフリップ−フロップ３２へクロックされ
る。レジスタ３２からのデジタルデータは、ＸＯＲゲー
ト３４へ送られ、これは、デジタルデータをＤＣＬＫ信
号と排他的オアする。マンチェスタコード化されたデジ
タルデータは、次いで、ＸＯＲゲート３４から出力され
る。図２は、データシーケンスと、ＤＣＬＫ信号に対す
るマンチェスタコード化データとを例示する。

【００１８】デジタルデータをマンチェスタコード化す
ることにより、デジタルデータは、平均５０％のデュー
ティサイクルを有する。更に、デジタルデータのマンチ
ェスタコード化は、デジタルデータに多数の遷移を与
え、より正確にクロックを回復できるようにすると共
に、デジタルデータが、そのデジタルデータとは独立し
た平均値に対して対称的にスイッチし続ける場合に、デ
ジタルデータをＡＣ結合できるようにする。マンチェス
タコード化を行わない場合には、０又は１の長いストリ
ングが、ＡＣ結合時に、平均値に向かってドリフトする
傾向となる。通常、ＲＦチャンネルを経て送信されるデ
ジタルデータは、基本帯域においてＡＣ結合される。本
発明の用途については、マンチェスタコード化は、映像
信号レベルとは独立した「データ平均」を与える。これ
は、映像信号に挿入されるデータに対して必要である。
というのは、映像信号は、データ回復回路内の個別回路
によりＤＣ回復されるからである。データに対して平均
が確立されない場合には、データが、基本帯域の映像信
号の信号レベル又は利得に対して非常に敏感になる。

【００１９】記号波形発生器１８からのベーカコード及
び先行ゼロを含むマンチェスタコード化されたデジタル
データ流は、次いで、映像／データマルチプレクサ３６
に送られる。マルチプレクサ３６には、アナログ映像入
力信号も送られる。コントローラ３８からの制御信号が
マルチプレクサ３６に送られて、マルチプレクサ３６
は、垂直帰線消去インターバル中のように映像入力信号
にデジタルデータ流をマルチプレクスすべきときを知
る。コントローラ３８は、コントローラ２０の一部分で
あってもよいし、又はここに述べる目的のための何らか
の形式の適当なコンピュータであってもよい。マルチプ
レクサ３６の出力は、カラーバースト副搬送波の周波数
に位相固定されたクロック情報を含むデジタルデータで
エンコードされたアナログ映像信号である。マルチプレ
クサ３６の出力は、マンチェスタコード化されたゼロ及
びそれに続くマンチェスタコード化されたベーカコード
並びにそれに続くマンチェスタコード化されたデータよ
り成るデータ流であって、アナログ映像信号の垂直帰線
消去インターバル中に映像データの１つ以上のラインに
マルチプレクスされたデータ流である。この信号は、送
信用のアンテナ（図示せず）又は他の適当な送信装置に
送られる。図２には、この出力信号も示されている。

【００２０】図５は、送信器１０から送信されたアナロ
グ映像信号にエンコードされたデジタルデータをスクラ
ンブル解除しそして回復するためのデスクランブラーと
して働く受信器４０の一部分のブロック図である。エン
コードされたデジタルデータを有する映像信号は、受信
器４０のＰＬＬ４２に送られる。ＰＬＬ４２は、映像信
号の副搬送波を、ＰＬＬ４２のローカル発振器として働
く可変制御発振器４４に対して位相固定する。ＰＬＬ４
２からのＳＣＬＫ信号は、ローカル発振器に対して位相
固定される。ＰＬＬ４２のローカル発振器は、ＰＬＬ１
２の可変制御発振器１４がアナログ映像入力信号の副搬
送波に位相固定されたのと同様に、エンコードされたデ
ジタルデータを有する映像信号に存在する副搬送波に位
相固定される。

【００２１】ＰＬＬ４２からのＳＣＬＫ信号は、ＰＬＬ
１２からのＳＣＬＫ信号が分割器１６に送られたのと同
様に、分割器４６に送られる。更に、位相情報信号がＰ
ＬＬ４２から分割器４６に送られる。分割器４６は、分
割器１６と同様に、ＳＣＬＫ信号を分割し、ＰＬＬ４２
の可変制御発振器４４及び映像信号の副搬送波周波数に
位相固定されたＤＣＬＫ’信号を発生する。ＰＬＬ１２
に送られる映像信号の副搬送波は、ＰＬＬ４２に送られ
る同じ副搬送波映像信号であるから、分割器４６のＤＣ
ＬＫ’信号は、分割器１４からのＤＣＬＫ信号に位相固
定される。分割器４６からのＤＣＬＫ’信号の特定の位
相は、分割器１６からのＤＣＬＫ信号から反転され、従
って、ＤＣＬＫ信号は、データ回復に適するように完全
に同期されない。

【００２２】分割器４４からのＤＣＬＫ’信号と、受信
器４０へ送られた映像信号は、記号復調器４８に送られ
る。この記号復調器４８は、コントローラ５０からの制
御信号により制御される。コントローラ５０は、受信器
４０の動作を制御する適当なコンピュータであってもよ
いし、又は当業者に明らかなようにここに述べる目的に
適した他のプロセッサであってもよい。

【００２３】記号復調器４８は、映像信号からデジタル
データを回復するための種々の回路を含む。これら回路
の１つは、データ流におけるゼロのストリングを検出し
そして受信器４０のＤＣＬＫ’信号を送信器１０のＤＣ
ＬＫ信号と一致させるのに用いられるゼロ検出回路であ
る。送信されたアナログ映像信号におけるゼロのストリ
ングは、受信器４０のＤＣＬＫ’信号において反転され
る。全て０又は全て１のマンチェスタコード化ストリン
グは、それらが、両方とも元のデータクロック（ＤＣＬ
Ｋ）信号に似ているという点で、同じものに見える。唯
一の相違は、記号復調器４８が２つのデータクロック位
相のいずれを選択して見るかである。受信器４０は、あ
るストリングがゼロであり、特に、データバーストにお
いて遭遇する最初のデータビットであることを知ると、
ＤＣＬＫの正しい位相を選択することができ、復調器４
８がこれらビットに対してゼロを出力するようにさせ
る。従って、データバーストの残りも、正しいクロック
位相をもつことになる。到来するビットが１である場合
には、データクロックの状態が反転され、正しい位相に
入れられる。このような技術は、参考としてここに取り
上げる本発明の譲受人に譲渡された「ＰＡＬ映像システ
ムのためのデジタルカラーバースト位相スイッチ(Digit
al Color Burst Phase Switch for PAL Video System
s)」と題する１９９５年１２月１２日に出願された米国
特許出願第０８／５９２，７４５号に開示されたＰＡＬ
スイッチに類似している。

【００２４】記号復調器４８は、図６に示すように、映
像信号上にマンチェスタコード化されたデジタルデータ
をデマンチェスタ処理するためのマンチェスタ復調器５
２を備えている。ＤＣＬＫ信号は、マンチェスタ復調器
５２をクロックするのに使用され、そして送信器１０の
ＤＣＬＫ信号と同相である。マンチェスタ復調器５２
は、アナログ信号の上位４つのデジタル映像サンプルを
受け取る一連の４つのＸＯＲゲート５４を備えている。
映像信号には著しいノイズが含まれることがあるので、
マンチェスタデコード動作は、映像信号を単に排他的オ
アする以上の動作を必要とする。それ故、マンチェスタ
復調器５２は、マンチェスタデコード動作のためのソフ
ト判断のロジックを含む。ＸＯＲゲート５４の各々の出
力は、加算器５８及びレジスタ６０を含むアキュムレー
タ５６に送られる。アキュムレータ５６は、各データビ
ットの始めにレジスタ６０にクリア信号を与えることに
よりクリアされる。コントローラ５０のような制御回路
がクリア信号を発生する。７つの出力が加算器５８から
レジスタ６０へ送られる。レジスタ６０は、高速ＳＣＬ
Ｋ信号レートでクロックされ、従って、加算器５８から
の７つの出力は、加算器５８に入力される４つのデータ
ビットの各グループごとにこのレートで連続的に加算器
５８へクロックされて戻される。それ故、加算器５８の
値は、元の４つのデータビットが０である場合は正とな
り、又は元の４つのデータビットが１である場合は負と
なる。レジスタ６０からの出力は、ＤＣＬＫ信号レート
でクロックされるレジスタ６２に送られる。レジスタ６
２の出力の符号ビットは、復調されたデータとして与え
られ、そして残りのビットは、破棄される。

【００２５】図７は、上記のゼロ検出を実行し、受信器
４０においてＤＣＬＫ’信号の適当なクロック位相を決
定するためのゼロ検出器６８の論理図である。ゼロ検出
器６８の目的は、ＤＣＬＫ’と同相であるか又はＤＣＬ
Ｋ’信号と１８０°位相ずれしたＤＣＬＫ信号の正しい
位相を決定することである。復調器５２からのデマンチ
ェスタ処理されたデータは、加算器７２及び１ビットの
ゼロ検出アキュムレータ７４を含むアキュムレータ７０
へ送られる。このアキュムレータ７０は、受信されるべ
きデジタルデータを含む映像信号の水平線のいずれかの
間の特定の時間間隔中に受け取られる１の数を加算す
る。この時間間隔は、送信されたゼロのストリングの水
平線における予想位置に一致するように選択される。好
ましい実施形態では、図３に示すように、８個のゼロの
ストリングが送信される。しかしながら、受信信号にお
けるゼロのストリングの位置にはある程度の曖昧さがあ
るので、受け取られる１の数の累算は、ビット位置のあ
る程度のエラーを考慮するために６ビットの時間中のみ
行われる。

【００２６】累算の時間間隔は、ゼロ検出アキュムレー
タレジスタ７４を強制的にゼロの値にするクリア信号よ
りも若干先行する。クリア信号は、ゼロ検出比較レジス
タ７６もクリアする。これは、ＸＯＲゲート７８がＤＣ
ＬＫ’信号を通過させて、ＤＣＬＫ信号になるようにす
る。従って、ＤＣＬＫ’及びＤＣＬＫは、最初、ゼロ検
出累算時間間隔中には同相となる。この同じ時間間隔の
後にゼロ検出比較信号が続き、この信号は、累算された
１の数をスレッシュホールド値と比較させる。比較は、
２進重み付けされたデジタル比較器８０により行われ、
１ビットの結果がゼロ検出比較レジスタ７６に登録され
る。信号の互いの関係及び映像信号に対する関係が図８
に示されている。映像のデータ線は、元の同期信号、そ
れに続いてカラーバースト周波数信号、それに続いてゼ
ロのストリング、それに続いてベーカコード、そしてそ
の後にデータを与える。

【００２７】受け取った１の数の累算中にノイズで誘起
されるエラーが生じない場合には、アキュムレータ７０
は、全て０が受け取られた場合には０の値を含み、又は
全て１が受け取られた場合には６の値を含むはずであ
る。好ましい実施形態では、ノイズで誘起されるエラー
のおそれを考慮すると共に、このようなエラーに対して
ある程度の余裕を与えるために、受け取った１の数が数
値３と比較される。従って、４、５又は６個の１が検出
された場合には、そのストリングは、「ほとんど１」を
含むと仮定され、それ故、ＤＣＬＫ信号の現在の位相は
誤りであり、修正しなければならないとも仮定される。
次いで、ゼロ検出比較レジスタ７６に登録される比較値
は、１となり、これを使用してＸＯＲゲート７８により
ＤＣＬＫ’信号を反転し、これにより、ＤＣＬＫ’信号
をＤＣＬＫと１８０°位相ずれさせる。一方、０、１、
２又は３個の１が受け取られた場合には、受け取ったス
トリングが「ほとんど０」を含むと仮定され、従って、
現在のＤＣＬＫ’位相は正しくそしてＤＣＬＫ及びＤＣ
ＬＫ’は同相に保たれるとも仮定される。この場合に
は、比較レジスタ７６は、０を含み、そしてＸＯＲゲー
ト７８は、ＤＣＬＫ’を不変のまま通過させて、ＤＣＬ
Ｋとなるようにさせる。

【００２８】又、記号復調器４８は、デジタルデータに
おける各７ビットベーカコードの開始を検出するための
ベーカコード検出器も備えている。図９は、デジタルデ
ータがデマンチェスタ処理された後にデジタルデータの
ベーカコード検出を行うベーカコード検出器８６を示
す。この検出器８６は、７つのレジスタ９０を含む７ビ
ットシフトレジスタ８８を備えている。このシフトレジ
スタ８８は、デマンチェスタ処理されたデータを最も左
のレジスタ９０の入力で受け取り、そして各レジスタ９
０は、ＤＣＬＫ信号によりクロックされる。各レジスタ
９０の出力は、個別のＸＯＲゲート９２の入力に送られ
る。各ＸＯＲゲート９２の他方の入力は、シフトレジス
タ８８のその位置になければならない所定のベーカコー
ドビットである。ベーカコードがシフトレジスタ８８に
現れると、加算器９４の値が所定のスレッシュホールド
以上に増加され、一連のデータビットの開始を指示す
る。１つの実施形態においては、ゼロ検出器の平均エネ
ルギーをベーカコード検出器のエネルギーと共に使用し
て、長いベーカコードが与えられると共に、そのノイズ
裕度が増加される。

【００２９】上記した種々の論理回路図は、ここに述べ
る特定の機能を実行するために一例として示したもの
で、これに限定されるものではない。実際には、ここに
述べたロジックを実施するのに多数の方法がある。例え
ば、近代的なデジタル回路は、低いゲートカウントの状
態マシンを使用して、これらの機能を実行する。これら
状態マシンの説明は、ゲートのための種々のフリップ−
フロップが２つ以上の機能に貢献するので、ここに述べ
たものよりも非常に複雑である。

【００３０】上記のように、クロック位相情報を与える
ために映像信号のカラーバースト副搬送波周波数を使用
することにより、多数の効果を実現することができる。
例えば、受信器４０においてデータクロックの位相を回
復する目的だけでデータビットを使用する必要はない。
又、カラーバーストは、デジタルデータバーストの２０
０倍以上の頻度で生じるので、デジタルデータバースト
に含まれる数ビットのみに基づくデータクロック回復方
法の場合よりも更に健全であると共に、チャンネルのノ
イズに対しても裕度が更に大きなものとなる。

【００３１】当業者に明らかなように、ここに述べる好
ましい実施形態は、受信器においてＤＣＬＫ信号の位相
の曖昧さを解明するためにデータ送信の始めにゼロのス
トリングを使用するが、ここに述べるＤＣＬＫ信号の周
波数の２倍のＤＣＬＫ信号を使用する同様の受信器を設
計できることが明らかである。このようなシステムで
は、データレートは、好ましい実施形態としてここに述
べたシステムの２倍となり、データレートが高いために
データ送信チャンネルのビットエラー率性能が若干低下
する。しかしながら、送信データをエンコードするのに
使用される送信器のＤＣＬＫ信号と、送信データをデコ
ードするのに使用される受信器のＤＣＬＫ信号との間に
位相の曖昧さがないので、ゼロのストリングは必要とさ
れない。このようなシステムでは、ビット時間は、カラ
ーバースト波形が一度サイクルする周期と同一である。
カラーバースト信号の位相は、システムクロックを到来
するカラーバースト信号に同期させる前記の位相固定ル
ープ回路に動作から本来的に分かる。

【００３２】以上の説明は、本発明を単に例示するもの
に過ぎない。当業者であれば、上記説明、添付図面及び
特許請求の範囲から、特許請求の範囲に規定する本発明
の精神及び範囲から逸脱せずに種々の変更や修正がなさ
れ得ることが容易に理解されよう。

【図面の簡単な説明】

【図１】本発明の１つの実施形態によりデジタルデータ
をアナログ映像信号上にエンコードして送信するための
送信器の一部分を示すブロック図である。

【図２】図１の送信器の種々の信号に対する一連の信号
曲線を示す図である。

【図３】ベーカコードを示すと共に、図１の送信器のデ
ジタルデータの前にベーカコード及び先行ゼロを与える
ための先行ゼロ発生器を示す回路図である。

【図４】図１の送信器においてデジタルデータをマンチ
ェスタコード化する技術を示す論理回路図である。

【図５】本発明の実施形態によりアナログ映像信号にエ
ンコードされたデジタルデータをデコードする受信器の
部分を示すブロック図である。

【図６】図５の受信器に送られるアナログ映像信号のマ
ンチェスタコード化データビットを復調するためのマン
チェスタ復調器を示す論理回路図である。

【図７】図５の受信器で受信されるデジタルデータのゼ
ロを検出するためのゼロ検出器を示す論理回路図であ
る。

【図８】図７のゼロ検出器の種々のタイミング信号を示
すタイミング図である。

【図９】図５の受信器に送られる映像信号のベーカコー
ドを検出するためのベーカコード検出システムを示す論
理回路図である。

【符号の説明】

１０ 送信器 １２、４２ 位相固定ループ（ＰＬＬ） １４、４４ 可変制御発振器 １６、４６ 分割器 １８ 記号波形発生器 ２０、３８、５０ コントローラ ２４ ベーカコード及び先行ゼロ発生器 ２６ シフトレジスタ ２８、３６ マルチプレクサ ３０ 論理回路 ３２ フリップ−フロップ ３４、５４ ＸＯＲゲート ４０ 受信器 ４８ 記号復調器 ５２ マンチェスタ復調器 ６８ ゼロ検出器 ７０ アキュムレータ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 7/025 - 7/088 H04L 7/033 H04N 5/04 H04N 5/06

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】 アナログ映像信号を送信及び受信するシ
   ステムにおいて、 第１ローカル発振器を映像信号の副搬送波周波数に位相
   固定して、第１の位相固定されたサンプルクロック信号
   を発生する第１の位相固定ループと、 上記第１のサンプルクロック信号をベースとする第１の
   データクロック信号に応答して、エンコードされたデジ
   タルデータを発生する波形発生器と、 上記エンコードされたデジタルデータ及び映像信号に応
   答して、上記エンコードされたデジタルデータを含む映
   像信号を発生する映像／データマルチプレクサと、 上記エンコードされたデジタルデータを含む映像信号に
   応答して、第２のローカル発振器を、上記エンコードさ
   れたデジタルデータを含む映像信号の副搬送波周波数に
   位相固定し、第２の位相固定されたサンプルクロック信
   号を発生するための第２の位相固定ループと、 上記第２のサンプルクロック信号をベースとする第２の
   データクロック信号に応答する復調器とを備え、 上記復調器は、上記第２のデータクロック信号と上記エ
   ンコードされたデジタルデータ信号との間の位相配向を
   発生するために上記エンコードされたデジタルデータに
   おける０又は１のストリングを検出する検出器を含み、
   上記検出器は、上記エンコードされたデジタル信号のデ
   ータビットからのデータを累算するアキュムレータを含
   み、このアキュムレータは、サンプルクロック信号のレ
   ートで上記エンコードされたデジタルデータを累算し、
   その累算されたデータは、上記第２のデータクロック信
   号と上記エンコードされたデジタルデータ信号との間の
   位相配向の基礎となり、上記復調器は、上記第２のデー
   タクロック信号を上記第１のデータクロック信号に同期
   させて、上記エンコードされたデジタルデータを抽出す
   る、 ことを特徴とするシステム。
2. 【請求項２】 上記波形発生器は、デジタルデータのデ
   ータビット間に適当な遷移を与えるために上記エンコー
   ドされたデジタルデータをマンチェスタコード化するマ
   ンチェスタコード化手段を備えた請求項１に記載のシス
   テム。
3. 【請求項３】 上記波形発生器は、上記エンコードされ
   たデジタルデータにおける一連のデータビットの始めに
   既知の一連のベーカコードデータビットを与えるベーカ
   コード発生器を含む請求項１に記載のシステム。
4. 【請求項４】 上記波形発生器は、上記エンコードされ
   たデジタルデータにおける一連のデータビットの始めに
   既知の数のゼロデータビットのストリングを発生するゼ
   ロ発生器を含む請求項１に記載のシステム。
5. 【請求項５】 上記復調器は、上記マンチェスタコード
   化されたデジタルデータを復調するためのマンチェスタ
   復調器を含む請求項２に記載のシステム。
6. 【請求項６】 上記マンチェスタ復調器は、マンチェス
   タエンコードの復調のソフト判断を与えるために上記デ
   ジタルデータからのデータを累算するアキュムレータを
   含む請求項５に記載のシステム。
7. 【請求項７】 上記復調器は、上記エンコードされたデ
   ジタルデータにおけるベーカコードデータビットを検出
   するベーカコード検出器を含む請求項３に記載のシステ
   ム。
8. 【請求項８】 映像信号の副搬送波周波数は、カラー復
   調情報を導出するのに使用される映像信号のカラーバー
   スト周波数信号である請求項１に記載のシステム。
9. 【請求項９】 映像／データマルチプレクサは、エンコ
   ードされたデジタルデータをアナログ映像信号の垂直帰
   線消去インターバルへとマルチプレクスする請求項１に
   記載のシステム。
10. 【請求項１０】 受信器の受信データクロック信号を、
    その受信器で受信されたエンコードされたデジタルデー
    タを含むアナログ映像信号において送信された送信器の
    データクロック信号と同期するためのシステムであっ
    て、上記送信器のデータクロック信号は、映像信号の副
    搬送波周波数に位相固定され、上記システムは、 上記エンコードされたデジタルデータを含む映像信号に
    応答して、ローカル発振器を映像信号の副搬送波周波数
    に位相固定するための位相固定ループを備え、この位相
    固定ループは、副搬送波周波数に位相固定されたサンプ
    ルクロック信号であって、副搬送波周波数のレートより
    速いレートを有するサンプルクロック信号を発生し、そ
    して上記サンプルクロック信号をベースとする受信器の
    データクロック信号に応答する復調器を備え、該復調器
    は、上記受信器のデータクロック信号と上記送信器のデ
    ータクロック信号との間の位相配向を発生するために０
    のストリングを検出する検出器を含み、該検出器は、０
    のストリングからのデータを累算するアキュムレータを
    含み、該アキュムレータは、上記サンプルクロック信号
    のレートで上記エンコードされたデジタルデータを累算
    し、その累算されたデータは、上記受信器のデータクロ
    ック信号と上記送信器のデータクロック信号との間の位
    相配向の基礎となり、上記復調器は、受信器のデータク
    ロック信号を送信器のデータクロック信号に同期させる
    ことを特徴とするシステム。
11. 【請求項１１】 映像信号の上記エンコードされたデジ
    タルデータは、ゼロのストリング、所定のコード及びそ
    れに続くデータビットを含む一連のデータビットを有す
    る請求項１０に記載のシステム。
12. 【請求項１２】 上記副搬送波周波数は、カラー復調情
    報を導出するのに用いられる映像信号のカラーバースト
    周波数信号である請求項１０に記載のシステム。
13. 【請求項１３】 アナログ映像信号を送信及び受信する
    方法において、 第１ローカル発振器を映像信号の副搬送波周波数に位相
    固定して、第１の位相固定されたサンプルクロック信号
    を発生し、 上記サンプルクロック信号に位相固定された第１のデー
    タクロック信号を発生し、 上記第１のデータクロック信号のレートでアナログ信号
    にデジタルデータをエンコードし、該エンコードされた
    デジタルデータは一連のデータビットの始めにゼロのス
    トリングを含み、 第２ローカル発振器を映像信号の副搬送波周波数に位相
    固定して、第２の位相固定されたサンプルクロック信号
    を発生し、 上記第２のサンプルクロック信号に位相固定された第２
    のデータクロック信号を発生し、 上記エンコードされたデジタルデータにおけるゼロのス
    トリングを検出して、第２のデータクロック信号と第１
    のデータクロック信号との間の位相配向を発生し、そし
    て上記第２のデータクロック信号を第１のデータクロッ
    ク信号に同期して、エンコードされたデジタルデータを
    抽出する、 という段階を備えたことを特徴とする方法。
14. 【請求項１４】 映像信号の副搬送波周波数は、カラー
    復調情報を導出するのに使用されるカラーバースト周波
    数信号である請求項１３に記載の方法。