CN1190312A - 用于模拟视频信号数据传输的符号定时的发生和复原 - Google Patents
用于模拟视频信号数据传输的符号定时的发生和复原 Download PDFInfo
- Publication number
- CN1190312A CN1190312A CN98104371A CN98104371A CN1190312A CN 1190312 A CN1190312 A CN 1190312A CN 98104371 A CN98104371 A CN 98104371A CN 98104371 A CN98104371 A CN 98104371A CN 1190312 A CN1190312 A CN 1190312A
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- clock signal
- phase
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronizing For Television (AREA)
Abstract
一种视频信号传输系统和方法,包含用于由发送的模拟视频信号产生在接收器中的时钟信息,以便对加在视频信号上的数字数据译码。在发送器中采用一锁相环将在视频信号中的彩色同步信号副载波锁相到本机振荡器,从而将数据时钟锁相到该副载波。在接收器中也采用一锁相环,将视频信号的副载波锁相到本地振荡器,从而又将数据时钟锁相到副载波。
Description
本发明一般涉及来自模拟视频信号的数字数据的复原,更确切地说,涉及通过利用在视频信号中的彩色副载波使发送器和接收器中的时钟同步使来自模拟视频信号的数字数据复原。
各种视频信号传输系统例如有线电视、闭路电视等利用一发送器来发送模拟视频信号以及利用一接收器来接收模拟视频信号,并将其变换为适于观看的信号。大多数这些传输系统采用数据编码方案以便对加到模拟视频信号上的数字数据和/或数据位符号进行编码,用于很多事务例如解密授权(descrambling authorization),屏幕显示,电视文字,辅助性能,闭路电视字幕等。当数字数据编码在模拟视频信号上时,必须提供某些操作,以使发送的数字数据和在接收器中的时钟信号相同步用于使数据复原。这种技术通常称之为“位同步”,并且通常通过将在接收器中的本机时钟源与同数字数据一起发送的时钟相位信息锁相来实现。
通常,数字数据发送程式为一种数据脉冲串形式,其中在模拟信号中的数字数据各序列之间有相对长的时间间隔。在此,数据脉冲串是指在没有数据的模拟信号中的无数据各间隔之间的数字数据序列或组。彩色同步信号是一种技术术语,指在每行视频信号的起始点的8到10个周期的正弦波,用以产生每段视频信息的彩色解调信息。通常该数字数据是在视频信号的垂直消隐期发送传输的。该垂直消隐期是在每一视频场的起始处不包含视频数据的模拟视频信号的一段。按照这种程式,数字数据脉冲串约相隔16到20毫秒产生。
对于各种已知的视频信号传输系统,当数字数据以脉冲串的形式发送时,必然损失在每一脉冲串中的某些数据位来提供时钟相位信息,这是由于接收器的数据时钟在没有接收到数字数据的情况下不能精确地贯穿各时间间隔运行,并仍要与数据同步。由于这些数字数据位必然损失,以此提供时钟相位信息,这些位对于提供所需的信息不是可利用的。因此除了包含该信息的那些位以外,需要附加的数据位。由于可利用传输数字数据的模拟视频信号的部分受到限制,载送时钟相位信息的数字数据位可能限制了可以在每一数据脉冲串中发送传输的信息。
需要一种位同步技术,其使在发送的模拟视频信号中的数据位与在接收器中的时钟相位相同步,使得该数据信息可以精确地由视频信号中提取,而且,该技术不采用数据信息中的数据位来提供时钟相位信息。因此,本发明的目的是提供这样一种位同步技术。
根据本发明的技术,公开一种视频信号传输系统和方法,包含一种用于由发送的模拟视频信号产生在接收器中的时钟信息的技术,以便对加到视频信号上的编码的数字数据译码。在一个实施例中,在视频信号的垂直消隐期内对数字数据进行编码。在发送器中的一个锁相环用以将视频信号中的彩色同步信号副载波锁相到在该锁相环中的本机振荡器,从而将数据时钟锁相到副载波。在接收器中的一个锁相环也用以将发送的视频信号锁相到在锁相环中的本机振荡器,也使时钟数据锁相到副载波。通过在发送器和接收器中将数据时钟锁相到副载波,在接收器中的数据时钟可以与在发送器中的数据时钟相同步,在不采用用于时钟相位信息的附加数据位的情况下实现有效的数字数据复原。
在一特定实施例中,在发送器中对数字数据进行Manchester(曼彻斯特)编码,在接收器中进行Manchester解调,实现有效的数据变换。此外,将“Barker(巴克)”码附加到数字数据流,以提供数字数据序列起始的指示。前导的成串的零先于数字数据和数字数据序列中的Barker码,而在接收器中有一零检测电路检测该成串的零,以将加在发送的视频信号上的发射的副载波与在接收器中的数据时钟相同步,从而在接收器中的正确相位数据时钟和反相的相位数据时钟之间加以区分。
结合附图由如下的说明和附加的权利要求会使本发明的另外目的、优点和特征更明显。
图1是根据本发明的一个实施例的对加在需发送的模拟视频信号上的数字数据进行编码的发送器的一部分的方块示意图,
图2表示关于在图1中的发送器中的各种信号的一系列信号行。
图3是表示在图1中的发送器中的用于提供在数字数据之前的Barker码和各前导零的Barker码和前导零发生器的逻辑电路。
图4是表示用于对在图1的发送器中的数字数据进行Manchester(曼彻斯特)编码的技术的逻辑电路。
图5是根据本发明一个实施例的接收器的一部分的方块图,该部分对加在模拟视频信号上的经编码的数字数据进行解码;
图6是Manchester解调器的逻辑电路,用于对提供到图5中的接收器的模拟视频信号中的Manchester编码数据进行解码;
图7是表示一零检测器的逻辑电路,用于检测在图5中的接收器中接收的数字数据中的零态;
图8是图7中的零检测器中的各种定时信号的时间关系示意图;以及
图9是Barker(巴克)码检测系统的逻辑电路,用于检测在提供到图5中的接收器上的视频信号中的巴克码。
对于各优选实施例的如下介绍实质上仅是解释的,决不是意在对本发明或其用途或使用的限定,这些实施例涉及关于在发送器和接收器中加在模拟视频信号上经编码的数字数据位的位同步和复原技术。
图1表示发送器10的一部分的方块图,其发送具有已编码的数字数据的模拟视频信号。该模拟视频信号可以是为各种应用场合例如有线电视而发送类型的信号,并且可以按照已知的很多不同型式的视频信号程式化方式例如NTSC(国家电视系统委员会制),PAL(逐行倒相制)、SECAM(顺序传送储存彩色信号制)按程式处理,对于本技术领域的技术人员都是公知的。在一种特定的应用中,所示的发送器10的部分是一编码器(Scrambler),其由于各种原因例如信号接收授权,将数字数据编码在模拟视频信号上。
一模拟视频输入信号提供到锁相环(PLL)12,该模拟视频输入信号载有用于发送的视频信息,在发送和接收之后顺序显示,并且该信息不包括经编码的数字数据位。该PLL12包含一用作本机振荡器的可变受控振荡器14,其由PLL12锁相到在模拟视频信号中的视频信息的每行起始点提供的正弦波彩色同步副载波信号的相位。用于提供在模拟视频信号中的彩色信息的彩色同步副载波信号的使用对本技术领域的技术人员是充分理解的。图2表示频率为Fsc的彩色同步副载波信号。在序号为08/1571018的US专利申请(题为“用于锁定视频信号的色度副载波的数字相位误差检测器”,1995年12月12日申请,转让给本申请的受让人)中已经介绍了将彩色同步副载波信号锁定到在锁相环中的本地振荡器的方式,这里引用可供参考。PLL12产生被称之为采样时钟(SCLK)信号的方波输出信号,其被锁相到可变受控振荡器14上,具有的频率4倍于副载波的频率Fsc以适于视频采样。在图2中也表示了该SCLK信号。
正如上面讨论的,在PLL12中的可变受控振荡器14被锁定到出现在模拟视频信号中的副载波。在所述的实施例中,可变受控振荡器14维持的频率4倍于副载波频率Fsc,然而,其它种类的副载波频率Fsc也可提供用作SCLK信号。对于PAL和NTSC信号,副载波频率可以是色度(chrominance)副载波频率,这对本技术领域的技术人员是公知的,其可以由包含在视频信号中的彩色同步信号派生。对于SECAM信号,这一频率可以是各色度副载波(B-Y或R-Y)中的某一个,这两种副载波都是需在模拟视频信号中的某些点发送的。
来自PLL12的SCLK信号提供到除法器16。来自PLL12的相位信息信号也提供到除法器16,以便在SCLK信号和除法器16的输出之间形成更准确的相位关系。除法器16将SCLK信号除以8,以便提供一锁相到PLL12的可变受控振荡器14的数据时钟(DCLK)信号,以及提供适合于数据编码的足够慢的时钟速率。因此DCLK信号适合于将数字数据施加于模拟信号。DCLK信号相对于载频Fsc可以具有两种可能的相位的其中之一,反相的或同相的。在图2中也表示了DCLK信号。除法器16可以利用其它适合的除法对SCLK进行除法运算,以便提供在一个色度副载波的间隔内的各符号周期。这样就在发送器10中提供了符号(数字数据)时钟的待用信号源。
由于DCLK信号为在发送器10中的SCLK频率的1/8,这样在DCLK信号中就有8种可能相位的多重性。通过设计在用于使SCLK信号与输入的视频信号的色度副载波相同步的PLL12中的可变受控振荡器14来适应这种情况。由于色度副载波信号用于产生在发送器10和接收器两者中的同步的SCLK信号,发送器10和接收器电路两者都能利用为PLL12所需的内部信号。这些所需信号的其中之一是连续的时钟,其相对于色度副载波具有固定的相位。由于这一信号出现在发送器10和接收器电路中,这就使得DCLK信号仅具有两种相位的多重性,即或者是同相的或者是反相的。
DCLK信号提供到一符号波形发生器18,该发生器将数字数据编码与DCLK信号同相地编码到模拟输入信号上。由一可以控制发送器10工作的适当的计算机(未表示)向波形发生器18提供数字数据,这些数据在模拟视频信号的垂直(场)消隐期内被编码,以便对各种解密授权、电视文字、闭路电视的字幕信号等进行编码。符号发生器18利用来自控制器20的控制信号确定何时将数字数据施加到DCLK信号上。控制器20也可以是一控制发送器10工作的计算机,也可以是为本技术领域的技术人员所公知的适用于这里所介绍用途的其它控制器。
符号波形发生器18提供在一行中有几个零态的插入代码的数据,以便使数据复原电路确定二重性的时钟相位其中的哪一个对于位复原是正确的相位,下面将进行讨论。此外,符号波形发生器18提供成串零后面的7位“Barker”码。该Barker码是固定的7位序列码,用于检测每一数据串的起始。Barker码使检测电路能确定在数据串中的所有数据位中的正确位的位置,由于它们相对于Barker码是已知的。
图3表示用于产生接着成串零的Barker码的Barker码和前导零发生器24的逻辑电路。该发生器24包含一并行输入串行输出的移位寄存器26,是标准的数字功能块,是利用一系列寄存器及每个寄存器之间的多路转换器实现的,以便或者选择前面的寄存器输出或外部输入。在接近一行视频数据的起始点的某一时间点,由外部向寄存器26输入预定的Barker码(1011001)以及一串8个零。例如来自控制器20的输入控制的输入指定移位寄存器26在适当的时间输出Barker码和成串的零。该移位寄存器26按照DCLK信号速率输出成串的零,跟着是Barker码。移位寄存器26的输出利用多路转换器28进行门控形成数字数据流。利用例如由控制器20提供的选择首部信号控制多路转换器28。该选择首部信号使多路转换器28能向Manchester编码器输出成串的零,跟着是Barker码,跟着是数字数据,下面进行讨论。在运用该选择首部信号之前和之后,移位寄存器26的输出未予使用以及其数值无关紧要。正如本技术领域的技术人员所理解的,输入控制和选择首部信号以及其它各种控制信号都是由在发送器10内部的定时和控制电路产生的。
数字数据、Barker码以及成串零在波形发生器18中按照DCLK信号速率进行Manchester编码。Manchester编码是一种公知的数字数据编码技术,可确保在数据位之间适当地变换。通常,利用DCLK信号通过对数据进行异或运算实现Manchester编码。图4表示说明适合于这里所述目的对数据进行Manchester编码的技术的逻辑电路30。在电路30中,数字数据以与DCLK信号同步的方式同步输入用作一位寄存器的触发器32中。来自寄存器32的数字数据提供到异或门34,利用DCLK信号对该数字数据进行异或运算。然后由XOR(异或)门34输出经Manchester编码的数字数据。图2提供一相对于DCLK信号的数据序列和经Manchester编码的数据。
通过对数字数据进行Manchester编码,数字数据的平均占空因数为50%。此外,经Manchester编码的数字数据在数字数据形成很多变换,使得能更精确将时钟复原,并使该数字数据AC耦合,在这种情况下,数据围绕与数字数据无关的平均值连续地对称转换。如果不进行Manchester编码,当被AC耦合时,长串的零或1趋于朝该平均值漂移。通常,通过RF通道发送的数字数据在基带被AC耦合。对于本发明的应用,Manchester编码提供“数据平均”,其与视频信号电平无关。这对于插入到视频信号的数据是必要的,因为视频信号是利用在数据复原电路内的单独的电路进行DC复原的。如果没有为数据建立平均值,数据对基带视频信号的信号电平或增益是十分敏感的。
然后将来自符号波形发生器18的包含Barker码和前导零的经Manchester编码的数字数据流提供到视频(信号)/数据多路转换器36上。模拟视频输入信号也提供到多路转换器36。来自控制器38的控制信号提供到多路转换器36,使得多路转换器36了解何时要将数字数据流多路转换到视频输入信号上(例如在垂直消隐期间)。控制器38可以是控制器20的一部分,或者是适用于这里所述目的任何型式的计算机。多路转换器36的输出是一种编码有包含锁相到彩色同步副载波的时钟信息的数字数据的模拟视频信号。多路转换器36的输出是一数据流,包括经Manchester编码的各个零,跟着是经Manchester编码的Barker码,跟着是经Manchester编码的数据,该数据在模拟视频信号的垂直消隐期间被多路转换为一或多行视频数据。这一信号提供到天线(未表示)用以发送,或者其它适合的发送装置。在图2中也表示了这一输出信号。
图5表示接收器40的一部分的方块图,该部分用作一解码器(descrambler),用于对编码至由天线10发送的模拟视频信号上的数字数据进行解码以及接收。带有编码的数字数据的视频信号提供到接收器40的PLL42,PLL42将在视频信号中的副载波锁相到一用作在PLL42中的本机振荡器的可变受控振荡器44。来自PLL42的SCLK信号锁相到本机振荡器。在PLL42中的本机振荡器锁相到具有编码的数字数据的视频信号中出现的副载波,其方式与将PLL12中的可变受控振荡器14锁相到在模拟视频输入信号中的副载波的方式相同。
来自PLL42的SCLK信号以与SCLK信号由PLL12提供到除法器16相同的方式提供到除法器46。此外,还由PLL42向除法器46提供相位信息信号。除法器46以与除法器16相同的方式对SCLK信号进行除法运算,以便提供锁相到在PLL42中的可变受控振荡器44以及锁相到在视频信号中的副载波的DCLK信号。由于在提供到PLL12中的视频信号中的副载波是提供到PLL42上的相同副载波视频信号,来自除法器46的DCLK信号将锁相到来自除法器14的DCLK信号。来自除位器46的DCLK′信号的具体相位可以与来自除法器16的DCLK信号反相,因此,DCLK信号可能不是按适合于数据复原的方式完全同步。
来自除位器44的DCLK′信号以及提供到接收器40的视频信号都提供到符号解调器48。该符号解调器48由来自控制器50的控制信号控制。控制器50可以是控制接收器40的适宜计算机,或者可以是适合于这里所述目的的其它处理器,这对本技术领域的技术人员来说是显而易见的。
符号解调器48包括各种用于由视频信号接收数字数据的电路。这些电路的其中之一是零检测器电路,其用于检测在数据流中成串的零态,并使在接收器40中的DCLK′信号与在发送器10中的DCLK信号相匹配。在所发送的模拟视频信号中的成串的零可能与在接收器40中的DCLK′信号反相。经Manchester编码的所有成串的零和一看起来是相同的,它们看起来都象原有的数据时钟(DCLK)信号。仅有的差别是符号解调器48选择查看两个数据时钟之中的哪一个。如果接收器40了解某一串为零,特别是在数据串中遇到的第一数据位,于是它可选择使解调器48为这些位输出零的DCLK的正确相位。于是数据串的其余部分也将具有正确的时钟相位。如果输出的位是一,则数据时钟的状态被反相,以置入正确的相位。这种技术与在序号为08/592745的US专利申请(1995年12月12日申请,题为“关于电视系统的数字彩色同步相位转换”,转让给本申请的受让人)中所讨论的PAL转换相类似,这里引用可供参考。
符号解调器48包含一用于对加在视频信号上经Manchester编码的数字信号进行反Manchester变换的Manchester解调器52,如图6所示。DCLK信号用作Manchester解调器52的时钟控制,并与在发送器10中的DCLK信号同相,Manchester解调器52包含一系列的四异或门54,它们接收在模拟信号中的头4个数字视频信号采样值。由于在视频信号中可能有明显的噪声,Manchester解码可能需要除对视频信号进行异或运算之外更多的运算。因此,该Manchester解调器52包括用于Manchester解码软判定的逻辑。每个异或门54的输出提供到一包含加法器58和寄存器60的累加器56。通过向寄存器60提供清零信号在每一数据位的起始点将累加器56消零。一种控制电路例如控制器50可以提供清零信号。由加法器58向寄存器60提供七个输出。按照该较快的SCLK信号速率对寄存器60进行时钟控制,以使来自加法器58的7个输出连续地按照这一速率对于输入到加法器的每组4数据位在时钟控制下返回到加法器58。因此,如果原来的4个数据位是零,加法器58中的数值为正,或者如果原来的4数据位是一则该数值为负。来自寄存器60的输出提供到按DCLK信号速率进行时钟控制的寄存器62。寄存器62的输出的符号位提供作为经解调的数据,而其余的位被抛弃。
图7表示零检测器68的逻辑图,该零检测器68进行上述零检测,用于确定在接收器40中的DCLK′信号的适当时钟相位。零检测器68的目的是确定DCLK信号的正确相位,该信号或者与DCLK′信号同相,或者与DCLK′信号相位相差180°。
经反Manchester变换的数据提供到累加器70,该累加器70包含加法器72和一位零检测累加器寄存器74。累加器74将为1的数目求和,这些1是在可能包含要接收的数字数据的视频信号中的某些水平行期间的特定时间间隔内接收的。将这一时间间隔选择得与发送的成串的零在水平行中的预期位置相一致。在该优选实施例中,要发送一串8个零,如图3中所示。然而,由于在接收的信号中对于成串零的位置有某种多重性,仅在六位期间对所接收的一的数目累加,以容许位的位置出现差错。
一清零信号稍先于累加时间间隔,该清零信号迫使零检测累加器寄存器74数值为零。该清零信号还将零检测比较寄存器76清零。这将使XOR(异或)门通过DCLK′信号变为DCLK信号。因此,在零检测累加时间间隔期间一起始DCLK′和DCLK就同相。这一相同的时间间隔跟着是零检测信号,其将累加的一的数目与一阈值比较。利用一加权二进制数字比较器80进行比较,并将一位结果寄存到零检测比较寄存器76。在图8中表示各信号彼此之间和与视频信号之间的关系。在视频信号中的数据行提供有原来的同步信号,跟着是彩色同步频率信号,跟着是成串的零,Barker码,数据。
在累加所接收的1的数目的过程中未产生由于噪声引起的差错的情况下,累加器70应包含或为0的数值(如接收的都是零)或者为6的数值(如接收的都是一)。在该优选实施例中,考虑到可能有由噪声引起的差误,和形成对这些差错的抗干扰性,将所接收的一的数目与数目三相比较。因此,如果检测到4、5或6个1,则认为该串包含“多数1”,因此,认为DCLK信号的现时相位是不正确的,必须校正。在零检测比较寄存器76中寄存的比较值则将为1,这将用于利用XOR门78将DCLK′信号反相,由此,使DCLE′信号与DCLK信号相位相差180°。另一方面,如果接收到0、1、2或3个1,则认为所接收的数据串包含“多数零”,因此,认为现时DCLK′相位是正确的,DCLK和DCLK′信号将维持同相。在这种情况下,比较寄存器76将含零,XOR门78将让DCLK′不变地通过从而变成DCLK。
符号解调器48还包含Barker码检测器,用于检测在数字数据中的每7位Barker码的起始点。图9表示Barker码检测器86,其在数字数据被反Manchester转换之后对数字数据进行Barker码检测。检测器86包含七位移位寄存器88(包含7个寄存器90)。移位寄存器88在最左侧的寄存器90的输入端接收经反Manchester转换的数据,每一寄存器90利用DCLK信号进行时钟控制。每一寄存器90的输出提供到一单独的XOR门92的输入端。每一XOR门92的其它输入是预定的Barker码位,其应当处在移位寄存器88中的对应位置上。当在移位寄存器88中出现Barker码时,加法器94的数值将上升超过指示一串数据位开始的预定阈值。在一个实施例中,利用零检测器的平均能力及Barker码检测器的能力(energy)提供更长的Barker码,并增加它对噪声的抗干扰性。
上面讨论的各种逻辑电路示意图是以非限定性实例表示的,以实现所述特定功能。然而实际上,有几种方式可以实现所述逻辑。例如,现代数字电路可以一种具有较低级门控计数器的状态机(state machine)来实现这些功能。对于这样一种状态机的介绍将比所介绍的更复杂,因为用于门电路的各种触发器将实现一种以上的功能。
通过利用在视频信号中的彩色同步副载波来提供如上所述的时钟相位信息,可以产生很多优点。例如,不再需要仅用于将在接收器40中的数据时钟的相位复原的数据位。此外,由于彩色同步信号产生频率200倍于数字数据脉冲串,因而更稳定,并且与仅根据包含在数字数据脉冲串中的某些位的数据时钟复原方法相比对在通道中的噪声有更高的抗干扰性。
本技术领域的技术人员应理解,虽然这里所介绍的优选实施例利用在数据发送的起始点的一串零来分辨在接收机中的DCLK信号的相位多重性,很明显普通技术人员可以设计类似的接收机,其采用频率两倍于这里所介绍的DCLK信号的频率的DCLK信号。在这样一种系统中,数据速率将两倍于这里所介绍的系统的两倍,由于数据速率更高,在数据传输通道的位差错率性能方面将稍有劣化。然而,将不需要成串零,因为在发送器中用于对发送数据进行编码的DCLK信号和在接收机中用于对传输数据进行解码的DCLK信号之间不存在相位多重性。在这样的系统中,位时间将与使彩色同步信号波形循环一次的的时间相同。由前面介绍的锁相环电路的工作原理可本质上了解彩色同步信号的相位,该信号使系统时钟与输入的彩色同步信号同步。
上面的讨论仅以举例方式介绍本发明的实施例。根据这些讨论以及根据附图和附图,本技术领域的技术人员会易于认识到,在不脱离由在如下权利要求中限定的本发明的构思和范围的前提下可以进行各种改进和变化。
Claims (21)
1.一种用于发送和接收模拟视频信号的系统,所述系统包含:
第一锁相环,所述第一锁相环将第一本机振荡器锁相到视频信号中的副载波,以便产生第一锁相的采样时钟信号;
波形发生器,响应于根据第一采样时钟信号的第一数据时钟信号,提供经编码的数字数据;
视频/数据多路转换器,响应于经编码的数字数据和视频信号,提供包含编码的数字数据的视频信号;
第二锁相环,所述第二锁相环响应于包含编码的数字数据的视频信号,将第二本机振荡器锁相到包含编码的数字数据的视频信号中的副载波,以便产生第二锁相的采样时钟信号;以及
解调器,响应于根据第二采样时钟信号的第二数据时钟信号,并包含用于使第二数据时钟信号与第一数据时钟信号同步的解调装置,以便提取编码的数字数据。
2.根据权利要求1所述的系统,其特征在于波形发生器包括Manchester编码装置,用于对编码的数字数据进行Manchester编码,以便在数字数据中的数据位之间形成适当的转移。
3.根据权利要求1所述的系统,其特征在于波形发生器包含Barker码发生器,所述Barker码发生器在编码的数字数据中数据位序列的起始点产生一种已知的Barker码数据位序列。
4.根据权利要求1所述的系统,其特征在于波形发生器包含一零发生器,用于在编码的数字数据中的数据位序列的起始点产生一串已知数目的零数据位。
5.根据权利要求1所述的系统,其特征在于解调器包含一检测在编码的数字数据中的成串的零或一的检测器,以便产生第二数据时钟信号和编码的数字数据信号之间的相位定位。
6.根据权利要求5所述的系统,其特征在于检测器包含一对编码的数字信号中的数据位进行累加的累加器,所述累加器以所述采样时钟信号的速率累加数据,所述累加的数据构成在第二数据时钟信号和编码的数字数据信号之间进行相位定位的基准。
7.根据权利要求2所述的系统,其特征在于解调器包含一Manchester解调器,所述Manchester解调器对经Manchester编码的数字数据进行解调。
8.根据权利要求7所述的系统,其特征在于Manchester解调器包含一累加器,对来自数字数据的数据进行累加,以便形成对Manchester编码的解调的软判定。
9.根据权利要求3所述的系统,其特征在于解调器包含Barker码检测器,所述Barker码检测器检测编码的数字数据中的Barker码数据位。
10.根据权利要求1所述的系统,其特征在于在视频信号中的副载波是在视频信号中的用于产生彩色解调信息的彩色同步频率信号。
11.根据权利要求1所述的系统,其特征在于视频信号/数据多路转换器在模拟视频信号的垂直消隐期间加入编码的数字数据。
12.一种用于使在接收器中的接收器数据时钟信号与发送器数据时钟信号同步的系统,该发送器数据时钟信号是在包含编码的数字数据的模拟视频信号上被发送的并由接收器所接收,所述发送器数据时钟信号锁相到视频信号中的副载波,所述系统包含:
锁相环,所述锁相环响应于包含编码的数字数据的视频信号,将本机振荡器锁相到视频信号中的所述副载波,所述锁相环产生一锁相到所述副载波上的采样时钟信,号并且其频率快于所述副载波的频率;以及
解调器,响应于所述接收器数据时钟信号,所述接收器数据时钟信号基于所述采样时钟信号,所述解调器包含用于将接收器数据时钟信号与发送器时钟信号同步的解调装置。
13.根据权利要求12所述的系统,其中在视频信号上的编码的数字数据包括一系列的数据位,即包含成串的零,预定的码以及随后的数据位。
14.根据权利要求13所述的系统,其特征在于解调器包含一检测器,其检测成串的零,以便产生接收器数据时钟信号和发送器数据时钟信号之间的相位定位。
15.根据权利要求14所述的系统,其特征在于检测器包含一累加器,其对成串的零中的数据进行累加,所述累加器按照采样时钟信号的频率累加数据,所述累加的数据构成接收器数据时钟信号和发送器数据时钟信号之间的相位定位的基准。
16.根据权利要求12所述的系统,其特征在于副载波是在视频信号中用于产生彩色解调信息的彩色同步频率信号。
17.一种用于发送和接收模拟视频信号的方法,所述方法包含的步骤有:
将第一本机振荡器锁相到在视频信号中的一个副载波上,以便产生第一锁相的采样时钟信号;
产生锁相到所述采样时钟信号上的第一数据时钟信号;
按照第一数据时钟信号的频率将数字数据编码在模拟信号上;
将第二本机振荡器锁相到在视频信号中的所述副载波,以便产生第二锁相的采样时钟信号;
产生锁相到第二采样时钟信号上的第二数据时钟信号;
使第二数据时钟信号与第一数据时钟信号同步,以便提取经编码的数字数据。
18.根据权利要求17所述的方法,其特征在于还包含步骤:在经编码的数字数据的数据位序列的起始点形成成串的零。
19.根据权利要求18所述的方法,其特征在于使第一数据时钟信号与第一数据时钟信号同步的步骤包含:检测在编码的数字数据中的成串的零,以便产生第二数据时钟信号和第一数据时钟信号之间的相位定位。
20.根据权利要求17所述的方法,其特征在于视频信号中的所述副载波是用于产生彩色解调信息的彩色同步频率信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/795,883 US5940137A (en) | 1996-03-01 | 1997-02-06 | Symbol timing generation and recovery for data transmission in an analog video signal |
US795,883 | 1997-02-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1190312A true CN1190312A (zh) | 1998-08-12 |
Family
ID=25166697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98104371A Pending CN1190312A (zh) | 1997-02-06 | 1998-02-05 | 用于模拟视频信号数据传输的符号定时的发生和复原 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3083283B2 (zh) |
CN (1) | CN1190312A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001017245A1 (fr) * | 1999-08-27 | 2001-03-08 | Kabushiki Kaisha Toshiba | Systeme d'interconnexion d'appareils via une ligne analogique |
-
1998
- 1998-02-05 CN CN98104371A patent/CN1190312A/zh active Pending
- 1998-02-06 JP JP10025540A patent/JP3083283B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3083283B2 (ja) | 2000-09-04 |
JPH10262225A (ja) | 1998-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5940137A (en) | Symbol timing generation and recovery for data transmission in an analog video signal | |
CN1155251C (zh) | 场识别系统 | |
US5093841A (en) | Clock acquisition in a spread spectrum system | |
US4338628A (en) | Scrambled video communication system | |
CA1288520C (en) | Synchronization recovery in a communications system | |
AU600899B2 (en) | Restoring framing and synchronization in a secure communications system | |
US5506626A (en) | Closed-caption decoder circuit having robust synchronization features | |
GB2295071A (en) | Coherent phase-shift keying detector | |
US5561714A (en) | Scrambling system for serial digital video | |
KR960013655B1 (ko) | 고선명 텔레비젼 수상기의 데이터 세그먼트 동기신호검출기 | |
EP0128921B1 (en) | Apparatus for deriving information signals for component television video signal reception | |
CA2226821C (en) | Vsb symbol sync recovery system | |
CA2154858A1 (en) | Clock recovery circuit employing delay-and-difference circuit and trajectory classification | |
JP3850033B2 (ja) | データスライサ | |
RU2126595C1 (ru) | Способ и устройство для модуляции цифровых данных, в частности проблесковый инфракрасный модем с кодированием типа nrzi | |
US4887269A (en) | Apparatus for the reception of radio broadcasted digital signals | |
CN1190312A (zh) | 用于模拟视频信号数据传输的符号定时的发生和复原 | |
US4631587A (en) | Field responsive vertical pulse generator | |
CA1061413A (en) | Synchronization for pcm transmission systems | |
EP0450148A2 (en) | Decoding circuit for inhibiting error propagation | |
US5196921A (en) | Data transmission using color burst position modulation | |
KR100300947B1 (ko) | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 | |
US4069504A (en) | Digital transmission method for coded video signals | |
KR100269359B1 (ko) | 디지털텔레비전의수직동기신호검출장치 | |
SU1555889A2 (ru) | Адаптивное устройство дл дуплексной передачи цифровой информации |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |