JP3082872B2 - 可変減衰器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は可変減衰器に関し、特
に、入力信号が通過しなければならない可変減衰器内の
切換スイッチの個数を軽減させたものである。

【０００２】

【従来の技術】従来の不平衡型の可変減衰器は、例えば
図７に示すように、入力端子ＩＮ，ＩＮ′及び出力端子
ＯＵＴ，ＯＵＴ′の間に、減衰器Ａ₁ ，Ａ₂ ，Ａ₃ が配
設され、各減衰器の入出力端のスイッチを減衰器側に切
換ることによって任意の減衰器を挿入できる構成であっ
た。例えば減衰器Ａ₁ を挿入する場合には、制御端子ｆ
₁ に与える制御信号Ｓ₁ がＨ（高レベル）とされ、Ａ₁
両端のスイッチＷ_1a，Ｗ_1bの可動接点ｃが固定接点ａ側
に切換えられる。

【０００３】減衰器Ａ₁ ，Ａ₂ ，Ａ₃ の減衰器をそれぞ
れ１，２，４ｄＢとすれば、この可変減衰器は減衰量を
１ｄＢステップで０〜７ｄＢの範囲に可変できる。

【０００４】

【発明が解決しようとする課題】従来のｎ段の可変減衰
器では、入力信号は常に各減衰器の両端のスイッチを合
計２ｎ個必ず通過しなければならない。スイッチには必
ず接点間に接触抵抗或いはオン抵抗が存在するので、こ
のように通過スイッチの個数が多いので、それだけ減衰
量誤差が大きい欠点があった。

【０００５】この発明の目的は、可変減衰器内の入力信
号が通過しなければならないスイッチの個数をできるだ
け少くして、スイッチの接触抵抗やオン抵抗に起因する
減衰量誤差を軽減させようとするものである。

【０００６】

【課題を解決するための手段】（１）請求項１の可変減
衰器は、２個の固定接点ａ，ｂと可動接点ｃ及び制御端
子ｈをそれぞれ有し、その制御端子ｈに入力される信号
が論理１又は０であるとき、その可動接点ｃが固定接点
ａ又はｂ側にそれぞれ接続されるスイッチＷ_ib（ｉ＝１
〜ｎ＋１；ｎは２以上の整数）、Ｗ_ia（ｉ＝２〜ｎ）
と、減衰器Ａ_i （ｉ＝１〜ｎ）と、２入力の不一致回路
Ｅ_i （ｉ＝１〜ｎ−１）と、入力端子ＩＮと、出力端子
ＯＵＴと、前記減衰器Ａ_i を挿入又は非挿入にすると
き、それぞれ論理１又は０とされる制御信号Ｓ_i （ｉ＝
１〜ｎ）が入力される減衰量制御端子ｆ_i （ｉ＝１〜
ｎ）とを有する可変減衰器である。

【０００７】前記スイッチＷ_1bは、可動接点ｃが前記入
力端子ＩＮに、固定接点ａが前記減衰器Ａ₁ の入力端子
にそれぞれ接続される。前記スイッチＷ_ia（ｉ＝２〜
ｎ）は、可動接点ｃが前記減衰器Ａ_i-1 の出力端子に、
固定接点ａが前記スイッチＷ_ibの固定接点ｂに、固定接
点ｂが前記減衰器Ａ_i の入力端子にそれぞれ接続され
る。

【０００８】前記スイッチＷ_ib（ｉ＝２〜ｎ）は、可動
接点ｃが前記スイッチＷ_i-1bの固定接点ｂに、固定接点
ａが前記減衰器Ａ_i の入力端子にそれぞれ接続される。
前記スイッチＷ_n+1bは、可動接点ｃが前記出力端子ＯＵ
Ｔに、固定接点ａが前記減衰器Ａ_n の出力端子に、固定
接点ｂが前記スイッチＷ_nbの固定接点ｂにそれぞれ接続
される。

【０００９】前記不一致回路Ｅ_i （ｉ＝１〜ｎ−１）の
２個の入力端子は、前記減衰量制御端子ｆ_i 及びｆ_i+1
にそれぞれ接続され、前記スイッチＷ_1b，Ｗ_n+1bの各制
御端子ｈは前記減衰量制御端子ｆ₁ 及びｆ_n にそれぞれ
接続され、前記スイッチＷ_ia，Ｗ_ib（ｉ＝２〜ｎ）の制
御端子ｈは、前記不一致回路Ｅ_i-1 の出力端子にそれぞ
れ接続される。

【００１０】（２）請求項２の発明は、前記（１）項に
おいて、前記スイッチＷ_1b及びＷ_n+1bの各制御端子ｈと
前記減衰量制御端子ｆ₁ 及びｆ_n との間及び前記スイッ
チＷ_ib（ｉ＝２〜ｎ）の制御端子ｈと前記不一致回路Ｅ
_i-1 の出力端子との間にそれぞれ立下り遅延回路Ｄ
₁ を、また前記スイッチＷ_ib（ｉ＝２〜ｎ）の制御端子
ｈと前記不一致回路Ｅ_i-1 の出力端子との間に立上り遅
延回路Ｄ₂ をそれぞれ挿入したものである。

【００１１】（３）請求項３の発明は、前記（１）項に
おいて、前記スイッチＷ_ia（ｉ＝２〜ｎ）又はＷ_ib（ｉ
＝１〜ｎ＋１）内の任意のスイッチの固定接点ａ及びｂ
の外部との接続を互いに入れ換え、かつ制御端子ｈの入
力端にインバータＩＶを挿入したものである。 （４）請求項４の発明は、前記（２）項において、前記
スイッチＷ_ia（ｉ＝２〜ｎ）又はＷ_ib（ｉ＝１〜ｎ＋
１）内の任意のスイッチの固定接点ａ及びｂの外部との
接続を互いに入れ換え、かつ前記制御端子ｈと前記遅延
回路の出力端子との間にインバータＩＶを挿入したもの
である。

【００１２】（５）請求項４の発明は、前記（４）項に
おいて、前記インバータＩＶの入力側の遅延回路を削除
し、代りにそのインバータＩＶの出力側に、その削除し
た遅延回路が立上り遅延回路であるか又は立下り遅延回
路であるかに従って、立下り遅延回路又は立上り遅延回
路をそれぞれ挿入したものである。

【００１３】

【実施例】請求項１の発明の実施例を図１を参照して説
明する。図１には図７と対応する部分に同じ符号を付し
てある。各スイッチＷ_ia（ｉ＝２〜ｎ、この例ではｎ＝
３）及びＷ_ib（ｉ＝１〜ｎ＋１）は、従来例と同様に、
固定接点ａ，ｂと可動接点ｃ及び制御端子ｈを有し、制
御端子ｈに入力される信号が論理１又は０であるとき、
可動接点ｃが固定接点ａ側又はｂ側にそれぞれ接続され
る。

【００１４】可変減衰器にはこれらスイッチの他、不平
衡な減衰器Ａ_i （ｉ＝１〜ｎ）と、２入力の不一致回路
Ｅ_i （ｉ＝１〜ｎ−１）と、入力端子ＩＮ，ＩＮ′と、
出力端子ＯＵＴ，ＯＵＴ′と、減衰器Ａ_i を挿入又は非
挿入にするとき、それぞれ論理１又は０とされる制御信
号Ｓ_i （ｉ＝１〜ｎ）が入力される減衰量制御端子ｆ_i
（ｉ＝１〜ｎ）とが設けられる。

【００１５】スイッチＷ_1bは、可動接点ｃが入力端子Ｉ
Ｎに、固定接点ａが減衰器Ａ₁ の入力端子にそれぞれ接
続され、スイッチＷ_ia（ｉ＝２〜ｎ）は、可動接点ｃが
減衰器Ａ_i-1 の出力端子に、固定接点ａがスイッチＷ_ib
の固定接点ｂに、固定接点ｂが減衰器Ａ_i の入力端子に
それぞれ接続される。スイッチＷ_ib（ｉ＝２〜ｎ）は、
可動接点ｃがスイッチＷ_i-1bの固定接点ｂに、固定接点
ａが減衰器Ａ_i の入力端子にそれぞれ接続される。スイ
ッチＷ_n+1bは、可動接点ｃが出力端子ＯＵＴに、固定接
点ａが減衰器Ａ_n の出力端子に、固定接点ｂがスイッチ
Ｗ_nbの固定接点ｂにそれぞれ接続される。

【００１６】入力端子ＩＮ′及び出力端子ＯＵＴ′は互
いに接続されて、共通端子とされる。また減衰器Ａ₁ 〜
Ａ_n の各共通端子はこれら入，出力端子ＩＮ′，ＯＵ
Ｔ′に接続される。不一致回路Ｅ_i （ｉ＝１〜ｎ−１）
の２個の入力端子は、減衰量制御端子ｆ_i及びｆ_i+1 に
それぞれ接続され、スイッチＷ_1b，Ｗ_n+1bの各制御端子
ｈは、減衰量制御端子ｆ₁ 及びｆ_n にそれぞれ接続され
る。スイッチＷ_ia（ｉ＝２〜ｎ），Ｗ_ib（ｉ＝２〜ｎ）
の制御端子ｈは、不一致回路Ｅ_i-1 の出力端子にそれぞ
れ接続される。

【００１７】図１Ａの可変減衰器は、図１Ｂイに示すよ
うに、制御信号Ｓ₁ が論理１（例えばＨレベル）、
Ｓ₂ ，Ｓ₃ が論理０（Ｌレベル）であれば、スイッチＷ
_1bは可動接点ｃが固定接点ａ側に切換えられる。不一致
回路Ｅ₁ の出力は論理１であるので、スイッチＷ_2a，Ｗ
_2bの可動接点ｃが固定接点ａ側にそれぞれ切換えられ
る。その他のスイッチは、制御端子ｈに入力される信号
が論理０であるので、可動接点ｃが固定接点ｂ側に切換
えられる。従って、可変減衰器内の信号伝送経路は、Ｉ
Ｎ−Ｗ_1b（ｃ→ａ）−Ａ₁ −Ｗ_2a（ｃ→ａ）−Ｗ_3b（ｃ
→ｂ）−Ｗ_4b（ｂ→ｃ）−ＯＵＴとなり、減衰器Ａ₁ の
みが挿入される。

【００１８】制御信号Ｓ₁ 乃至Ｓ₃ の組合せがロ〜チの
場合にも、図１Ｂに示すような減衰器が挿入されること
が容易にチェックできる。いずれの場合でも、入力端子
ＩＮに入力される信号が出力端子ＯＵＴに達するまでに
通過しなければならないスイッチは、Ｗ_1bと、Ｗ_2b，Ｗ
_2aのいずれか一方と、Ｗ_3b，Ｗ_3aのいずれか一方と、Ｗ
_4bの計４個（一般にはｎ＋１個）である。

【００１９】ところで、図１Ａにおいて減衰器Ａ₁ とＡ
₂ とが挿入されている状態から、減衰器Ａ₂ とＡ₃ とが
挿入される状態に切換えた場合の制御信号Ｓ₁ 〜Ｓ₃ と
各スイッチの切換え状態を示すと図５Ａ〜Ｊのようにな
る。減衰器の挿入状態の切換え時点ｔ₀ においてはこの
例では全てのスイッチがＯＮ→ＯＦＦ又はＯＦＦ→ＯＮ
に切換えられる。しかしＯＮは接点ｃをａ側に切換えた
状態、ＯＦＦは接点ｃをｂ側に切換えた状態とする。

【００２０】現実のスイッチには動作時間のバラツキや
チャッタリングが存在するので、切換え時点ｔ₀ の近傍
において、減衰器が１個も挿入されない瞬間や、減衰量
の小さな減衰器しか挿入されない瞬間が発生することが
起り得る。そのような瞬間には、可変減衰器の出力信号
のレベルが急激に増大するので、後続のトランジスタや
ＩＣなどを破壊させる恐れのある場合がある。

【００２１】そのような場合には、挿入されている任意
の減衰器Ａ _i を除去するとき適当な遅延時間の後に行え
ばよい。そのため図２（請求項２と対応する）に示すよ
うに、スイッチＷ_1b及びＷ_4bの各制御端子ｈと減衰量制
御端子ｆ₁ 及びｆ₃ との間及びスイッチＷ_2b，Ｗ_3bの制
御端子ｈと不一致回路Ｅ₁ ，Ｅ₂ の出力端子との間にそ
れぞれ立下り遅延回路Ｄ₁ を挿入し、またスイッチ
Ｗ _2a ，Ｗ _3a の制御端子ｈと不一致回路Ｅ₁ ，Ｅ₂ の出力
端子との間に立上り遅延回路Ｄ₂ をそれぞれ挿入するの
が望ましい。

【００２２】このように遅延回路Ｄ₁ ，Ｄ₂ を挿入する
と、切換え時点ｔ₀ において、図５Ｋ〜Ｑに示すよう
に、スイッチＷ_1b，Ｗ_3bのＯＮ→ＯＦＦへの立下りが、
またスイッチＷ_2aのＯＦＦ→ＯＮへの立上りが、それぞ
れ遅延時間δだけ遅延される。しかしＷ_2b，Ｗ_4bのＯＦ
Ｆ→ＯＮへの立上り及びＷ_3aのＯＮ→ＯＦＦへの立下り
時点はｔ₀ である。その結果、時間ｔ₀ 〜ｔ₀ ＋δの期
間には全ての減衰器Ａ₁〜Ａ₃ が挿入されることが容易
に分かる。

【００２３】このように図２の回路では、減衰器Ａ₁ 〜
Ａ₃ の第１の組合せ（挿入）状態から第２の組合せ状態
に切換えるときには、その間のδ時間における全減衰量
は、第１及び第２のいずれの状態よりも小さくなること
はない。従って、図１Ａのように切換えの時点に出力端
子ＯＵＴより大きなレベルの信号が出力され、後続の回
路を破壊させる恐れはなくなる。

【００２４】ところで、スイッチＷ_ib又はＷ_iaを含むス
イッチ回路Ｎ_a （図６Ａ）は、その固定接点ａ及びｂの
回路Ｎ_a より導出されるリード線Ｙ₁ ，Ｙ₂ との接続を
互いに入れ換え、制御端子ｈへの入力側にインバータＩ
Ｖを付加した回路Ｎ_b （図６Ｂ）と等価であるので、図
１Ａ及び図２のスイッチＷ_ib（ｉ＝１〜ｎ＋１）及びＷ
_ia（ｉ＝２〜ｎ）の任意のスイッチを含む回路を図６Ｂ
の等価回路Ｎ_b に置き換えてもよい。図３及び図４に示
す回路は、図１Ａ及び図２のスイッチＷ_2a，Ｗ_3aを含む
回路をそれぞれ等価変換した場合である。図３は請求項
３の実施例であり、図４は請求項４の実施例である。

【００２５】図４において、インバータＩＶの入力側の
立上り遅延回路Ｄ₂ を削除し、立下り遅延回路Ｄ₁ をイ
ンバータＩＶの出力側に挿入してもよいことは明らかで
ある。同様に、インバータＩＶの入力側に立下り遅延回
路Ｄ₁ がもしあれば、これを削除し、立上り遅延回路Ｄ
₂ をインバータＩＶの出力側に挿入してもよい。このよ
うに図４を変形した回路が請求項５と対応した回路であ
る。

【００２６】図６Ａのスイッチ回路Ｎ_a は、図６Ｃに示
すような可動接点と固定接点とを各１個ずつもったスイ
ッチＱ_ia，Ｑ_ibとインバータＩＶとより成るスイッチ回
路Ｎ_c と等価であるので、これ迄に述べた発明のスイッ
チ回路にこの回路変換を適用することもできる。これ迄
の説明では減衰器Ａ₁ 〜Ａ_n 、従って可変減衰器が不平
衡型であるものとしたが、これらの減衰器を平衡型と
し、これ迄のスイッチ組と対象的に他のスイッチ組を増
設すれば、容易に平衡型可変減衰器に拡張できることは
明らかであるので、詳しい説明を省略する。この発明は
不平衡型に限定するものではない。

【００２７】なお、可変減衰器内のスイッチは電磁的な
リレーの他電子スイッチ等を用いることができる。

【００２８】

【発明の効果】減衰器Ａ₁ 〜Ａ_n を有するこの発明の可
変減衰器は、既に説明したように入力信号が通過しなけ
ればならないスイッチの個数はｎ＋１個となるので、従
来の２ｎ個に比べて、ほぼ１／２に軽減することができ
る。従って、それだけ可変減衰器減衰量のスイッチ接触
抵抗又はオン抵抗に起因する誤差をほぼ１／２に軽減で
きる。

【００２９】各スイッチの制御端子ｈの入力側に遅延回
路を挿入したこの発明の可変減衰器によれば、減衰量を
第１の値から第２の値に切換える間のδ時間では、減衰
量が切換え前後の値より小さくならないので、従来のよ
うに切換え時点に可変減衰器の出力側にレベルの大きな
信号が出力され、後続のＩＣ等を破壊させる恐れもな
い。

【図面の簡単な説明】

【図１】Ａは請求項１の発明の実施例を示す回路図、Ｂ
はＡの制御信号Ｓ₁〜Ｓ₃ と挿入される減衰器Ａ₁ 〜Ａ
₃ との関係を示す図。

【図２】請求項２の発明の実施例を示す回路図。

【図３】請求項３の発明の実施例を示す回路図。

【図４】請求項４の発明の実施例を示す回路図。

【図５】Ａ乃至Ｊは図１Ａの要部のタイムチャート、Ｋ
乃至Ｑは図２の要部のタイムチャート。

【図６】スイッチ回路の等価回路を示す図。

【図７】従来の可変減衰器の一例を示す回路図。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 ２個の固定接点ａ，ｂと可動接点ｃ及び
   制御端子ｈをそれぞれ有し、その制御端子ｈに入力され
   る信号が論理１又は０であるときその可動接点ｃが固定
   接点ａ又はｂ側にそれぞれ接続されるスイッチＷ_ib（ｉ
   ＝１〜ｎ＋１；ｎは２以上の整数）、Ｗ_ia（ｉ＝２〜
   ｎ）と、 減衰器Ａ_i （ｉ＝１〜ｎ）と、２入力の不一致回路Ｅ_i
   （ｉ＝１〜ｎ−１）と、入力端子ＩＮと、出力端子ＯＵ
   Ｔと、前記減衰器Ａ_iを挿入又は非挿入にするとき、そ
   れぞれ論理１又は０とされる制御信号Ｓ_i （ｉ＝１〜
   ｎ）が入力される減衰量制御端子ｆ_i （ｉ＝１〜ｎ）と
   を有する可変減衰器であって、 前記スイッチＷ_1bは、可動接点ｃが前記入力端子ＩＮ
   に、固定接点ａが前記減衰器Ａ₁ の入力端子にそれぞれ
   接続され、 前記スイッチＷ_ia（ｉ＝２〜ｎ）は、可動接点ｃが前記
   減衰器Ａ_i-1 の出力端子に、固定接点ａが前記スイッチ
   Ｗ_ibの固定接点ｂに、固定接点ｂが前記減衰器Ａ_i の入
   力端子にそれぞれ接続され、 前記スイッチＷ_ib（ｉ＝２〜ｎ）は、可動接点ｃが前記
   スイッチＷ_i-1bの固定接点ｂに、固定接点ａが前記減衰
   器Ａ_i の入力端子にそれぞれ接続され、 前記スイッチＷ_n+1bは、可動接点ｃが前記出力端子ＯＵ
   Ｔに、固定接点ａが前記減衰器Ａ_n の出力端子に、固定
   接点ｂが前記スイッチＷ_nbの固定接点ｂにそれぞれ接続
   され、 前記不一致回路Ｅ_i （ｉ＝１〜ｎ−１）の２個の入力端
   子は、前記減衰量制御端子ｆ_i 及びｆ_i+1 にそれぞれ接
   続され、 前記スイッチＷ_1b，Ｗ_n+1bの各制御端子ｈは、前記減衰
   量制御端子ｆ₁ 及びｆ _n にそれぞれ接続され、 前記スイッチＷ_ia，Ｗ_ib（ｉ＝２〜ｎ）の制御端子ｈ
   は、前記不一致回路Ｅ_{i- 1} の出力端子にそれぞれ接続さ
   れていることを特徴とする、 可変減衰器、
2. 【請求項２】 請求項１において、前記スイッチＷ_1b及
   びＷ_n+1bの各制御端子ｈと前記減衰量制御端子ｆ₁ 及び
   ｆ_n との間及び前記スイッチＷ_ib（ｉ＝２〜ｎ）の制御
   端子ｈと前記不一致回路Ｅ_i-1 の出力端子との間にそれ
   ぞれ立下り遅延回路Ｄ₁ を、また前記スイッチＷ_ib（ｉ
   ＝２〜ｎ）の制御端子ｈと前記不一致回路Ｅ_i-1 の出力
   端子との間に立上り遅延回路Ｄ₂ をそれぞれ挿入したこ
   とを特徴とする可変減衰器。
3. 【請求項３】 請求項１において、前記スイッチＷ
   _ia（ｉ＝２〜ｎ）又はＷ _ib（ｉ＝１〜ｎ＋１）内の任意
   のスイッチの固定接点ａ及びｂの外部との接続を互いに
   入れ換え、かつ制御端子ｈの入力端にインバータＩＶを
   挿入したことを特徴とする可変減衰器。
4. 【請求項４】 請求項２において、前記スイッチＷ
   _ia（ｉ＝２〜ｎ）又はＷ _ib（ｉ＝１〜ｎ＋１）内の任意
   のスイッチの固定接点ａ及びｂの外部との接続を互いに
   入れ換え、かつ前記制御端子ｈと前記遅延回路の出力端
   子との間にインバータＩＶを挿入したことを特徴とする
   可変減衰器。
5. 【請求項５】 請求項４において、前記インバータＩＶ
   の入力側の遅延回路を削除し、代りにそのインバータＩ
   Ｖの出力側に、その削除した遅延回路が立上り遅延回路
   であるか又は立下り遅延回路であるかに従って、立下り
   遅延回路又は立上り遅延回路をそれぞれ挿入したことを
   特徴とする可変減衰器。