JP3080924B2 - ボール・グリッド・アレイ型パッケージ - Google Patents
ボール・グリッド・アレイ型パッケージInfo
- Publication number
- JP3080924B2 JP3080924B2 JP10159720A JP15972098A JP3080924B2 JP 3080924 B2 JP3080924 B2 JP 3080924B2 JP 10159720 A JP10159720 A JP 10159720A JP 15972098 A JP15972098 A JP 15972098A JP 3080924 B2 JP3080924 B2 JP 3080924B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder balls
- type package
- grid array
- array type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、上面にＬＳＩ等の
電子部品を実装，封止したインターポーザ基板の下面に
マトリックス状に複数の半田ボールを配設して端子を形
成したボール・グリッド・アレイ型パッケージに関し、
特に、基板の側面から内部にプローブを挿入して基板内
の通電部に接触可能なホールを設けることにより、パッ
ケージを装置等に実装した後においても、半田ボールに
対し自由にプロービングを行えるボール・グリッド・ア
レイ型パッケージに関する。
電子部品を実装，封止したインターポーザ基板の下面に
マトリックス状に複数の半田ボールを配設して端子を形
成したボール・グリッド・アレイ型パッケージに関し、
特に、基板の側面から内部にプローブを挿入して基板内
の通電部に接触可能なホールを設けることにより、パッ
ケージを装置等に実装した後においても、半田ボールに
対し自由にプロービングを行えるボール・グリッド・ア
レイ型パッケージに関する。
【０００２】また、本発明は、半田ボールを配設した基
板下面に、半田ボール周囲を囲む溝を設けることによ
り、抵抗やコンデンサ等の追加のチップ部品を半田ボー
ル近傍に実装して直接半田ボールに接続可能とし、ＬＳ
Ｉの外部端子の近傍に直接チップ部品を搭載することで
有効なノイズ対策を実現するボール・グリッド・アレイ
型パッケージに関する。さらに、本発明は、パッケージ
の端子を構成する半田ボール自体によって各種のノイズ
や反射に対する改善をも可能としたボール・グリッド・
アレイ型パッケージに関する。
板下面に、半田ボール周囲を囲む溝を設けることによ
り、抵抗やコンデンサ等の追加のチップ部品を半田ボー
ル近傍に実装して直接半田ボールに接続可能とし、ＬＳ
Ｉの外部端子の近傍に直接チップ部品を搭載することで
有効なノイズ対策を実現するボール・グリッド・アレイ
型パッケージに関する。さらに、本発明は、パッケージ
の端子を構成する半田ボール自体によって各種のノイズ
や反射に対する改善をも可能としたボール・グリッド・
アレイ型パッケージに関する。
【０００３】
【従来の技術】近年、ＯＡ機器の小型化が進展してお
り、ＬＳＩ等の電子部品の高密度実装技術の重要性が増
している。ここで、電子部品の高密度実装を可能とする
パッケージとして、ボール・グリッド・アレイ（Ball G
rid Array）型のパッケージが知られている。このボー
ル・グリッド・アレイ（以下、単に「ＢＧＡ」とも言
う。）型のパッケージは、多ピンのＬＳＩチップ等の電
子部品を高歩留まりで装置側のマザーボード（パッケー
ジ基板）に実装可能なパッケージとして開発されたもの
で、特に近年のＯＡ機器等における高密度実装化の要請
によって、ＬＳＩパッケージはＱＦＰ（Quad Flat Pack
age）型からＢＧＡ型のパッケージへ移行しつつある。
り、ＬＳＩ等の電子部品の高密度実装技術の重要性が増
している。ここで、電子部品の高密度実装を可能とする
パッケージとして、ボール・グリッド・アレイ（Ball G
rid Array）型のパッケージが知られている。このボー
ル・グリッド・アレイ（以下、単に「ＢＧＡ」とも言
う。）型のパッケージは、多ピンのＬＳＩチップ等の電
子部品を高歩留まりで装置側のマザーボード（パッケー
ジ基板）に実装可能なパッケージとして開発されたもの
で、特に近年のＯＡ機器等における高密度実装化の要請
によって、ＬＳＩパッケージはＱＦＰ（Quad Flat Pack
age）型からＢＧＡ型のパッケージへ移行しつつある。
【０００４】ここで、一般にＢＧＡ型パッケージは、装
置側に備えられたマザーボード（パッケージ基板）の上
面に搭載，実装されるパッケージであり、インタポーザ
基板（以下、単に「基板」という）の上面に搭載，実装
されるＬＳＩ等の電子部品と、基板の下面側に配設され
た複数の半田ボールを備えており、複数の半田ボール
が、基板内に配設した通電部を介してそれぞれＬＳＩ側
と通電され、外部端子（ＬＳＩパッケージ端子）を構成
している。
置側に備えられたマザーボード（パッケージ基板）の上
面に搭載，実装されるパッケージであり、インタポーザ
基板（以下、単に「基板」という）の上面に搭載，実装
されるＬＳＩ等の電子部品と、基板の下面側に配設され
た複数の半田ボールを備えており、複数の半田ボール
が、基板内に配設した通電部を介してそれぞれＬＳＩ側
と通電され、外部端子（ＬＳＩパッケージ端子）を構成
している。
【０００５】基板の上面に搭載されるＬＳＩは、ボンデ
ィングワイヤを介して基板上の配線パターンに接続され
るとともに、モールド樹脂によって樹脂封止されるよう
になっている。また、半田ボールは、ＬＳＩを実装した
基板の下面側に複数の半田ボールがマトリックス状に配
列されるようになっており、基板内に備えられた複数の
通電部を介して各半田ボールがＬＳＩ側の端子と接続さ
れることにより、ＬＳＩの外部端子を構成している。そ
して、この外部端子を構成する半田ボールが、マザーボ
ード側の配線パターンに、リフローソルダリングにより
溶着，接続されて、パッケージが装置等に実装されるよ
うになっている。
ィングワイヤを介して基板上の配線パターンに接続され
るとともに、モールド樹脂によって樹脂封止されるよう
になっている。また、半田ボールは、ＬＳＩを実装した
基板の下面側に複数の半田ボールがマトリックス状に配
列されるようになっており、基板内に備えられた複数の
通電部を介して各半田ボールがＬＳＩ側の端子と接続さ
れることにより、ＬＳＩの外部端子を構成している。そ
して、この外部端子を構成する半田ボールが、マザーボ
ード側の配線パターンに、リフローソルダリングにより
溶着，接続されて、パッケージが装置等に実装されるよ
うになっている。
【０００６】このような構成からなる従来のＢＧＡ型パ
ッケージは、基板下面にマトリックス状に配列した複数
の半田ボールによってパッケージがマザーボートに固定
されると同時に、ＬＳＩが半田ボール及び基板内の通電
部を介してマザーボード側に通電され、ＱＦＰ型パッケ
ージと比較して、より高密度な多ピン構成のパッケージ
が実現できるようになっている。
ッケージは、基板下面にマトリックス状に配列した複数
の半田ボールによってパッケージがマザーボートに固定
されると同時に、ＬＳＩが半田ボール及び基板内の通電
部を介してマザーボード側に通電され、ＱＦＰ型パッケ
ージと比較して、より高密度な多ピン構成のパッケージ
が実現できるようになっている。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うなＢＧＡ型パッケージのメリットである半田ボールに
よる多ピン構成の構造は、反面において、装置側のマザ
ーボード上に搭載，実装後は、ＬＳＩの外部端子となる
各半田ボールが、装置側のマザーボード及びパッケージ
側のインタポーザ基板の間に隠れた状態となり、ＬＳＩ
自体もモールド樹脂によりパッケージングされることか
ら、特に、基板の中心側に位置する外部端子（半田ボー
ル）については、パッケージ実装後に外部から接触する
ことが困難であった。
うなＢＧＡ型パッケージのメリットである半田ボールに
よる多ピン構成の構造は、反面において、装置側のマザ
ーボード上に搭載，実装後は、ＬＳＩの外部端子となる
各半田ボールが、装置側のマザーボード及びパッケージ
側のインタポーザ基板の間に隠れた状態となり、ＬＳＩ
自体もモールド樹脂によりパッケージングされることか
ら、特に、基板の中心側に位置する外部端子（半田ボー
ル）については、パッケージ実装後に外部から接触する
ことが困難であった。
【０００８】このため、例えば、パッケージの実装後に
実験評価等が必要となった場合でも、各半田ボールに対
してプロービングを行うことができず、パッケージに搭
載されたＬＳＩ等の電子部品の動作の正確な測定，評価
等が困難となるという問題を有していた。
実験評価等が必要となった場合でも、各半田ボールに対
してプロービングを行うことができず、パッケージに搭
載されたＬＳＩ等の電子部品の動作の正確な測定，評価
等が困難となるという問題を有していた。
【０００９】また、一般に、ＬＳＩパッケージの各種の
ノイズ対策として、抵抗やコンデンサ等のチップ部品を
外部端子に追加実装して回路の信号改善を行う場合があ
る。ところが、ＢＧＡ型パッケージの場合、上述したよ
うに、ＬＳＩが基板上に樹脂封止されており、基板下面
側の半田ボールもマトリックス状に隙間なく配設され、
しかも、パッケージ側の基板はマザーボードと僅かな間
隔のみで対向しているので、追加実装しようとする抵抗
やコンデンサ等のチップ部品を、ＬＳＩの外部端子とな
る半田ボールの近傍に実装することは困難であった。
ノイズ対策として、抵抗やコンデンサ等のチップ部品を
外部端子に追加実装して回路の信号改善を行う場合があ
る。ところが、ＢＧＡ型パッケージの場合、上述したよ
うに、ＬＳＩが基板上に樹脂封止されており、基板下面
側の半田ボールもマトリックス状に隙間なく配設され、
しかも、パッケージ側の基板はマザーボードと僅かな間
隔のみで対向しているので、追加実装しようとする抵抗
やコンデンサ等のチップ部品を、ＬＳＩの外部端子とな
る半田ボールの近傍に実装することは困難であった。
【００１０】このため、従来のＢＧＡ型パッケージで
は、追加部品を実装する場合には、半田ボール側からマ
ザーボード上に配線を引き出して必要な部品を接続する
ようにしていたが、このような構造では、追加部品がＬ
ＳＩの外部端子から離れたところに位置するため、必ず
しもノイズ対策として良好な改善を行うことができない
という問題も発生していた。
は、追加部品を実装する場合には、半田ボール側からマ
ザーボード上に配線を引き出して必要な部品を接続する
ようにしていたが、このような構造では、追加部品がＬ
ＳＩの外部端子から離れたところに位置するため、必ず
しもノイズ対策として良好な改善を行うことができない
という問題も発生していた。
【００１１】本発明は、このような従来の技術が有する
問題を解決するために提案されたものであり、基板の側
面から内部にプローブを挿入して基板内の通電部に接触
可能なホールを設けることにより、パッケージを装置等
に実装した後においても、半田ボールに対し自由にプロ
ービングを行えるボール・グリッド・アレイ型パッケー
ジの提供を目的とする。
問題を解決するために提案されたものであり、基板の側
面から内部にプローブを挿入して基板内の通電部に接触
可能なホールを設けることにより、パッケージを装置等
に実装した後においても、半田ボールに対し自由にプロ
ービングを行えるボール・グリッド・アレイ型パッケー
ジの提供を目的とする。
【００１２】また、本発明は、半田ボールを配設した基
板下面に、半田ボール周囲を囲む溝を設けることによ
り、抵抗やコンデンサ等の追加のチップ部品を半田ボー
ル近傍に実装して直接半田ボールに接続可能とし、ＬＳ
Ｉの外部端子の近傍に直接チップ部品を搭載することで
有効なノイズ対策を実現するボール・グリッド・アレイ
型パッケージの提供を目的とする。さらに、本発明は、
ＢＧＡ型パッケージの端子を構成する半田ボール自体に
よって各種のノイズや反射に対する改善をも可能とした
ボール・グリッド・アレイ型パッケージの提供を目的と
する。
板下面に、半田ボール周囲を囲む溝を設けることによ
り、抵抗やコンデンサ等の追加のチップ部品を半田ボー
ル近傍に実装して直接半田ボールに接続可能とし、ＬＳ
Ｉの外部端子の近傍に直接チップ部品を搭載することで
有効なノイズ対策を実現するボール・グリッド・アレイ
型パッケージの提供を目的とする。さらに、本発明は、
ＢＧＡ型パッケージの端子を構成する半田ボール自体に
よって各種のノイズや反射に対する改善をも可能とした
ボール・グリッド・アレイ型パッケージの提供を目的と
する。
【００１３】
【課題を解決するための手段】上記目的を達成するため
本発明の請求項１記載のボール・グリッド・アレイ型パ
ッケージは、基板の上面に電子部品を実装するととも
に、この基板の下面に複数の半田ボールをマトリックス
状に配設し、この複数の各半田ボールを、前記基板内部
に備えた複数の通電部を介して前記電子部品と通電する
ことにより端子を構成したボール・グリッド・アレイ型
パッケージにおいて、前記基板の少なくとも一の側面に
開口するとともに、当該基板内部の前記複数の各通電部
まで連通したホールを備え、このホールに、検査用の接
触棒を挿入することにより、当該接触棒の先端が前記複
数の各通電部に接触する構成としてある。
本発明の請求項１記載のボール・グリッド・アレイ型パ
ッケージは、基板の上面に電子部品を実装するととも
に、この基板の下面に複数の半田ボールをマトリックス
状に配設し、この複数の各半田ボールを、前記基板内部
に備えた複数の通電部を介して前記電子部品と通電する
ことにより端子を構成したボール・グリッド・アレイ型
パッケージにおいて、前記基板の少なくとも一の側面に
開口するとともに、当該基板内部の前記複数の各通電部
まで連通したホールを備え、このホールに、検査用の接
触棒を挿入することにより、当該接触棒の先端が前記複
数の各通電部に接触する構成としてある。
【００１４】特に、請求項２は、前記ホールが、前記マ
トリックス状に配設された半田ボールの各列ごとに形成
され、前記基板の少なくとも一側面に開口するととも
に、前記半田ボールの各列に沿って前記通電部近傍を通
過する複数のホール本体と、この複数の各ホール本体か
ら前記複数の各通電部にそれぞれ連通する複数の溝部
と、からなり、前記複数の各ホール本体から、先端鉤形
に形成した前記検査用の接触棒を挿入することにより、
当該接触棒の先端が、前記溝部を介して前記複数の各通
電部に接触する構成としてある。
トリックス状に配設された半田ボールの各列ごとに形成
され、前記基板の少なくとも一側面に開口するととも
に、前記半田ボールの各列に沿って前記通電部近傍を通
過する複数のホール本体と、この複数の各ホール本体か
ら前記複数の各通電部にそれぞれ連通する複数の溝部
と、からなり、前記複数の各ホール本体から、先端鉤形
に形成した前記検査用の接触棒を挿入することにより、
当該接触棒の先端が、前記溝部を介して前記複数の各通
電部に接触する構成としてある。
【００１５】このような構成からなる本発明のボール・
グリッド・アレイ型パッケージによれば、ＢＧＡ型パッ
ケージの基板側面に開口したホールに検査用プローブの
接触棒を挿入し、各溝部に沿って接触棒を操作すること
により、各半田ボールをＬＳＩに通電している通電部に
接触棒の先端を接触させることができる。これにより、
所望の半田ボールとＬＳＩの接触状態を任意にプロービ
ングすることができ、従来は困難であった基板中心側に
位置している半田ボールについても、簡易かつ確実にプ
ロービングが可能となり、ＬＳＩの回路動作の測定，評
価を効率よく確実に行うことができる。また、基板内部
から側面まで連通，開口したホールを備えることで、パ
ッケージ全体の放熱効果を上げることもできる。
グリッド・アレイ型パッケージによれば、ＢＧＡ型パッ
ケージの基板側面に開口したホールに検査用プローブの
接触棒を挿入し、各溝部に沿って接触棒を操作すること
により、各半田ボールをＬＳＩに通電している通電部に
接触棒の先端を接触させることができる。これにより、
所望の半田ボールとＬＳＩの接触状態を任意にプロービ
ングすることができ、従来は困難であった基板中心側に
位置している半田ボールについても、簡易かつ確実にプ
ロービングが可能となり、ＬＳＩの回路動作の測定，評
価を効率よく確実に行うことができる。また、基板内部
から側面まで連通，開口したホールを備えることで、パ
ッケージ全体の放熱効果を上げることもできる。
【００１６】また、請求項３では、前記半田ボールの各
列に沿って形成される各ホールが、前記ホール本体を当
該列の半田ボールに対応して複数形成したホール群から
なり、このホール群の各ホール本体が、当該列の対応す
る半田ボールと通電した各通電部に連通する溝部を有す
る構成としてある。
列に沿って形成される各ホールが、前記ホール本体を当
該列の半田ボールに対応して複数形成したホール群から
なり、このホール群の各ホール本体が、当該列の対応す
る半田ボールと通電した各通電部に連通する溝部を有す
る構成としてある。
【００１７】このような構成からなる本発明のボール・
グリッド・アレイ型パッケージによれば、プロービング
用のホールを各半田ボールに対応して形成してあるの
で、所定のホールに接触棒を挿入するのみで、検査した
い半田ボールに対し、より容易かつ確実に接触棒を接触
させることができ、ＬＳＩ回路の測定，評価等の作業を
さらに効率よく行うことができる。また、複数のホール
群を形成することで、パッケージの放熱効果についても
さらに向上させることができる。
グリッド・アレイ型パッケージによれば、プロービング
用のホールを各半田ボールに対応して形成してあるの
で、所定のホールに接触棒を挿入するのみで、検査した
い半田ボールに対し、より容易かつ確実に接触棒を接触
させることができ、ＬＳＩ回路の測定，評価等の作業を
さらに効率よく行うことができる。また、複数のホール
群を形成することで、パッケージの放熱効果についても
さらに向上させることができる。
【００１８】一方、請求項４では、ボール・グリッド・
アレイ型パッケージを構成する基板の下面に、前記複数
の半田ボールの各周囲を囲む格子状に溝を形成するとと
もに、この溝にチップ部品を配設し、かつ、前記チップ
部品を介して前記複数の半田ボールのうち隣接する半田
ボール同士を接続した構成としてある。
アレイ型パッケージを構成する基板の下面に、前記複数
の半田ボールの各周囲を囲む格子状に溝を形成するとと
もに、この溝にチップ部品を配設し、かつ、前記チップ
部品を介して前記複数の半田ボールのうち隣接する半田
ボール同士を接続した構成としてある。
【００１９】このような構成からなる本発明のボール・
グリッド・アレイ型パッケージによれば、各半田ボール
の周囲を囲むように溝を形成してあるので、この溝に追
加したい抵抗やコンデンサ等のチップ部品を任意に実装
することができ、しかも、実装したチップ部品を所望の
半田ボールと直接接続させることができる。これによ
り、きわめて簡易な構造のみによって、従来は困難であ
ったＬＳＩの外部端子近傍への追加部品の実装も容易か
つ確実に行え、ＬＳＩ回路の低ノイズ化等のノイズ対策
も簡易かつ有効に実現することができる。また、基板下
面に溝を形成することで、基板下面の放熱面積を拡大す
ることができるので、装置側等へ実装後のパッケージ全
体の放熱効果を上げることもできる。
グリッド・アレイ型パッケージによれば、各半田ボール
の周囲を囲むように溝を形成してあるので、この溝に追
加したい抵抗やコンデンサ等のチップ部品を任意に実装
することができ、しかも、実装したチップ部品を所望の
半田ボールと直接接続させることができる。これによ
り、きわめて簡易な構造のみによって、従来は困難であ
ったＬＳＩの外部端子近傍への追加部品の実装も容易か
つ確実に行え、ＬＳＩ回路の低ノイズ化等のノイズ対策
も簡易かつ有効に実現することができる。また、基板下
面に溝を形成することで、基板下面の放熱面積を拡大す
ることができるので、装置側等へ実装後のパッケージ全
体の放熱効果を上げることもできる。
【００２０】さらに、請求項５では、ボール・グリッド
・アレイ型パッケージを構成する複数の半田ボールの全
部又は一部を高抵抗率材料により形成した構成としてあ
る
・アレイ型パッケージを構成する複数の半田ボールの全
部又は一部を高抵抗率材料により形成した構成としてあ
る
【００２１】このような構成からなる本発明のボール・
グリッド・アレイ型パッケージによれば、ＬＳＩの外部
端子となる半田ボールを、抵抗率の高いものを採用する
ことにより、半田ボール自体によって直列終端実現で
き、別途部品や回路等を設けることなく、簡易な構造の
みによって確実にＬＳＩ回路の高速対応，低ノイズ化を
効果的に図ることができる。
グリッド・アレイ型パッケージによれば、ＬＳＩの外部
端子となる半田ボールを、抵抗率の高いものを採用する
ことにより、半田ボール自体によって直列終端実現で
き、別途部品や回路等を設けることなく、簡易な構造の
みによって確実にＬＳＩ回路の高速対応，低ノイズ化を
効果的に図ることができる。
【００２２】
【発明の実施の形態】以下、本発明のボール・グリッド
・アレイ型パッケージの実施の形態について、図面を参
照して説明する。 ［第一実施形態］まず、本発明のボール・グリッド・ア
レイ型パッケージの第一実施形態について図１〜図３を
参照して説明する。図１は、本発明の第一実施形態に係
るボール・グリッド・アレイ型パッケージを示す概略斜
視図である。図２は、図１に示すボール・グリッド・ア
レイ型パッケージの要部断面図であり、（ａ）は図１に
おけるＡ−Ａ線断面図、（ｂ）は同じくＢ−Ｂ線断面図
を示している。さらに、図３は、図１に示すボール・グ
リッド・アレイ型パッケージをプロービングしている状
態の概略斜視図である。
・アレイ型パッケージの実施の形態について、図面を参
照して説明する。 ［第一実施形態］まず、本発明のボール・グリッド・ア
レイ型パッケージの第一実施形態について図１〜図３を
参照して説明する。図１は、本発明の第一実施形態に係
るボール・グリッド・アレイ型パッケージを示す概略斜
視図である。図２は、図１に示すボール・グリッド・ア
レイ型パッケージの要部断面図であり、（ａ）は図１に
おけるＡ−Ａ線断面図、（ｂ）は同じくＢ−Ｂ線断面図
を示している。さらに、図３は、図１に示すボール・グ
リッド・アレイ型パッケージをプロービングしている状
態の概略斜視図である。
【００２３】これらの図に示すように、本実施形態に係
るパッケージ１０は、インポーザ基板（以下、単に「基
板」という）１０ａの上面にＬＳＩ１１等の電子部品を
実装するとともに、基板１０ａの下面に複数の半田ボー
ル１２をマトリックス状に配設したＢＧＡ型パッケージ
であり、各半田ボール１２が、基板１０ａの内部に形成
された通電部１４を介してＬＳＩ１１と通電することに
より外部端子（ＬＳＩパッケージ端子）を構成してい
る。
るパッケージ１０は、インポーザ基板（以下、単に「基
板」という）１０ａの上面にＬＳＩ１１等の電子部品を
実装するとともに、基板１０ａの下面に複数の半田ボー
ル１２をマトリックス状に配設したＢＧＡ型パッケージ
であり、各半田ボール１２が、基板１０ａの内部に形成
された通電部１４を介してＬＳＩ１１と通電することに
より外部端子（ＬＳＩパッケージ端子）を構成してい
る。
【００２４】基板１０ａ上のＬＳＩ１１は、図示しない
ボンディングワイヤを介して基板１０ａ上の配線パター
ン１０ｂに接続されるとともに、図１及び図２に示すよ
うに、モールド樹脂１１ａによって樹脂封止されてい
る。
ボンディングワイヤを介して基板１０ａ上の配線パター
ン１０ｂに接続されるとともに、図１及び図２に示すよ
うに、モールド樹脂１１ａによって樹脂封止されてい
る。
【００２５】基板１０ａの下面側に配設される複数の半
田ボール１２は、複数の半田ボール１２が基板下面にマ
トリックス状に配列されている。すなわち、半田ボール
１２は、図１に示すように、複数の半田ボール１２が列
設されてなる半田ボール列１２−１，１２−２，１２−
３．．．１２−ｎが、平行して基板下面に配設されてお
り、各半田ボール列１２−１．．．には、図２（ａ）に
示すように、それぞれ列に沿って複数の半田ボール１２
−１ａ，１２−１ｂ，１２−１ｃ．．．（１２−２
ａ．．．，１２−３ａ．．．）が列設されている。
田ボール１２は、複数の半田ボール１２が基板下面にマ
トリックス状に配列されている。すなわち、半田ボール
１２は、図１に示すように、複数の半田ボール１２が列
設されてなる半田ボール列１２−１，１２−２，１２−
３．．．１２−ｎが、平行して基板下面に配設されてお
り、各半田ボール列１２−１．．．には、図２（ａ）に
示すように、それぞれ列に沿って複数の半田ボール１２
−１ａ，１２−１ｂ，１２−１ｃ．．．（１２−２
ａ．．．，１２−３ａ．．．）が列設されている。
【００２６】また、これら複数の半田ボール１２は、そ
れぞれが、基板内の通電部１４に接続，通電しており、
基板１０ａ上の配線パターン１０ｂを介して、ＬＳＩ１
１側の端子と接続されることにより、ＬＳＩ１１の外部
端子を構成している。この外部端子を構成する半田ボー
ル１２が、マザーボード１９側の図示しない配線パター
ンに、リフローソルダリング工程により溶着，接続され
て、パッケージが装置等に実装されるようになってい
る。
れぞれが、基板内の通電部１４に接続，通電しており、
基板１０ａ上の配線パターン１０ｂを介して、ＬＳＩ１
１側の端子と接続されることにより、ＬＳＩ１１の外部
端子を構成している。この外部端子を構成する半田ボー
ル１２が、マザーボード１９側の図示しない配線パター
ンに、リフローソルダリング工程により溶着，接続され
て、パッケージが装置等に実装されるようになってい
る。
【００２７】そして、このＢＧＡ型パッケージ１０の基
板１０ａに、本実施形態では、基板側面に開口して、基
板内部の各通電部１４まで連通する複数のホール１３
（１３−１，１３−２．．．１３−ｎ）が形成してあ
り、このホール１３によって、検査用のプローブ１の接
触棒１ａを基板１０ａ内に挿入して、接触棒１ａの先端
を各通電部１４，１４．．．に接触させてパッケージ１
０に必要な測定，評価を行えるようにしてある。
板１０ａに、本実施形態では、基板側面に開口して、基
板内部の各通電部１４まで連通する複数のホール１３
（１３−１，１３−２．．．１３−ｎ）が形成してあ
り、このホール１３によって、検査用のプローブ１の接
触棒１ａを基板１０ａ内に挿入して、接触棒１ａの先端
を各通電部１４，１４．．．に接触させてパッケージ１
０に必要な測定，評価を行えるようにしてある。
【００２８】ホール１３は、図１に示すように、半田ボ
ール１２が複数列設された各半田ボール列１２−１，１
２−２．．．の各列ごとに、基板上下面と平行に形成さ
れた穴部となっており、各半田ボール列に沿って伸びる
ホール本体１３−１，１３−２．．．１３−ｎと、この
ホール本体１３−１．．．と一体的に連通する溝部１３
−１ａ，１３−２ａ．．．とからなっている。
ール１２が複数列設された各半田ボール列１２−１，１
２−２．．．の各列ごとに、基板上下面と平行に形成さ
れた穴部となっており、各半田ボール列に沿って伸びる
ホール本体１３−１，１３−２．．．１３−ｎと、この
ホール本体１３−１．．．と一体的に連通する溝部１３
−１ａ，１３−２ａ．．．とからなっている。
【００２９】ホール本体１３−１，１３−２．．．は、
基板１０ａの一側面に開口するとともに、図１に示すよ
うに、半田ボール列１２−１，１２−２．．．の各列に
沿って基板内を基板上下面と平行に形成されており、そ
れぞれ各列の半田ボールと１２と接続した通電部１４の
近傍を通過している。そして、この各ホール本体１３−
１，１３−２．．．から各通電部１４に向かって溝部１
３−１ａ，１３−２ａ．．．が形成してあり、各ホール
本体１３−１，１３−２．．．が、基板１０ａの側面開
口から各通電部１４まで連通するようになっている。
基板１０ａの一側面に開口するとともに、図１に示すよ
うに、半田ボール列１２−１，１２−２．．．の各列に
沿って基板内を基板上下面と平行に形成されており、そ
れぞれ各列の半田ボールと１２と接続した通電部１４の
近傍を通過している。そして、この各ホール本体１３−
１，１３−２．．．から各通電部１４に向かって溝部１
３−１ａ，１３−２ａ．．．が形成してあり、各ホール
本体１３−１，１３−２．．．が、基板１０ａの側面開
口から各通電部１４まで連通するようになっている。
【００３０】溝部１３−１ａ．．．は、各ホール本体１
３−１，１３−２．．．ごとに複数形成してあり、図２
（ａ）に示すように、各半田ボール列１２−１．．．に
列設された半田ボール１２−１ａ，１２−１ｂ，１２−
１ｃ．．．に対応して、ホール長手方向に複数の溝部１
３−１ａ，１３−１ｂ，１３−１ｃ．．．（１３−２
ａ，１３−２ｂ．．．）が、半田ボール１２側に向かっ
て凹状に形成してある。そして、この凹状の各溝部１３
−１ａ．．．は、図２（ｂ）に示すように、縦断面形状
がそれぞれホール本体１３−１．．．側から各通電部１
４側に向かって円弧状に拡がる形状に形成してある。
３−１，１３−２．．．ごとに複数形成してあり、図２
（ａ）に示すように、各半田ボール列１２−１．．．に
列設された半田ボール１２−１ａ，１２−１ｂ，１２−
１ｃ．．．に対応して、ホール長手方向に複数の溝部１
３−１ａ，１３−１ｂ，１３−１ｃ．．．（１３−２
ａ，１３−２ｂ．．．）が、半田ボール１２側に向かっ
て凹状に形成してある。そして、この凹状の各溝部１３
−１ａ．．．は、図２（ｂ）に示すように、縦断面形状
がそれぞれホール本体１３−１．．．側から各通電部１
４側に向かって円弧状に拡がる形状に形成してある。
【００３１】このような溝部１３−１ａ．．．によっ
て、各ホール本体１３−１．．．から先端鉤形に形成し
た検査用のプローブ１の接触棒１ａを挿入すると、図２
（ａ）に示すように、まず接触棒１ａの先端鉤形部を各
溝部１３−１ａ．．．の凹部に接触，係合させることが
できるの、プローブ１をホール１３に対して前後させる
ことで、検査対象となる所望の半田ボール１２に対応す
る溝部１３−１ａ．．．を一つ一つ選択することができ
る。なお、接触棒１ａの軸部に、各溝部の間隔に対応し
た目盛り等を設けておくことにより、所望の溝部の選択
を、より容易，確実に行えるようにすることもできる。
て、各ホール本体１３−１．．．から先端鉤形に形成し
た検査用のプローブ１の接触棒１ａを挿入すると、図２
（ａ）に示すように、まず接触棒１ａの先端鉤形部を各
溝部１３−１ａ．．．の凹部に接触，係合させることが
できるの、プローブ１をホール１３に対して前後させる
ことで、検査対象となる所望の半田ボール１２に対応す
る溝部１３−１ａ．．．を一つ一つ選択することができ
る。なお、接触棒１ａの軸部に、各溝部の間隔に対応し
た目盛り等を設けておくことにより、所望の溝部の選択
を、より容易，確実に行えるようにすることもできる。
【００３２】そして、接触棒１ａを所望の溝部１３−１
ａ．．．に係合させた状態で、プローブ１を軸周りに回
転させると、図２（ｂ）に示すように、接触棒１ａが溝
部１３−１ａ．．．の円弧状の壁面に沿って回転し、接
触棒１ａの先端が所望の通電部１４に接触する。これに
よって、通電部１４と通電している各半田ボール１２に
対してプロービングを行うことができる。
ａ．．．に係合させた状態で、プローブ１を軸周りに回
転させると、図２（ｂ）に示すように、接触棒１ａが溝
部１３−１ａ．．．の円弧状の壁面に沿って回転し、接
触棒１ａの先端が所望の通電部１４に接触する。これに
よって、通電部１４と通電している各半田ボール１２に
対してプロービングを行うことができる。
【００３３】なお、このように基板側面から内部に連通
する本実施形態のホール１３は、ホール本体及び溝部を
含めて、基板１０ａを多層基板により構成し、この多層
基板の製造工程において一体的に形成することができ
る。また、各ホール１３は、本実施形態では、半田ボー
ル１２の各列に沿って平行する複数のホール本体１３−
１，１３−２．．．が形成してあるが、これ以外にも、
例えば互いに直交するホール１３を基板１０ａの内部に
格子状に形成することも可能である。すなわち、各ホー
ル１３は、ホール本体１３−１．．．が通電部１４の近
傍を通過し、溝部１３−１ａ．．．がそれぞれ通電部１
４と連通する構造であれば、どのような形態のものであ
ってもよい。
する本実施形態のホール１３は、ホール本体及び溝部を
含めて、基板１０ａを多層基板により構成し、この多層
基板の製造工程において一体的に形成することができ
る。また、各ホール１３は、本実施形態では、半田ボー
ル１２の各列に沿って平行する複数のホール本体１３−
１，１３−２．．．が形成してあるが、これ以外にも、
例えば互いに直交するホール１３を基板１０ａの内部に
格子状に形成することも可能である。すなわち、各ホー
ル１３は、ホール本体１３−１．．．が通電部１４の近
傍を通過し、溝部１３−１ａ．．．がそれぞれ通電部１
４と連通する構造であれば、どのような形態のものであ
ってもよい。
【００３４】さらに、ホール１３の開口も、本実施形態
では、基板１０ａの一側面に開口しているが、接触棒１
ａを挿入できるように基板１０ａの少なくともいずれか
一つの側面に開口すればよい。従って、基板１０ａの両
側面や側面四方向に開口するものであってもよい。
では、基板１０ａの一側面に開口しているが、接触棒１
ａを挿入できるように基板１０ａの少なくともいずれか
一つの側面に開口すればよい。従って、基板１０ａの両
側面や側面四方向に開口するものであってもよい。
【００３５】次に、このような構成からなる本実施形態
に係るボール・グリッド・アレイ型パッケージのプロー
ビングを行う場合の動作について説明する。半田ボール
１２に対してプロービングを行う場合は、まず、プロー
ビング対象となる半田ボール１２の列に対応するホール
１３に対して、プローブ１の先に取り付た接触棒１ａを
挿入する。
に係るボール・グリッド・アレイ型パッケージのプロー
ビングを行う場合の動作について説明する。半田ボール
１２に対してプロービングを行う場合は、まず、プロー
ビング対象となる半田ボール１２の列に対応するホール
１３に対して、プローブ１の先に取り付た接触棒１ａを
挿入する。
【００３６】ホール１３は、パッケージ１０の基板１０
ａ（及びマザーボード１９）に対して平行に貫通してい
るが、各半田ボール１２と対応する位置に溝部１３−１
ａ．．．が凹状に形成してあるので、ホール１３から挿
入した接触棒１ａは、所望の半田ボール１２の位置で、
先端の鉤形部を対応する溝部１３−１ａ．．．にかみ合
せて係合させることができる。
ａ（及びマザーボード１９）に対して平行に貫通してい
るが、各半田ボール１２と対応する位置に溝部１３−１
ａ．．．が凹状に形成してあるので、ホール１３から挿
入した接触棒１ａは、所望の半田ボール１２の位置で、
先端の鉤形部を対応する溝部１３−１ａ．．．にかみ合
せて係合させることができる。
【００３７】すなわち、各溝部１３−１ａ．．．の凹部
の段差を利用することで、例えば基板側面のホール１３
の入り口側から接触棒１ａの先端で溝部の順番を数えて
いき、目標とする半田ボール１２の順番と一致したとこ
ろで、溝１３−１ａ．．．に接触棒１ａの先端を係合さ
せる（図２（ａ）参照）。このとき、上述したように、
接触棒１ａの軸部に各溝部の間隔に対応した目盛り等を
形成しておくと、所望の溝部の選択をさらに容易，確実
に行うことができる。所望の溝部とかみ合わせた状態
で、プローブ１を軸周りに回転させると、図２（ｂ）に
示すように、接触棒１ａが溝部１３−１ａ．．．の円弧
状の壁面に沿って９０度回転して、接触棒１ａの先端が
所望の通電部１４に接触する。
の段差を利用することで、例えば基板側面のホール１３
の入り口側から接触棒１ａの先端で溝部の順番を数えて
いき、目標とする半田ボール１２の順番と一致したとこ
ろで、溝１３−１ａ．．．に接触棒１ａの先端を係合さ
せる（図２（ａ）参照）。このとき、上述したように、
接触棒１ａの軸部に各溝部の間隔に対応した目盛り等を
形成しておくと、所望の溝部の選択をさらに容易，確実
に行うことができる。所望の溝部とかみ合わせた状態
で、プローブ１を軸周りに回転させると、図２（ｂ）に
示すように、接触棒１ａが溝部１３−１ａ．．．の円弧
状の壁面に沿って９０度回転して、接触棒１ａの先端が
所望の通電部１４に接触する。
【００３８】これによって、通電部１４と通電している
各半田ボール１２に対してプロービングを行うことがで
きる。すなわち、この状態で、プローブ１の接触棒１ａ
が、外部端子を構成する半田ボール１２と接続した通電
部１４と接触しているので、図３に示すように、該当す
る半田ボール１２の通電状態をオシロスコ―プ２を通し
てモニタすることができる。
各半田ボール１２に対してプロービングを行うことがで
きる。すなわち、この状態で、プローブ１の接触棒１ａ
が、外部端子を構成する半田ボール１２と接続した通電
部１４と接触しているので、図３に示すように、該当す
る半田ボール１２の通電状態をオシロスコ―プ２を通し
てモニタすることができる。
【００３９】このように本実施形態のボール・グリッド
・アレイ型パッケージによれば、パッケージ１０の基板
１０ａの側面に開口したホール１３を備えることで、ホ
ール１３に検査用プローブ１の接触棒１ａを挿入し、各
ホール１３の溝部に沿って接触棒１ａを操作すること
で、各半田ボール１２とＬＳＩ１１を通電，接続してい
る通電部１４に接触棒の先端を確実かつ容易に接触させ
ることができる。
・アレイ型パッケージによれば、パッケージ１０の基板
１０ａの側面に開口したホール１３を備えることで、ホ
ール１３に検査用プローブ１の接触棒１ａを挿入し、各
ホール１３の溝部に沿って接触棒１ａを操作すること
で、各半田ボール１２とＬＳＩ１１を通電，接続してい
る通電部１４に接触棒の先端を確実かつ容易に接触させ
ることができる。
【００４０】これにより、所望の半田ボール１２とＬＳ
Ｉ１１の接触状態を任意にプロービングすることがで
き、従来は困難であった基板中心側に位置している半田
ボール１２についても、簡易かつ確実にプロービングが
可能となり、ＬＳＩの回路動作の測定，評価を効率よく
確実に行うことができる。また、基板１０の内部から側
面まで連通，開口したホール１３を備えることで、パッ
ケージ全体の放熱効果を上げることもできる。
Ｉ１１の接触状態を任意にプロービングすることがで
き、従来は困難であった基板中心側に位置している半田
ボール１２についても、簡易かつ確実にプロービングが
可能となり、ＬＳＩの回路動作の測定，評価を効率よく
確実に行うことができる。また、基板１０の内部から側
面まで連通，開口したホール１３を備えることで、パッ
ケージ全体の放熱効果を上げることもできる。
【００４１】［第二実施形態］次に、本発明のボール・
グリッド・アレイ型パッケージの第二実施形態について
図４及び図５を参照して説明する。図４は、本発明の第
二実施形態に係るボール・グリッド・アレイ型パッケー
ジを示す概略斜視図であり、（ａ）は上面側から見た状
態を、（ｂ）は下面側から見た状態を示している。ま
た、図５は、図４に示す本実施形態に係るボール・グリ
ッド・アレイ型パッケージの断面側面図である。
グリッド・アレイ型パッケージの第二実施形態について
図４及び図５を参照して説明する。図４は、本発明の第
二実施形態に係るボール・グリッド・アレイ型パッケー
ジを示す概略斜視図であり、（ａ）は上面側から見た状
態を、（ｂ）は下面側から見た状態を示している。ま
た、図５は、図４に示す本実施形態に係るボール・グリ
ッド・アレイ型パッケージの断面側面図である。
【００４２】これらの図に示すように、本実施形態に係
るＢＧＡ型パッケージは、上述した第一実施形態の変更
実施形態であり、パッケージの基板に設けるホールを多
層化したもので、他の構成部分については、上述した第
一実施形態とほぼ同様となっている。
るＢＧＡ型パッケージは、上述した第一実施形態の変更
実施形態であり、パッケージの基板に設けるホールを多
層化したもので、他の構成部分については、上述した第
一実施形態とほぼ同様となっている。
【００４３】すなわち、図４及び図５に示すように、本
実施形態に係るパッケージ１０は、上述した第一実施形
態と同様に、基板１０ａの上面にＬＳＩ１１が実装され
るとともに、基板１０ａの下面には複数の半田ボール１
２がマトリックス状に配設されたＢＧＡ型パッケージを
構成している。半田ボール１２は、図４（ｂ）に示すよ
うに、複数の半田ボール１２が列設されてなる半田ボー
ル列１２−１，１２−２．．．１２−ｎが基板下面に並
行に配設されており、各半田ボール列１２−１．．．に
それぞれ複数の半田ボール１２，１２．．．が列設され
ている。
実施形態に係るパッケージ１０は、上述した第一実施形
態と同様に、基板１０ａの上面にＬＳＩ１１が実装され
るとともに、基板１０ａの下面には複数の半田ボール１
２がマトリックス状に配設されたＢＧＡ型パッケージを
構成している。半田ボール１２は、図４（ｂ）に示すよ
うに、複数の半田ボール１２が列設されてなる半田ボー
ル列１２−１，１２−２．．．１２−ｎが基板下面に並
行に配設されており、各半田ボール列１２−１．．．に
それぞれ複数の半田ボール１２，１２．．．が列設され
ている。
【００４４】基板１０ａの上面に搭載，実装されるＬＳ
Ｉ１１はボンディングワイヤ１１ｂを介して基板１０ａ
上の配線パターン１０ｂに接続されており、このＬＳＩ
１１がボンディングワイヤ１１ｂを含めてモールド樹脂
１１ａにより樹脂封止されている。
Ｉ１１はボンディングワイヤ１１ｂを介して基板１０ａ
上の配線パターン１０ｂに接続されており、このＬＳＩ
１１がボンディングワイヤ１１ｂを含めてモールド樹脂
１１ａにより樹脂封止されている。
【００４５】基板１０ａの下面側に配設された複数の半
田ボール１２は、基板１０ａ内に配設した通電部１４及
び基板１０ａ上の配線パターン１０ｂを介して、それぞ
れＬＳＩ１１側と通電されており、ＬＳＩ１１の外部端
子を構成している。なお、図４及び図５に示すように、
本実施形態の基板１０ａの下面には、追加部品が実装可
能な溝１５が半田ボール１２を囲む格子状に形成してあ
る。
田ボール１２は、基板１０ａ内に配設した通電部１４及
び基板１０ａ上の配線パターン１０ｂを介して、それぞ
れＬＳＩ１１側と通電されており、ＬＳＩ１１の外部端
子を構成している。なお、図４及び図５に示すように、
本実施形態の基板１０ａの下面には、追加部品が実装可
能な溝１５が半田ボール１２を囲む格子状に形成してあ
る。
【００４６】そして、基板１０ａには、第一実施形態と
ほぼ同様の構成からなるホール１３が形成してある。こ
のホール１３は、基板側面から通電部１４まで連通する
穴部となっており、本実施形態では、このホール１３を
基板１０ａの高さ方向に多段となるように構成してあ
る。すなわち、本実施形態のホール１３は、半田ボール
１２の各列に沿って並列に形成される複数のホール１３
−１，１３−２．．．１３−ｎが形成してあり、図４及
び図５に示す本実施形態では、七列の半田ボール列に対
応して、七列のホール１３が並列に形成してある。そし
て、各ホール１３は、各列ごとに、高さ方向に複数のホ
ール本体１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ．．．からな
るホール群を構成している。
ほぼ同様の構成からなるホール１３が形成してある。こ
のホール１３は、基板側面から通電部１４まで連通する
穴部となっており、本実施形態では、このホール１３を
基板１０ａの高さ方向に多段となるように構成してあ
る。すなわち、本実施形態のホール１３は、半田ボール
１２の各列に沿って並列に形成される複数のホール１３
−１，１３−２．．．１３−ｎが形成してあり、図４及
び図５に示す本実施形態では、七列の半田ボール列に対
応して、七列のホール１３が並列に形成してある。そし
て、各ホール１３は、各列ごとに、高さ方向に複数のホ
ール本体１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ．．．からな
るホール群を構成している。
【００４７】このホール群を構成する複数のホール本体
１３Ａ．．．は、各半田ボール列１２−１．．．に列設
された各半田ボール１２ごとに対応して形成してある。
具体的には、図５に示すように、複数段（本実施形態で
は四段）に形成されたホール本体１３Ａ，１３Ｂ，１３
Ｃ，１３Ｄ．．．は、それぞれ基板両側面から連通して
おり、半田ボール１２ａ，１２ｂ．．．に接続された各
通電部１４，１４．．．の横方向近傍を通過するように
なっている。本実施形態では、各ホール本体１３Ａ，１
３Ｂ．．．の奥端が、対応する通電部１４，１４．．．
の位置で止まる行き止まり状に形成してある。
１３Ａ．．．は、各半田ボール列１２−１．．．に列設
された各半田ボール１２ごとに対応して形成してある。
具体的には、図５に示すように、複数段（本実施形態で
は四段）に形成されたホール本体１３Ａ，１３Ｂ，１３
Ｃ，１３Ｄ．．．は、それぞれ基板両側面から連通して
おり、半田ボール１２ａ，１２ｂ．．．に接続された各
通電部１４，１４．．．の横方向近傍を通過するように
なっている。本実施形態では、各ホール本体１３Ａ，１
３Ｂ．．．の奥端が、対応する通電部１４，１４．．．
の位置で止まる行き止まり状に形成してある。
【００４８】そして、この各ホール本体１３ａ，１３ｂ
の奥端部に、対応する各通電部１４，．１４．．にそれ
ぞれ連通する溝部（図示省略）が形成してある。ここ
で、本実施形態に係る溝部は、上述した第一実施形態の
溝部とほぼ同様の構成となっており、半田ボール側に向
かって凹状に形成されるとともに、縦断面形状がそれぞ
れホール本体１３ａ，１３ｂ．．．から各通電部１４に
向かって円弧状に拡がる形状となっている。なお、この
ように多段に構成されたホール１３の形成は、溝部及び
ホール本体を含めて、上述した第一実施形態と同様に、
基板１０ａを多層基板により構成し、この多層基板の製
造工程において一体的に形成することが可能である。
の奥端部に、対応する各通電部１４，．１４．．にそれ
ぞれ連通する溝部（図示省略）が形成してある。ここ
で、本実施形態に係る溝部は、上述した第一実施形態の
溝部とほぼ同様の構成となっており、半田ボール側に向
かって凹状に形成されるとともに、縦断面形状がそれぞ
れホール本体１３ａ，１３ｂ．．．から各通電部１４に
向かって円弧状に拡がる形状となっている。なお、この
ように多段に構成されたホール１３の形成は、溝部及び
ホール本体を含めて、上述した第一実施形態と同様に、
基板１０ａを多層基板により構成し、この多層基板の製
造工程において一体的に形成することが可能である。
【００４９】そして、本実施形態では、図４及び図５に
示すように、各半田ボール列１２−１．．．には、各列
ごとに七個ずつの半田ボール１２が列設してあり、各ホ
ール群のホール本体１３Ａ，１３Ｂ．．．は、基板高さ
方向に四段となるように形成してある。各ホール本体１
３Ａ，１３Ｂ．．．は、図５に示すように、一段目のホ
ール本体１３Ａ及び１３Ｅが、それぞれ基板１０ａの対
向する両側面から通電部１４に向かって形成されてお
り、このホール本体１３Ａ及び１３Ｅは、基板１０ａの
両側面からそれぞれ一番目に位置している半田ボール１
２ａ，１２ｅと接続した通電部１４，１４に連通するよ
うになっている。
示すように、各半田ボール列１２−１．．．には、各列
ごとに七個ずつの半田ボール１２が列設してあり、各ホ
ール群のホール本体１３Ａ，１３Ｂ．．．は、基板高さ
方向に四段となるように形成してある。各ホール本体１
３Ａ，１３Ｂ．．．は、図５に示すように、一段目のホ
ール本体１３Ａ及び１３Ｅが、それぞれ基板１０ａの対
向する両側面から通電部１４に向かって形成されてお
り、このホール本体１３Ａ及び１３Ｅは、基板１０ａの
両側面からそれぞれ一番目に位置している半田ボール１
２ａ，１２ｅと接続した通電部１４，１４に連通するよ
うになっている。
【００５０】同様に、二段目のホール本体１３Ｂ，１３
Ｆは、基板両側面から二番目に位置する半田ボール１２
ｂ，１２ｆと接続した通電部１４，１４に連通してお
り、三段目のホール本体１３Ｃ，１３Ｇは、基板両側面
から三番目に位置する半田ボール１２ｃ，１２ｇと接続
している通電部１４，１４と連通ている。さらに、四段
目、すなわち基板最上段に形成されたホール本体１３Ｄ
は、基板１０ａの両側面に貫通しており、基板側面から
四番目の位置、すなわち半田ボール列の中心に位置する
半田ボール１２ｄに接続した通電部１４と、基板１０ａ
の両側面双方から連通するようになっている。
Ｆは、基板両側面から二番目に位置する半田ボール１２
ｂ，１２ｆと接続した通電部１４，１４に連通してお
り、三段目のホール本体１３Ｃ，１３Ｇは、基板両側面
から三番目に位置する半田ボール１２ｃ，１２ｇと接続
している通電部１４，１４と連通ている。さらに、四段
目、すなわち基板最上段に形成されたホール本体１３Ｄ
は、基板１０ａの両側面に貫通しており、基板側面から
四番目の位置、すなわち半田ボール列の中心に位置する
半田ボール１２ｄに接続した通電部１４と、基板１０ａ
の両側面双方から連通するようになっている。
【００５１】これによって、図５に示すように、一段目
のホール本体１３Ａ（１３Ｅ）には基板側面から一番目
の半田ボール１２ａ（１２ｅ）が、二段目のホール本体
１３Ｂ（１３Ｆ）には二番目の半田ボール１２ｂ（１３
ｆ）が、．．．というように、各ホール１３と各半田ボ
ール１２とが一対一の対応で直接つながるようになって
いる。
のホール本体１３Ａ（１３Ｅ）には基板側面から一番目
の半田ボール１２ａ（１２ｅ）が、二段目のホール本体
１３Ｂ（１３Ｆ）には二番目の半田ボール１２ｂ（１３
ｆ）が、．．．というように、各ホール１３と各半田ボ
ール１２とが一対一の対応で直接つながるようになって
いる。
【００５２】なお、本実施形態では、半田ボール１２が
一列に七個ずつ列設してあり、ホール１３が各ホール群
に四段ずつ形成してあるが、特にこれに限定されるもの
ではなく、任意の複数個の半田ボール１２に対して任意
の複数段からなるホール１３を対応させることができ
る。
一列に七個ずつ列設してあり、ホール１３が各ホール群
に四段ずつ形成してあるが、特にこれに限定されるもの
ではなく、任意の複数個の半田ボール１２に対して任意
の複数段からなるホール１３を対応させることができ
る。
【００５３】また、図５に示したように、本実施形態で
は、ホール１３が基板両側面に開口してそれぞれホール
１３が対応する通電部１４に連通するようにしてある
が、これを基板の一側面あるいは側面の三方，四方に開
口するようにしてもよい。
は、ホール１３が基板両側面に開口してそれぞれホール
１３が対応する通電部１４に連通するようにしてある
が、これを基板の一側面あるいは側面の三方，四方に開
口するようにしてもよい。
【００５４】このように本実施形態のボール・グリッド
・アレイ型パッケージによれば、プロービング用のホー
ル１３を各半田ボール１２に対応して複数形成してある
ので、所定のホール１３に接触棒を挿入するのみで、検
査したい半田ボール１２に対し、より容易かつ確実に接
触棒を接触させることができ、ＬＳＩ回路の測定，評価
等の作業をさらに効率よく行うことができる。また、複
数のホール１３を形成することで、パッケージの放熱効
果についてもさらに向上させることができる。
・アレイ型パッケージによれば、プロービング用のホー
ル１３を各半田ボール１２に対応して複数形成してある
ので、所定のホール１３に接触棒を挿入するのみで、検
査したい半田ボール１２に対し、より容易かつ確実に接
触棒を接触させることができ、ＬＳＩ回路の測定，評価
等の作業をさらに効率よく行うことができる。また、複
数のホール１３を形成することで、パッケージの放熱効
果についてもさらに向上させることができる。
【００５５】［第三実施形態］次に、本発明のボール・
グリッド・アレイ型パッケージの第三実施形態について
図６〜図１０を参照して説明する。図６は、本発明の第
三実施形態に係るボール・グリッド・アレイ型パッケー
ジを示す概略図であり、（ａ）は底面図を、（ｂ）は正
面図を示している。
グリッド・アレイ型パッケージの第三実施形態について
図６〜図１０を参照して説明する。図６は、本発明の第
三実施形態に係るボール・グリッド・アレイ型パッケー
ジを示す概略図であり、（ａ）は底面図を、（ｂ）は正
面図を示している。
【００５６】図７は、本実施形態に係るボール・グリッ
ド・アレイ型パッケージの溝部に実装するチップ部品と
してバイパスコンデンサを採用した場合の電気回路図を
示している。図８は、本実施形態に係るボール・グリッ
ド・アレイ型パッケージの溝に抵抗を実装し、終端抵抗
とした場合の電気回路図である。
ド・アレイ型パッケージの溝部に実装するチップ部品と
してバイパスコンデンサを採用した場合の電気回路図を
示している。図８は、本実施形態に係るボール・グリッ
ド・アレイ型パッケージの溝に抵抗を実装し、終端抵抗
とした場合の電気回路図である。
【００５７】図９は、本実施形態に係るボール・グリッ
ド・アレイ型パッケージの溝にチップ部品を実装し、電
極を介して半田ボールに接続した状態の要部拡大正面図
である。図１０は、本実施形態に係るボール・グリッド
・アレイ型パッケージの溝にチップ部品を実装し、直接
半田ボールに接続した状態の要部拡大正面図である。
ド・アレイ型パッケージの溝にチップ部品を実装し、電
極を介して半田ボールに接続した状態の要部拡大正面図
である。図１０は、本実施形態に係るボール・グリッド
・アレイ型パッケージの溝にチップ部品を実装し、直接
半田ボールに接続した状態の要部拡大正面図である。
【００５８】図６に示すように、本実施形態に係るパッ
ケージ２０は、上述した第一実施形態と同様に、基板２
０ａの上面に樹脂封止されたＬＳＩ２１が実装され、基
板２０ａの下面に複数の半田ボール２２をマトリックス
状に配設し、各半田ボール２２を、基板内部の通電部
（図示省略）を介してＬＳＩ２１と通電することにより
外部端子を構成したＢＧＡ型パッケージである。
ケージ２０は、上述した第一実施形態と同様に、基板２
０ａの上面に樹脂封止されたＬＳＩ２１が実装され、基
板２０ａの下面に複数の半田ボール２２をマトリックス
状に配設し、各半田ボール２２を、基板内部の通電部
（図示省略）を介してＬＳＩ２１と通電することにより
外部端子を構成したＢＧＡ型パッケージである。
【００５９】そして、本実施形態のパッケージ２０は、
基板２０ａの下面に、複数の半田ボール２２の各周囲を
囲む格子状に溝２３を形成してある。この溝２３は、図
６に示すように、基板２０ａの下面に、各半田ボール２
２の間を通る格子状に形成された凹状の溝となってお
り、溝内にチップ部品２４を配設できるようになってい
る。そして、この溝２３の任意の箇所に実装されたチッ
プ部品２４は、電極２５を介して隣接している半田ボー
ル２２，２２同士を接続するようになっている。
基板２０ａの下面に、複数の半田ボール２２の各周囲を
囲む格子状に溝２３を形成してある。この溝２３は、図
６に示すように、基板２０ａの下面に、各半田ボール２
２の間を通る格子状に形成された凹状の溝となってお
り、溝内にチップ部品２４を配設できるようになってい
る。そして、この溝２３の任意の箇所に実装されたチッ
プ部品２４は、電極２５を介して隣接している半田ボー
ル２２，２２同士を接続するようになっている。
【００６０】図７に示すように、通常のＬＳＩ回路にお
いては、ＬＳＩ２１と電源２６間の配線において、寄生
インダクタンス２７ａ，２７ｂが生ずることがある。こ
の場合、図７に示すバイパスコンデンサ２４ａ等が存在
しない場合には、ＬＳＩ２１のスイッチングの際に、電
源２６からＬＳＩ２１に流れ込む電流が寄生インダクタ
ンス２７ａ，２７ｂを通過することでスイッチングノイ
ズが発生することになる。このため、バイパスコンデン
サ２４ａを追加実装することで、このスイッチングノイ
ズを低減させることができるが、バイパスコンデンサ２
４ａをＬＳＩ２１の電源端子から遠い位置に搭載したの
では、ノイズ除去の効果は低くなってしまう。
いては、ＬＳＩ２１と電源２６間の配線において、寄生
インダクタンス２７ａ，２７ｂが生ずることがある。こ
の場合、図７に示すバイパスコンデンサ２４ａ等が存在
しない場合には、ＬＳＩ２１のスイッチングの際に、電
源２６からＬＳＩ２１に流れ込む電流が寄生インダクタ
ンス２７ａ，２７ｂを通過することでスイッチングノイ
ズが発生することになる。このため、バイパスコンデン
サ２４ａを追加実装することで、このスイッチングノイ
ズを低減させることができるが、バイパスコンデンサ２
４ａをＬＳＩ２１の電源端子から遠い位置に搭載したの
では、ノイズ除去の効果は低くなってしまう。
【００６１】一方、図８に示すように、ＬＳＩ回路にお
いて、複数のＬＳＩ２１ａ，ＬＳＩ２１ｂが配線により
接続される場合、配線の特性インピーダンスと受信側入
力インピーダンスの不整合により、反射ノイズが発生す
る場合がある。この場合、改善策として図８に示す終端
抵抗２４ｂを配置することにより、インピーダンス整合
を図ることが可能となるが、この場合にも、図７の場合
と同様に、終端抵抗２４ｂがＬＳＩ２１ｂに対して遠い
位置にあると、改善効果が期待できない。
いて、複数のＬＳＩ２１ａ，ＬＳＩ２１ｂが配線により
接続される場合、配線の特性インピーダンスと受信側入
力インピーダンスの不整合により、反射ノイズが発生す
る場合がある。この場合、改善策として図８に示す終端
抵抗２４ｂを配置することにより、インピーダンス整合
を図ることが可能となるが、この場合にも、図７の場合
と同様に、終端抵抗２４ｂがＬＳＩ２１ｂに対して遠い
位置にあると、改善効果が期待できない。
【００６２】そこで、本実施形態では、ＬＳＩ２１の外
部端子となる半田ボール２２の周囲を囲む格子状に溝２
３を形成することにより、チップ部品２４の実装スペー
スを確保し、かつ、半田ボール２２の直近に抵抗，コン
デンサ等のチップ部品２４を搭載できるようにしたもの
である。
部端子となる半田ボール２２の周囲を囲む格子状に溝２
３を形成することにより、チップ部品２４の実装スペー
スを確保し、かつ、半田ボール２２の直近に抵抗，コン
デンサ等のチップ部品２４を搭載できるようにしたもの
である。
【００６３】これにより、溝２３を利用してチップ部品
２４を、半田ボール状のＬＳＩパッケージ端子２２の直
近に搭載することで、ＬＳＩ２１の外部端子の直近で終
端することができ、回路の低ノイズ化を実現できる。ま
た、従来のＢＧＡ型パッケージのように、マザーボード
側等に配線をとって追加部品を搭載する必要がなくな
り、実装面積の低減と作業の容易化を図ることもでき
る。さらに、基板下面を格子状に通る溝２３を設けたこ
とにより、マザーボード側へ実装後のパッケージ２０の
放熱効果を上げることができる。なお、上述した第二実
施形態の基板１０ａの下面に形成した溝１５は、本実施
形態における溝２３と同様のものである。
２４を、半田ボール状のＬＳＩパッケージ端子２２の直
近に搭載することで、ＬＳＩ２１の外部端子の直近で終
端することができ、回路の低ノイズ化を実現できる。ま
た、従来のＢＧＡ型パッケージのように、マザーボード
側等に配線をとって追加部品を搭載する必要がなくな
り、実装面積の低減と作業の容易化を図ることもでき
る。さらに、基板下面を格子状に通る溝２３を設けたこ
とにより、マザーボード側へ実装後のパッケージ２０の
放熱効果を上げることができる。なお、上述した第二実
施形態の基板１０ａの下面に形成した溝１５は、本実施
形態における溝２３と同様のものである。
【００６４】なお、図６及び図９に示すように、溝２３
内に搭載したチップ部品２４と半田ボール２２との接続
は、通常は電極２５，２５を介して行う。また、この電
極２５は、電源，グランドラインとの接続も可能であ
る。
内に搭載したチップ部品２４と半田ボール２２との接続
は、通常は電極２５，２５を介して行う。また、この電
極２５は、電源，グランドラインとの接続も可能であ
る。
【００６５】ただし、図１０に示すように、溝２３の幅
を、隣接する半田ボール２２同士の間隔と同じ幅に形成
した場合には、図９に示すように、電極２５を介するこ
となく半田ボール２２とチップ部品２４を直接接触させ
て接続することもできる。このように、溝２３の幅は、
隣接する半田ボール２２，２２同士の間隔を最大として
任意に変更することもでき、搭載するチップ部品２４の
大きさ等に応じて適宜選択的に変更することが可能であ
る。
を、隣接する半田ボール２２同士の間隔と同じ幅に形成
した場合には、図９に示すように、電極２５を介するこ
となく半田ボール２２とチップ部品２４を直接接触させ
て接続することもできる。このように、溝２３の幅は、
隣接する半田ボール２２，２２同士の間隔を最大として
任意に変更することもでき、搭載するチップ部品２４の
大きさ等に応じて適宜選択的に変更することが可能であ
る。
【００６６】このように本実施形態のボール・グリッド
・アレイ型パッケージによれば、各半田ボール２２の周
囲を囲むように溝２３を形成してあるので、この溝２３
に追加したい抵抗やコンデンサ等のチップ部品２４を任
意に実装することができ、しかも、実装したチップ部品
２４を所望の半田ボール２２と電極２５を介して直接接
続させることができる。
・アレイ型パッケージによれば、各半田ボール２２の周
囲を囲むように溝２３を形成してあるので、この溝２３
に追加したい抵抗やコンデンサ等のチップ部品２４を任
意に実装することができ、しかも、実装したチップ部品
２４を所望の半田ボール２２と電極２５を介して直接接
続させることができる。
【００６７】これにより、きわめて簡易な構造のみによ
って、従来は困難であったＬＳＩの外部端子近傍への追
加部品の実装も容易かつ確実に行え、ＬＳＩ回路の低ノ
イズ化等のノイズ対策も簡易かつ有効に実現することが
できる。また、基板１０ａの下面に溝２３を形成するこ
とで、基板１０ａの下面における放熱面積を拡大するこ
とができ、マザーボードへ実装後のパッケージ２０全体
の放熱効果を上げることもできる。
って、従来は困難であったＬＳＩの外部端子近傍への追
加部品の実装も容易かつ確実に行え、ＬＳＩ回路の低ノ
イズ化等のノイズ対策も簡易かつ有効に実現することが
できる。また、基板１０ａの下面に溝２３を形成するこ
とで、基板１０ａの下面における放熱面積を拡大するこ
とができ、マザーボードへ実装後のパッケージ２０全体
の放熱効果を上げることもできる。
【００６８】［第四実施形態］次に、本発明のボール・
グリッド・アレイ型パッケージの第四実施形態について
図１１及び図１２を参照して説明する。図１１は、本発
明の第四実施形態に係るボール・グリッド・アレイ型パ
ッケージを示す概略正面図である。図１２は、高抵抗率
の半田ボールを採用した本実施形態に係るボール・グリ
ッド・アレイ型パッケージの電気回路図を示している。
グリッド・アレイ型パッケージの第四実施形態について
図１１及び図１２を参照して説明する。図１１は、本発
明の第四実施形態に係るボール・グリッド・アレイ型パ
ッケージを示す概略正面図である。図１２は、高抵抗率
の半田ボールを採用した本実施形態に係るボール・グリ
ッド・アレイ型パッケージの電気回路図を示している。
【００６９】図１１に示すように、本実施形態に係るパ
ッケージ３０は、上述した第一〜第三実施形態と同様、
基板３０ａの上面に樹脂封止されたＬＳＩ３１が実装さ
れ、基板３０ａの下面に複数の半田ボール３２をマトリ
ックス状に配設し、各半田ボール３２を、基板内部の通
電部（図示省略）を介してＬＳＩ３１と通電することに
より外部端子を構成したＢＧＡ型パッケージである。そ
して、本実施形態に係るパッケージ３０は、ＬＳＩ３１
の外部端子となる半田ボール３２を高抵抗率材料により
形成するようにしてある。
ッケージ３０は、上述した第一〜第三実施形態と同様、
基板３０ａの上面に樹脂封止されたＬＳＩ３１が実装さ
れ、基板３０ａの下面に複数の半田ボール３２をマトリ
ックス状に配設し、各半田ボール３２を、基板内部の通
電部（図示省略）を介してＬＳＩ３１と通電することに
より外部端子を構成したＢＧＡ型パッケージである。そ
して、本実施形態に係るパッケージ３０は、ＬＳＩ３１
の外部端子となる半田ボール３２を高抵抗率材料により
形成するようにしてある。
【００７０】図１２に示すように、ＬＳＩ回路において
は、複数のＬＳＩ３１ａ，ＬＳＩ３１ｂが配線３４を介
して接続される場合に、配線３４の特性インピーダンス
と受信側入力インピーダンスの不整合によって、反射ノ
イズが発生する場合があり、インピーダンス整合をとり
反射ノイズを低減させる必要がある。そこで、本実施形
態では、ＬＳＩ３１の外部端子となる半田ボール３２自
体の抵抗率を高いものとすることで、直列終端を行うこ
とができ、高速対応，低ノイズ化が可能となる。すなわ
ち、図１２に示すように、高抵抗率の半田ボール３２を
有することで直列終端抵抗となり、配線３４とのインピ
ーダンス整合を可能としたものである。
は、複数のＬＳＩ３１ａ，ＬＳＩ３１ｂが配線３４を介
して接続される場合に、配線３４の特性インピーダンス
と受信側入力インピーダンスの不整合によって、反射ノ
イズが発生する場合があり、インピーダンス整合をとり
反射ノイズを低減させる必要がある。そこで、本実施形
態では、ＬＳＩ３１の外部端子となる半田ボール３２自
体の抵抗率を高いものとすることで、直列終端を行うこ
とができ、高速対応，低ノイズ化が可能となる。すなわ
ち、図１２に示すように、高抵抗率の半田ボール３２を
有することで直列終端抵抗となり、配線３４とのインピ
ーダンス整合を可能としたものである。
【００７１】具体的には、本実施形態ではパッケージ３
０に、終端抵抗に用いられる抵抗部品と同等の、通常の
半田ボールより高い抵抗率をもつ半田ボール３２を製造
して取り付けてある。なお、本実施形態における抵抗率
の高い半田ボール３２は、パッケージ３０に備えられる
半田ボール３２のすべてを高抵抗率のものとすることも
でき、あるいは、高抵抗率の半田ボール３２を一部と
し、通常の抵抗率の半田ボール３２と併用することもで
きる。
０に、終端抵抗に用いられる抵抗部品と同等の、通常の
半田ボールより高い抵抗率をもつ半田ボール３２を製造
して取り付けてある。なお、本実施形態における抵抗率
の高い半田ボール３２は、パッケージ３０に備えられる
半田ボール３２のすべてを高抵抗率のものとすることも
でき、あるいは、高抵抗率の半田ボール３２を一部と
し、通常の抵抗率の半田ボール３２と併用することもで
きる。
【００７２】ここで、すべての半田ボール３２を高抵抗
率とすると、ＬＳＩ３１の各端子（ピン）に対して直列
終端抵抗をもたせることと等価となり、新たに抵抗部品
を搭載する必要がなくなる効果がある。また、特性面か
らも、抵抗部品をパッケージ３０から引き出した配線上
に搭載するよりも、半田ボール自体に抵抗率をもたせる
ことで、ＬＳＩ３１の端子に少しでも近い位置に抵抗を
配設でき、より良好な特性を得ることができる。
率とすると、ＬＳＩ３１の各端子（ピン）に対して直列
終端抵抗をもたせることと等価となり、新たに抵抗部品
を搭載する必要がなくなる効果がある。また、特性面か
らも、抵抗部品をパッケージ３０から引き出した配線上
に搭載するよりも、半田ボール自体に抵抗率をもたせる
ことで、ＬＳＩ３１の端子に少しでも近い位置に抵抗を
配設でき、より良好な特性を得ることができる。
【００７３】一方、高抵抗率の半田ボール３２を通常の
抵抗率の半田ボールと併用した場合には、ＬＳＩ３１の
各ピンのうち、低周波でノイズに強いピンに対してのみ
高抵抗率の半田ボール３２を使用し、それ以外のピンに
対しては通常の半田ボールを使用するといった、ＬＳＩ
３１の各ピンの特性に応じた抵抗の使い分けが可能とな
る。
抵抗率の半田ボールと併用した場合には、ＬＳＩ３１の
各ピンのうち、低周波でノイズに強いピンに対してのみ
高抵抗率の半田ボール３２を使用し、それ以外のピンに
対しては通常の半田ボールを使用するといった、ＬＳＩ
３１の各ピンの特性に応じた抵抗の使い分けが可能とな
る。
【００７４】このように本実施形態のボール・グリッド
・アレイ型パッケージによれば、ＬＳＩ３１の外部端子
となる半田ボール３２として抵抗率の高いものを採用し
ているので、半田ボール３２自体によって直列終端実現
でき、ＬＳＩ回路の高速対応，低ノイズ化を効果的に図
ることができる。
・アレイ型パッケージによれば、ＬＳＩ３１の外部端子
となる半田ボール３２として抵抗率の高いものを採用し
ているので、半田ボール３２自体によって直列終端実現
でき、ＬＳＩ回路の高速対応，低ノイズ化を効果的に図
ることができる。
【００７５】なお、本発明のボール・グリッド・アレイ
型パッケージは、上述した第一〜第四実施形態に限定さ
れるものではなく、本発明の要旨の範囲内での変更実施
が可能である。また、上述した第一〜第四実施形態は、
それぞれ任意に組み合わせて実施することができる。
型パッケージは、上述した第一〜第四実施形態に限定さ
れるものではなく、本発明の要旨の範囲内での変更実施
が可能である。また、上述した第一〜第四実施形態は、
それぞれ任意に組み合わせて実施することができる。
【００７６】
【発明の効果】以上説明したように本発明のボール・グ
リッド・アレイ型パッケージによれば、ＢＧＡ型パッケ
ージの基板の側面から内部にプローブを挿入して基板内
の通電部に接触可能なホールを設けることにより、装置
等に実装後の半田ボールに対してもプロービングを行う
ことができる。
リッド・アレイ型パッケージによれば、ＢＧＡ型パッケ
ージの基板の側面から内部にプローブを挿入して基板内
の通電部に接触可能なホールを設けることにより、装置
等に実装後の半田ボールに対してもプロービングを行う
ことができる。
【００７７】また、本発明によれば、半田ボールを配設
した基板下面に、半田ボール周囲を囲む溝を設けて抵抗
やコンデンサ等の追加のチップ部品を実装可能とするこ
とにより、ＬＳＩの外部端子の近傍に直接チップ部品を
搭載することができ、ノイズ対策を有効に改善，実現で
きるとともに、さらに、ＢＧＡ型パッケージの半田ボー
ル自体によって各種のノイズや反射に対する改善も可能
となる。
した基板下面に、半田ボール周囲を囲む溝を設けて抵抗
やコンデンサ等の追加のチップ部品を実装可能とするこ
とにより、ＬＳＩの外部端子の近傍に直接チップ部品を
搭載することができ、ノイズ対策を有効に改善，実現で
きるとともに、さらに、ＢＧＡ型パッケージの半田ボー
ル自体によって各種のノイズや反射に対する改善も可能
となる。
【図１】本発明の第一実施形態に係るボール・グリッド
・アレイ型パッケージを示す概略斜視図である。
・アレイ型パッケージを示す概略斜視図である。
【図２】図１に示すボール・グリッド・アレイ型パッケ
ージの要部断面図であり、（ａ）は図１におけるＡ−Ａ
線断面図、（ｂ）は同じくＢ−Ｂ線断面図を示してい
る。
ージの要部断面図であり、（ａ）は図１におけるＡ−Ａ
線断面図、（ｂ）は同じくＢ−Ｂ線断面図を示してい
る。
【図３】図１に示すボール・グリッド・アレイ型パッケ
ージをプロービングしている状態の概略斜視図である。
ージをプロービングしている状態の概略斜視図である。
【図４】本発明の第二実施形態に係るボール・グリッド
・アレイ型パッケージを示す概略斜視図であり、（ａ）
は上面側から見た状態を、（ｂ）は下面側から見た状態
を示している。
・アレイ型パッケージを示す概略斜視図であり、（ａ）
は上面側から見た状態を、（ｂ）は下面側から見た状態
を示している。
【図５】図４に示す本実施形態に係るボール・グリッド
・アレイ型パッケージの断面側面図である。
・アレイ型パッケージの断面側面図である。
【図６】本発明の第三実施形態に係るボール・グリッド
・アレイ型パッケージを示す概略図であり、（ａ）は底
面図を、（ｂ）は正面図を示している。
・アレイ型パッケージを示す概略図であり、（ａ）は底
面図を、（ｂ）は正面図を示している。
【図７】本発明の第三実施形態に係るボール・グリッド
・アレイ型パッケージの溝部に実装するチップ部品とし
てバイパスコンデンサを採用した場合の電気回路図を示
している。
・アレイ型パッケージの溝部に実装するチップ部品とし
てバイパスコンデンサを採用した場合の電気回路図を示
している。
【図８】本発明の第三実施形態に係るボール・グリッド
・アレイ型パッケージの溝に抵抗を実装し、終端抵抗と
した場合の電気回路図である。
・アレイ型パッケージの溝に抵抗を実装し、終端抵抗と
した場合の電気回路図である。
【図９】本発明の第三実施形態に係るボール・グリッド
・アレイ型パッケージの溝にチップ部品を実装し、電極
を介して半田ボールに接続した状態の要部拡大正面図で
ある。
・アレイ型パッケージの溝にチップ部品を実装し、電極
を介して半田ボールに接続した状態の要部拡大正面図で
ある。
【図１０】本発明の第三実施形態に係るボール・グリッ
ド・アレイ型パッケージの溝にチップ部品を実装し、直
接半田ボールに接続した状態の要部拡大正面図である。
ド・アレイ型パッケージの溝にチップ部品を実装し、直
接半田ボールに接続した状態の要部拡大正面図である。
【図１１】本発明の第四実施形態に係るボール・グリッ
ド・アレイ型パッケージを示す概略正面図である。
ド・アレイ型パッケージを示す概略正面図である。
【図１２】本発明の第四実施形態に係る高抵抗率の半田
ボールを採用したボール・グリッド・アレイ型パッケー
ジの電気回路図を示している。
ボールを採用したボール・グリッド・アレイ型パッケー
ジの電気回路図を示している。
１ プローブ １ａ 接触棒 １０ パッケージ １０ａ 基板 １１ ＬＳＩ １２ 半田ボール １３ ホール ２０ パッケージ ２０ａ 基板 ２１ ＬＳＩ ２２ 半田ボール ２３ 溝 ２４ チップ部品 ２５ 電極 ３０ パッケージ ３０ａ 基板 ３１ ＬＳＩ ３２ 半田ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 浩行 神奈川県川崎市中原区小杉町一丁目403 番地 日本電気テレコムシステム株式会 社内 (72)発明者 佐藤 正樹 神奈川県川崎市中原区小杉町一丁目403 番地 日本電気テレコムシステム株式会 社内 (56)参考文献 特開 平９−260434（ＪＰ，Ａ) 特開 平７−183666（ＪＰ，Ａ) 特開 平９−246424（ＪＰ，Ａ) 実開 昭59−11449（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60
Claims (5)
- 【請求項１】 基板の上面に電子部品を実装するととも
に、この基板の下面に複数の半田ボールをマトリックス
状に配設し、この複数の各半田ボールを、前記基板内部
に備えた複数の通電部を介して前記電子部品と通電する
ことにより端子を構成したボール・グリッド・アレイ型
パッケージにおいて、 前記基板の少なくとも一の側面に開口するとともに、当
該基板内部の前記複数の各通電部まで連通したホールを
備え、 このホールに、検査用の接触棒を挿入することにより、
当該接触棒の先端が前記複数の各通電部に接触すること
を特徴としたボール・グリッド・アレイ型パッケージ。 - 【請求項２】 前記ホールが、 前記マトリックス状に配設された半田ボールの各列ごと
に形成され、前記基板の少なくとも一側面に開口すると
ともに、前記半田ボールの各列に沿って前記通電部近傍
を通過する複数のホール本体と、 この複数の各ホール本体から前記複数の各通電部にそれ
ぞれ連通する複数の溝部と、からなり、 前記複数の各ホール本体から、先端鉤形に形成した前記
検査用の接触棒を挿入することにより、当該接触棒の先
端が、前記溝部を介して前記複数の各通電部に接触する
請求項１記載のボール・グリッド・アレイ型パッケー
ジ。 - 【請求項３】 前記半田ボールの各列に沿って形成され
る各ホールが、前記ホール本体を当該列の半田ボールに
対応して複数形成したホール群からなり、 このホール群の各ホール本体が、当該列の対応する半田
ボールと通電した各通電部に連通する溝部を有する請求
項２記載のボール・グリッド・アレイ型パッケージ。 - 【請求項４】 基板の上面に電子部品を実装するととも
に、この基板の下面に複数の半田ボールをマトリックス
状に配設し、この複数の各半田ボールを、前記基板内部
に備えた複数の通電部を介して前記電子部品と通電する
ことにより端子を構成したボール・グリッド・アレイ型
パッケージにおいて、 前記基板の下面に、前記複数の半田ボールの各周囲を囲
む格子状に溝を形成す るとともに、この溝にチップ部品
を配設し、かつ、前記チップ部品を介して前記複数の半
田ボールのうち隣接する半田ボール同士を接続したボー
ル・グリッド・アレイ型パッケージ。 - 【請求項５】 基板の上面に電子部品を実装するととも
に、この基板の下面に複数の半田ボールをマトリックス
状に配設し、この複数の各半田ボールを、前記基板内部
に備えた複数の通電部を介して前記電子部品と通電する
ことにより端子を構成したボール・グリッド・アレイ型
パッケージにおいて、 前記複数の半田ボールの全部又は一部を高抵抗率材料に
より形成したことを特徴とするボール・グリッド・アレ
イ型パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10159720A JP3080924B2 (ja) | 1998-06-08 | 1998-06-08 | ボール・グリッド・アレイ型パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10159720A JP3080924B2 (ja) | 1998-06-08 | 1998-06-08 | ボール・グリッド・アレイ型パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354674A JPH11354674A (ja) | 1999-12-24 |
| JP3080924B2 true JP3080924B2 (ja) | 2000-08-28 |
Family
ID=15699815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10159720A Expired - Fee Related JP3080924B2 (ja) | 1998-06-08 | 1998-06-08 | ボール・グリッド・アレイ型パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080924B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031710A (ja) * | 2001-07-12 | 2003-01-31 | Mitsumi Electric Co Ltd | モノリシックｉｃパッケージ |
| JP2004281960A (ja) * | 2003-03-19 | 2004-10-07 | Renesas Technology Corp | 符号間干渉抑制抵抗を用いた超高速インタフェース |
| JP2013096829A (ja) * | 2011-10-31 | 2013-05-20 | Toshiba Corp | 測定用保持具及び測定装置 |
| JP6434274B2 (ja) | 2014-10-27 | 2018-12-05 | ローム株式会社 | 半導体装置 |
-
1998
- 1998-06-08 JP JP10159720A patent/JP3080924B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11354674A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0184076B1 (ko) | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 | |
| US5625299A (en) | Multiple lead analog voltage probe with high signal integrity over a wide band width | |
| US5581122A (en) | Packaging assembly with consolidated common voltage connections for integrated circuits | |
| JP4273098B2 (ja) | 多層プリント回路板 | |
| US7355421B2 (en) | Semiconductor apparatus testing arrangement and semiconductor apparatus testing method | |
| US20050242826A1 (en) | Methods for testing continuity of electrical paths through connectors of circuit assemblies | |
| US7808092B2 (en) | Semiconductor device with a plurality of ground planes | |
| US6836138B1 (en) | Module having test architecture for facilitating the testing of ball grid array packages, and test method using the same | |
| US7388279B2 (en) | Tapered dielectric and conductor structures and applications thereof | |
| EP1791407A1 (en) | Method for manufacturing multilayer printed circuit board with through hole | |
| US5825171A (en) | Universal burn-in board | |
| US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
| KR20130010822A (ko) | Ｉｃ 전류 측정용 장치 및 ｉｃ 전류 측정용 어댑터 | |
| GB2353399A (en) | Testing printed or integrated circuits | |
| JP3080924B2 (ja) | ボール・グリッド・アレイ型パッケージ | |
| US6885207B2 (en) | Method and apparatus for testing electronic devices | |
| US7282795B2 (en) | Modifying a semiconductor device to provide electrical parameter monitoring | |
| JP3070437U (ja) | 半導体試験装置 | |
| KR100216992B1 (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
| JP2571023B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2001357914A (ja) | 電気回路基板に対する同軸ケーブルの接続構造 | |
| JP3055506B2 (ja) | Ｉｃソケット | |
| US10153229B2 (en) | Method of manufacturing semiconductor products, corresponding semiconductor product and device | |
| JPH08201476A (ja) | 半導体装置試験用テストボード | |
| JPS62527B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |