JP3080061B2 - Method for forming element isolation region of semiconductor device - Google Patents
Method for forming element isolation region of semiconductor deviceInfo
- Publication number
- JP3080061B2 JP3080061B2 JP10070632A JP7063298A JP3080061B2 JP 3080061 B2 JP3080061 B2 JP 3080061B2 JP 10070632 A JP10070632 A JP 10070632A JP 7063298 A JP7063298 A JP 7063298A JP 3080061 B2 JP3080061 B2 JP 3080061B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- forming
- silicon dioxide
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の素子分
離領域の形成方法に関し、特に浅い溝に絶縁膜を埋め込
んでなるシャロー・トレンチ・アイソレーション（ＳＴ
Ｉ）の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an element isolation region of a semiconductor device, and more particularly to a shallow trench isolation (ST) in which an insulating film is embedded in a shallow groove.
The present invention relates to a method for forming I).
【０００２】[0002]
【従来の技術】サブミクロン設計ルールによる半導体装
置の素子分離領域には、ＳＴＩが採用されつつある。Ｓ
ＴＩは半導体基板の表面に設けられた溝とこの溝を埋め
込む絶縁膜とから構成されている。溝の埋め込みは、絶
縁膜の形成とこの絶縁膜の化学機械研磨（ＣＭＰ）とに
よりなされている。この絶縁膜の形成には段差被覆性の
優れた気相成長法が採用されており、具体的にはＴＥＯ
Ｓ（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を原料とした減圧気相成長
（ＬＰＣＶＤ）あるいはシラン（ＳｉＨ4 ）と酸素（Ｏ
2 ）とを原料としてアルゴン・スパッタを併用した高密
度プラズマ励起気相成長（ＨＤ−ＰＥＣＶＤ）等があ
る。2. Description of the Related Art STI is being adopted in element isolation regions of semiconductor devices based on submicron design rules. S
The TI includes a groove provided on the surface of the semiconductor substrate and an insulating film filling the groove. The trench is filled by forming an insulating film and chemical mechanical polishing (CMP) of the insulating film. For the formation of this insulating film, a vapor phase growth method having excellent step coverage is employed.
S (Si (OC 2 H 5 ) 4 ) as a raw material under reduced pressure chemical vapor deposition (LPCVD) or silane (SiH 4 ) and oxygen (O
2 ) High-density plasma-enhanced vapor phase epitaxy (HD-PECVD) using argon sputtering as a raw material.
【０００３】半導体装置の素子分離領域の形成工程の断
面模式図である図１１および図１２を参照すると、ＴＥ
ＯＳを原料としたＬＰＣＶＤによる二酸化シリコン膜を
利用したＳＴＩの形成方法（第１の従来技術）は以下の
とおりになる。Referring to FIGS. 11 and 12, which are schematic cross-sectional views of a process for forming an element isolation region of a semiconductor device,
A method of forming an STI using a silicon dioxide film by LPCVD using an OS as a raw material (first conventional technique) is as follows.
【０００４】まず、シリコン基板４０１の表面には、熱
酸化によるパッド酸化膜４０２が形成され、さらに、Ｃ
ＶＤによる窒化シリコン膜４０３が形成される。窒化シ
リコン膜４０３，パッド酸化膜４０２が順次パターニン
グされてシリコン基板４０１の表面の素子形成予定領域
にのみにパッド酸化膜４０２と窒化シリコン膜４０３と
の積層膜が残置される。異方性ドライ・エッチングによ
り、シリコン基板４０１の表面の素子分離予定領域に、
この積層膜に自己整合的に溝４０４が形成される。続い
て、上記ＬＰＣＶＤにより、全面に二酸化シリコン膜４
２１が形成される。窒化シリコン膜４０３の上面での二
酸化シリコン膜４２１の膜厚は、溝４０４の最小幅の１
／２より（例えば、溝４０４の最小幅の１／２の１．１
倍程度以上）厚くなっている。このとき、溝４０４の表
面は二酸化シリコン膜４２１により完全に覆われている
が、溝４０４内にはこの二酸化シリコン膜４２１による
鍵穴状のボイド４５１が形成されている〔図１１
（ａ）〕。First, a pad oxide film 402 is formed on the surface of a silicon substrate 401 by thermal oxidation.
A silicon nitride film 403 is formed by VD. The silicon nitride film 403 and the pad oxide film 402 are sequentially patterned so that a laminated film of the pad oxide film 402 and the silicon nitride film 403 is left only in a region where a device is to be formed on the surface of the silicon substrate 401. By the anisotropic dry etching, a region for the element isolation on the surface of the silicon substrate 401 is
A groove 404 is formed in the laminated film in a self-aligned manner. Subsequently, the silicon dioxide film 4 is formed on the entire surface by the LPCVD.
21 are formed. The thickness of the silicon dioxide film 421 on the upper surface of the silicon nitride film 403 is 1
/ 2 (for example, 1.1 of 1/2 of the minimum width of the groove 404)
More than twice) thicker. At this time, the surface of the groove 404 is completely covered by the silicon dioxide film 421, and a keyhole-shaped void 451 is formed in the groove 404 by the silicon dioxide film 421.
(A)].
【０００５】次に、二酸化シリコン膜４２１にＣＭＰが
施されて、（パッド酸化膜４０２と窒化シリコン膜４０
３とからなる上記積層膜の空隙部分を含めての）溝４０
４内にのみに二酸化シリコン膜４２１ａが残置される。
このＣＭＰは例えばＫＯＨ系の溶液を用いて行なわれ
る。このとき、上記ボイド４５１の上端の部分の二酸化
シリコン膜も除去されて、ボイド４５１は窪み４５１ａ
になる。この段階での窪み４５１ａの形状は（上端部分
を除いて）概ねボイド４５１と同じである〔図１１
（ｂ）〕。Next, CMP is performed on the silicon dioxide film 421 (the pad oxide film 402 and the silicon nitride film 40).
(Including the void portion of the laminated film)
4, the silicon dioxide film 421a is left.
This CMP is performed using, for example, a KOH-based solution. At this time, the silicon dioxide film at the upper end portion of the void 451 is also removed, and the void 451 becomes a depression 451a.
become. The shape of the depression 451a at this stage is substantially the same as that of the void 451 (except for the upper end portion) [FIG.
(B)].
【０００６】続いて、稀弗酸系の溶液による洗浄が施さ
れて、二酸化シリコン膜がエッチングされる。このと
き、窪み４５１ａの部分の二酸化シリコン膜４２１ａも
エッチングされて二酸化シリコン膜４２１ｂになり、窪
み４５１ａは窪み４５１ｂになる〔図１２（ａ）〕。Subsequently, cleaning with a diluted hydrofluoric acid-based solution is performed to etch the silicon dioxide film. At this time, the silicon dioxide film 421a in the portion of the depression 451a is also etched to become the silicon dioxide film 421b, and the depression 451a becomes the depression 451b (FIG. 12A).
【０００７】その後、熱燐酸を用いたウェット・エッチ
ングによる窒化シリコン膜４０３の除去と、緩衝弗酸を
用いたウェット・エッチングによるパッド酸化膜４０２
の除去とが行なわれて、二酸化シリコン膜４１１により
溝４０４の表面が覆われたＳＴＩが形成される。このと
き、二酸化シリコン膜４１１に形成されている窪み４５
１ｃは、パッド酸化膜４０２に対するウェット・エッチ
ングのため、窪み４５１ｂよりさらに広がっている〔図
１２（ｂ）〕。Thereafter, the silicon nitride film 403 is removed by wet etching using hot phosphoric acid, and the pad oxide film 402 is removed by wet etching using buffered hydrofluoric acid.
Is removed to form an STI in which the surface of the groove 404 is covered with the silicon dioxide film 411. At this time, the depression 45 formed in the silicon dioxide film 411 is formed.
1c is wider than the depression 451b due to wet etching of the pad oxide film 402 [FIG. 12 (b)].
【０００８】上記ＨＤ−ＰＥＣＶＤを用いたＳＴＩの形
成方法（第２の従来技術）の概要は、次のとおりになっ
ている。The outline of the method of forming the STI using the HD-PECVD (second prior art) is as follows.
【０００９】まず、溝の形成までは上記第１の従来技術
と同様に行なわれる。続いて、ＨＤ−ＰＥＣＶＤによ
り、二酸化シリコン膜が形成される。この場合、溝を埋
め込む部分での二酸化シリコン膜に、窪みおよびボイド
は形成されないようにすることは容易である。このＨＤ
−ＰＥＣＶＤの条件は、例えば次のようになっている。
圧力は０．１Ｐａ台，プラズマ・パワー密度（ソース・
パワー密度とも言う）は１Ｗ／ｃｍ2 〜５Ｗ／ｃｍ2 程
度，アルゴン・スパッタ用のバイアス・パワー密度は５
Ｗ／ｃｍ2 〜８Ｗ／ｃｍ2 程度，シランおよび酸素の流
量は５０ｓｃｃｍおよび１２０ｓｃｃｍ程度である。そ
の後、上記第１の従来技術と同様に、ＨＤ−ＰＥＣＶＤ
により形成された二酸化シリコン膜に対するＣＭＰと窒
化シリコン膜およびパッド酸化膜に対するウェット・エ
ッチングとが行なわれて、このＨＤ−ＰＥＣＶＤを採用
したＳＴＩが形成される。First, the steps up to the formation of the groove are performed in the same manner as in the first prior art. Subsequently, a silicon dioxide film is formed by HD-PECVD. In this case, it is easy to prevent dents and voids from being formed in the silicon dioxide film at the portion where the groove is buried. This HD
-The conditions of PECVD are, for example, as follows.
Pressure is on the order of 0.1 Pa, plasma power density (source
Power density also called) is 1W / cm 2 ~5W / cm 2 or so, the bias power density for argon sputtering 5
W / cm 2 ~8W / cm 2 or so, the flow of silane and oxygen is about 50sccm and 120 sccm. Thereafter, similarly to the first conventional technique, HD-PECVD
Is performed on the silicon dioxide film and wet etching is performed on the silicon nitride film and the pad oxide film to form an STI employing the HD-PECVD.
【００１０】上記２つのＳＴＩの形成方法の他に溝を多
結晶シリコン膜により充填してＳＴＩを形成する方法が
ある。例えば、ジャパニーズ・ジャーナル・オブ・アプ
ライド・フィジックス第３６巻（１９９７年），第１部
−第３Ｂ号，１３１９−１３２１ページ（Ｊａｐａｎｅ
ｓｅ−Ｊｏｕｒｎａｌ−ｏｆ−Ａｐｐｌｉｅｄ−Ｐｈｙ
ｓｉｃｓ，Ｖｏｌ．３６，ｐｐ１３１９−１３２１，Ｐ
ａｒｔ１，Ｎｏ．３Ｂ，Ｍａｒｃｈ，１９９７）には、
次のようなＳＴＩの形成方法（第３の従来技術）が報告
されている。In addition to the above two methods of forming STI, there is a method of forming STI by filling a trench with a polycrystalline silicon film. For example, Japanese Journal of Applied Physics, Vol. 36 (1997), Part 1-No. 3B, pp. 1319-1321 (Japanese)
se-Journal-of-Applied-Phy
sics, Vol. 36, pp 1319-1321, P
art1, No. 1; 3B, March, 1997)
The following STI forming method (third prior art) has been reported.
【００１１】まず、シリコン基板の表面に溝が形成され
る。次に、熱酸化による３０ｎｍの膜厚の第１の二酸化
シリコン膜が全面に形成され、さらに、ＣＶＤにより３
００ｎｍの膜厚の窒化シリコン膜および２２ｎｍの膜厚
の第２の酸化シリコン膜が全面に形成される。これによ
り、溝の表面も第１の二酸化シリコン膜，窒化シリコン
膜および第２の二酸化シリコン膜からなる薄い積層絶縁
膜により覆われる。その後、ＣＶＤにより９００ｎｍの
膜厚の多結晶シリコン膜が全面に形成される。多結晶シ
リコン膜は二酸化シリコン膜より被覆性に優れているこ
とから、溝はこの多結晶シリコン膜により充分かつ容易
に充填される。この多結晶シリコン膜に対するＣＭＰが
ＫＯＨ系の溶液を用いて行なわれる。その後、多結晶シ
リコン膜が熱酸化される。溝の底部には多結晶シリコン
膜が残置するが、この残置した多結晶シリコン膜の表面
は膜厚４００ｎｍの第３の二酸化シリコン膜により覆わ
れる。続いて、シリコン基板の表面を覆う部分の窒化シ
リコン膜および第１の二酸化シリコン膜が反応性イオン
・エッチング（ＲＩＥ）により順次エッチング除去され
て、ＳＴＩが完成する。First, a groove is formed on the surface of a silicon substrate. Next, a first silicon dioxide film having a thickness of 30 nm is formed on the entire surface by thermal oxidation.
A silicon nitride film having a thickness of 00 nm and a second silicon oxide film having a thickness of 22 nm are formed on the entire surface. Thus, the surface of the groove is also covered with the thin laminated insulating film composed of the first silicon dioxide film, the silicon nitride film, and the second silicon dioxide film. Thereafter, a polycrystalline silicon film having a thickness of 900 nm is formed on the entire surface by CVD. Since the polycrystalline silicon film has better coverage than the silicon dioxide film, the trench is sufficiently and easily filled with the polycrystalline silicon film. CMP for this polycrystalline silicon film is performed using a KOH-based solution. Thereafter, the polycrystalline silicon film is thermally oxidized. A polycrystalline silicon film is left at the bottom of the groove, and the surface of the remaining polycrystalline silicon film is covered with a 400 nm-thick third silicon dioxide film. Subsequently, the silicon nitride film and the first silicon dioxide film in the portion covering the surface of the silicon substrate are sequentially etched and removed by reactive ion etching (RIE), thereby completing STI.
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、上記第
１，第２および第３の従来技術によりＳＴＩは、それぞ
れに問題がある。However, each of the first, second and third prior arts has its own problem with the STI.
【００１３】第１の従来技術によるＳＴＩでは、図１２
（ｂ）に示したように、溝４０４を覆う二酸化シリコン
膜４１１には窪み４５１ｃが形成されている。この窪み
４５１ｃの存在により、ＳＴＩの表面上を横断する半導
体装置の配線は、加工が困難になり、さらには、マイグ
レーション耐性の低下による断線あるいは配線形成用の
導電体膜の窪み４５１ｃの側面に沿った残置による配線
間の短絡等の信頼の低下が生じやすくなる。In the STI according to the first prior art, FIG.
As shown in (b), a depression 451c is formed in the silicon dioxide film 411 covering the groove 404. Due to the presence of the depression 451c, the wiring of the semiconductor device crossing over the surface of the STI becomes difficult to process, and further, the disconnection due to a decrease in migration resistance or the side surface of the depression 451c of the conductor film for forming the wiring. It is easy to cause a decrease in reliability such as a short circuit between wirings due to the leftover.
【００１４】第２の従来技術によるＳＴＩには、ボイド
あるいは窪みを有さない形状の二酸化シリコン膜により
溝が埋め込まれるため、上記第１の従来技術に内在した
問題点は含まれない。しかしながらこの形成方法では、
このような形状の二酸化シリコン膜を溝内に形成するた
めに、大きな値の（アルゴン・スパッタ用の）バイアス
・パワー密度が必要とされることから、半導体基板の表
面にはスパッタリング時のダメージが発生しやすくな
る。その結果、特にＭＯＳトランジスタを含んだ半導体
装置ではトランジスタ特性の劣化の回避が困難になる。
本発明者等の知見によれば、バイアス・パワー密度を
１．５Ｗ／ｃｍ2 未満に低減するならばダメージの程度
も低減される。但し、このような低バイアス・パワー密
度のもとでＨＤ−ＰＥＣＶＤにより形成した二酸化シリ
コン膜の溝に対する被覆形状は、上記第１の従来技術に
よる二酸化シリコン膜の溝に対する被覆形状と同様にな
る。In the STI according to the second prior art, since the trench is filled with a silicon dioxide film having no void or depression, the problem inherent in the first prior art is not included. However, in this forming method,
Since a large value of bias power density (for argon sputtering) is required to form a silicon dioxide film having such a shape in the trench, damage during sputtering is caused on the surface of the semiconductor substrate. More likely to occur. As a result, it is difficult to avoid deterioration of transistor characteristics especially in a semiconductor device including a MOS transistor.
According to the findings of the present inventors, the degree of damage is reduced if the bias power density is reduced to less than 1.5 W / cm 2 . However, the covering shape of the groove of the silicon dioxide film formed by HD-PECVD under such a low bias power density is the same as the covering shape of the groove of the silicon dioxide film according to the first prior art.
【００１５】第３の従来技術によるＳＴＩは上記第１，
第２の従来技術に存在したような問題点は無いが、厚い
二酸化シリコン膜に上面が覆われて溝内に残置した多結
晶シリコン膜は浮遊ゲート電極として機能することにな
る。このため、第３の従来技術によるＳＴＩを具備した
半導体装置では、回路動作時の誤動作の発生が生じやす
いという電気特性および信頼性上の問題点が存在する。The STI according to the third prior art is the first,
Although there is no problem as in the second conventional technique, the polycrystalline silicon film whose upper surface is covered with the thick silicon dioxide film and which is left in the trench functions as a floating gate electrode. For this reason, the semiconductor device provided with the STI according to the third conventional technique has problems in electrical characteristics and reliability in that a malfunction during circuit operation is likely to occur.
【００１６】したがって本発明の目的は、ＳＴＩの表面
上に形成される配線の加工性と信頼性とを確保し、さら
に、半導体装置の電気特性および信頼性の劣化の抑制を
容易にできるＳＴＩの形成方法を提供することにある。Accordingly, it is an object of the present invention to provide an STI capable of ensuring the workability and reliability of the wiring formed on the surface of the STI and further suppressing the deterioration of the electrical characteristics and the reliability of the semiconductor device. It is to provide a forming method.
【００１７】[0017]
【課題を解決するための手段】本発明の半導体装置の素
子分離領域の形成方法の第１の態様の特徴は、シリコン
基板の表面にパッド酸化膜と窒化シリコン膜とを順次形
成し、この窒化シリコン膜とこのパッド酸化膜とを順次
パターニングしてこのシリコン基板の表面の素子形成予
定領域にこれらのパッド酸化膜と窒化シリコン膜との積
層膜を残置し、異方性ドライ・エッチングによりこれら
の積層膜に自己整合的にこのシリコン基板の表面の素子
分離予定領域に溝を形成する工程と、ＴＥＯＳを原料と
したＬＰＣＶＤにより、上記窒化シリコン膜の上面にお
ける膜厚が上記溝の最小幅の１／２より薄くなるように
して、これらの溝の部分において窪みのある姿態を有し
てこれらの溝を覆う二酸化シリコン膜を全面に形成する
工程と、シランを原料としたＬＰＣＶＤにより、上記窪
みの部分での膜厚がこれらの部分でのこの二酸化シリコ
ン膜の膜厚より薄く，さらに，上記窪みの上端を塞ぐよ
うに、全面に多結晶シリコン膜を形成する工程と、上記
窒化シリコン膜をストッパとしたＣＭＰにより、上記多
結晶シリコン膜および上記二酸化シリコン膜を除去し
て、上記溝内にのみにこれらの多結晶シリコン膜および
二酸化シリコン膜を残置する工程と、熱酸化により、上
記多結晶シリコン膜を酸化する工程と、ウェット・エッ
チングにより、上記窒化シリコン膜およびパッド酸化膜
を順次除去する工程とを有することにある。A feature of the first aspect of the method for forming an element isolation region of a semiconductor device according to the present invention is that a pad oxide film and a silicon nitride film are sequentially formed on the surface of a silicon substrate, The silicon film and the pad oxide film are sequentially patterned to leave a layered film of the pad oxide film and the silicon nitride film in an area where a device is to be formed on the surface of the silicon substrate, and these layers are anisotropically dry-etched. A step of forming a groove in a region to be element-isolated on the surface of the silicon substrate in a self-aligned manner with the laminated film; / 2, forming a silicon dioxide film covering these grooves with a depressed appearance at the groove portions over the entire surface so as to be thinner than / 2. By using LPCVD as a raw material, a polycrystalline silicon film is formed on the entire surface so that the film thickness at the above-mentioned depressions is smaller than the film thickness of this silicon dioxide film at these parts and the upper end of the above-mentioned depressions is closed. Removing the polycrystalline silicon film and the silicon dioxide film by CMP using the silicon nitride film as a stopper, and leaving the polycrystalline silicon film and the silicon dioxide film only in the trench. A step of oxidizing the polycrystalline silicon film by thermal oxidation and a step of sequentially removing the silicon nitride film and the pad oxide film by wet etching.
【００１８】好ましくは、上記ＣＭＰにより上記溝内に
残置された上記多結晶シリコン膜を上記熱酸化する工程
と、ウェット・エッチングにより上記窒化シリコン膜お
よびパッド酸化膜を順次除去する工程との間に、ＴＥＯ
Ｓを原料としたＬＰＣＶＤにより全面に第２の二酸化シ
リコン膜を形成し、シランを原料としたＬＰＣＶＤによ
りこの第２の二酸化シリコン膜の表面を覆う第２の多結
晶シリコン膜を形成する工程と、上記窒化シリコン膜を
ストッパとした第２のＣＭＰにより、上記第２の多結晶
シリコン膜および上記第２の二酸化シリコン膜を除去す
る工程と、上記第２の多結晶シリコン膜を熱酸化する工
程とを有している。Preferably, between the step of thermally oxidizing the polycrystalline silicon film left in the groove by the CMP and the step of sequentially removing the silicon nitride film and the pad oxide film by wet etching. , TEO
Forming a second silicon dioxide film over the entire surface by LPCVD using S as a raw material, and forming a second polycrystalline silicon film covering the surface of the second silicon dioxide film by LPCVD using silane as a raw material; Removing the second polycrystalline silicon film and the second silicon dioxide film by second CMP using the silicon nitride film as a stopper, and thermally oxidizing the second polycrystalline silicon film. have.
【００１９】本発明の半導体装置の素子分離領域の形成
方法の第２の態様の特徴は、シリコン基板の表面にパッ
ド酸化膜と窒化シリコン膜とを順次形成し、この窒化シ
リコン膜とこのパッド酸化膜とを順次パターニングして
このシリコン基板の表面の素子形成予定領域にこれらの
パッド酸化膜と窒化シリコン膜との積層膜を残置し、異
方性ドライ・エッチングによりこれらの積層膜に自己整
合的にこのシリコン基板の表面の素子分離予定領域に溝
を形成する工程と、シランと酸素とを原料としてスパッ
タ用のバイアス・パワー密度が低い状態のもとでのＨＤ
−ＰＥＣＶＤによる二酸化シリコン膜の形成と、シラン
を原料としてスパッタ用のバイアス・パワー密度が低い
状態のもとでのＨＤ−ＰＥＣＶＤによりこの二酸化シリ
コン膜より膜厚の薄い非晶質シリコン膜の形成とを交互
に複数回繰り返して、全面を覆う第２の積層膜を形成す
る工程と、上記窒化シリコン膜をストッパとしたＣＭＰ
により、上記第２の積層膜を除去して、上記溝内にのみ
にこれらの第２の積層膜を残置する工程と、上記第２の
積層膜を構成する上記非晶質シリコン膜を熱酸化する工
程と、ウェット・エッチングにより、上記窒化シリコン
膜およびパッド酸化膜を順次除去する工程とを有するこ
とにある。A feature of the second aspect of the method for forming an element isolation region of a semiconductor device according to the present invention is that a pad oxide film and a silicon nitride film are sequentially formed on the surface of a silicon substrate, and the silicon nitride film and the pad oxide film are formed. The silicon oxide film and the silicon nitride film are sequentially patterned to leave a laminated film of the pad oxide film and the silicon nitride film in a region where a device is to be formed on the surface of the silicon substrate. Forming a groove in a device isolation region on the surface of the silicon substrate; and forming a HD with a low bias power density for sputtering using silane and oxygen as raw materials.
-Formation of a silicon dioxide film by PECVD and formation of an amorphous silicon film thinner than the silicon dioxide film by HD-PECVD under a condition of low bias power density for sputtering from silane. Alternately repeating a plurality of times to form a second laminated film covering the entire surface, and performing CMP using the silicon nitride film as a stopper.
Removing the second laminated film and leaving the second laminated film only in the groove, and thermally oxidizing the amorphous silicon film constituting the second laminated film. And a step of sequentially removing the silicon nitride film and the pad oxide film by wet etching.
【００２０】好ましくは、上記ＣＭＰにより上記溝内に
残置された上記第２の積層膜の上記非晶質シリコン膜の
熱酸化する工程と、ウェット・エッチングにより上記窒
化シリコン膜およびパッド酸化膜を順次除去する工程と
の間に、シランと一酸化二窒素とを原料としたＬＰＣＶ
Ｄにより、全面にＨＴＯ膜を形成する工程と、上記窒化
シリコン膜をストッパとした第２のＣＭＰにより、上記
ＨＴＯ膜を除去して、上記溝内にのみにこれらのＨＴＯ
膜を残置する工程とを有している。Preferably, the step of thermally oxidizing the amorphous silicon film of the second laminated film left in the groove by the CMP and the step of sequentially etching the silicon nitride film and the pad oxide film by wet etching. LPCV using silane and dinitrogen monoxide as raw materials during the removing step
D, forming the HTO film on the entire surface, and removing the HTO film by the second CMP using the silicon nitride film as a stopper, and leaving these HTO films only in the trenches.
Leaving the film.
【００２１】[0021]
【発明の実施の形態】次に、本発明について図面を参照
して説明する。Next, the present invention will be described with reference to the drawings.
【００２２】半導体装置の素子分離領域の形成工程の断
面模式図である図１および図２を参照すると、本発明の
第１の実施の形態の第１の実施例によるＳＴＩの形成
は、以下のとおりになっている。Referring to FIGS. 1 and 2 which are schematic cross-sectional views of a step of forming an element isolation region of a semiconductor device, the formation of an STI according to the first example of the first embodiment of the present invention is as follows. It is as follows.
【００２３】まず、所要導電型のシリコン基板１０１の
表面には、熱酸化により膜厚１０ｎｍ程度のパッド酸化
膜１０２が形成され、さらに、ＣＶＤにより膜厚１００
ｎｍ程度の窒化シリコン膜１０３が形成される。窒化シ
リコン膜１０３，パッド酸化膜１０２が順次パターニン
グされてシリコン基板１０１の表面の素子形成予定領域
にのみにパッド酸化膜１０２と窒化シリコン膜１０３と
の積層膜が残置される。異方性ドライ・エッチングによ
り、シリコン基板１０１の表面の素子分離予定領域に、
この積層膜に自己整合的に溝１０４が形成される。この
場合、この溝１０４の側面は、シリコン基板１０１の表
面に対して垂直になっている。この溝１０４の最小幅は
２００ｎｍ程度であり、（シリコン基板１０１におけ
る）溝１０４の深さは３００ｎｍ程度であり、溝１０４
のアスペクト比は１．５（上記積層膜を含めると２．
０）程度である。First, a pad oxide film 102 having a thickness of about 10 nm is formed on the surface of a silicon substrate 101 of a required conductivity type by thermal oxidation.
A silicon nitride film 103 of about nm is formed. The silicon nitride film 103 and the pad oxide film 102 are sequentially patterned so that a laminated film of the pad oxide film 102 and the silicon nitride film 103 is left only in a region where a device is to be formed on the surface of the silicon substrate 101. By anisotropic dry etching, a region to be element-isolated on the surface of the silicon substrate 101 is
A groove 104 is formed in the laminated film in a self-aligned manner. In this case, the side surface of the groove 104 is perpendicular to the surface of the silicon substrate 101. The minimum width of the groove 104 is about 200 nm, and the depth of the groove 104 (in the silicon substrate 101) is about 300 nm.
Has an aspect ratio of 1.5 (2.
0).
【００２４】次に、成膜温度が７００℃程度，圧力が９
３Ｐａ程度，ＴＥＯＳの流量が１５０ｓｃｃｍ程度の条
件のもとでのＬＰＣＶＤにより、全面に二酸化シリコン
膜１２１が形成される。このとき上記アスペクト比で
は、窒化シリコン膜１０３の側面近傍における二酸化シ
リコン膜１２１の段差被覆率は９０％程度，溝１０４底
面での二酸化シリコン膜１２１の被覆率は７０％程度と
なることから、溝１０４を覆う部分での二酸化シリコン
膜１２１には、窪みが形成される。窒化シリコン膜１０
３の上面での二酸化シリコン膜１２１の膜厚は７０ｎｍ
程度である。溝１０４の長て方向に直交する面におい
て、この窪みの最小空隙幅は７４ｎｍ程度，最大空隙幅
は１０２ｎｍ程度になる。Next, the film formation temperature is about 700.degree.
A silicon dioxide film 121 is formed on the entire surface by LPCVD under the conditions of about 3 Pa and a flow rate of TEOS of about 150 sccm. At this time, in the above aspect ratio, the step coverage of the silicon dioxide film 121 near the side surface of the silicon nitride film 103 is about 90%, and the coverage of the silicon dioxide film 121 on the bottom of the groove 104 is about 70%. A dent is formed in the silicon dioxide film 121 in a portion covering 104. Silicon nitride film 10
The thickness of the silicon dioxide film 121 on the upper surface of No. 3 is 70 nm.
It is about. In a plane orthogonal to the longitudinal direction of the groove 104, the minimum gap width of this dent is about 74 nm, and the maximum gap width is about 102 nm.
【００２５】本第１の実施の形態の本第１の実施例で
は、１．５×「二酸化シリコン膜１２１の窪みの最小空
隙幅」≧「二酸化シリコン膜１２１の窪みの最大空隙
幅」となることが好ましい。窒化シリコン膜１０３の上
面での二酸化シリコン膜１２１の膜厚は、この条件とこ
の成膜時の段差被覆率および底面被覆率とから設定され
る。段差被覆率および底面被覆率は、溝１０４のアスペ
クト比により一義的に定まるのではなく、溝１０４の最
小幅および深さにも依存した値になる。In the first example of the first embodiment, 1.5 × “minimum void width of the depression of the silicon dioxide film 121” ≧ “maximum void width of the depression of the silicon dioxide film 121”. Is preferred. The thickness of the silicon dioxide film 121 on the upper surface of the silicon nitride film 103 is set based on this condition and the step coverage and the bottom coverage at the time of this film formation. The step coverage and the bottom surface coverage are not uniquely determined by the aspect ratio of the groove 104, but take values depending on the minimum width and the depth of the groove 104.
【００２６】続いて、同じＬＰＣＶＤ装置からシリコン
基板１０１を取り出すことなく、成膜温度が６２０℃程
度，圧力が１３Ｐａ程度，シランの流量が８０ｓｃｃｍ
程度の条件のもとでのＬＰＣＶＤにより、全面に多結晶
シリコン膜１２２が形成される。この成膜条件のもとで
の多結晶シリコン膜１２２の成長は反応律速領域で行な
われることから、上記窪みをなす部分の二酸化シリコン
膜１２１の表面は概ね同じ膜厚の多結晶シリコン膜１２
２により覆われる。この多結晶シリコン膜１２２の膜厚
は、上記窪みを除いた部分の二酸化シリコン膜１２１の
表面では５０ｎｍ程度であり、窪みをなす部分での二酸
化シリコン膜１２１の表面では３７ｎｍ程度である。こ
の場合、窪みを除いた部分の二酸化シリコン膜１２１の
表面を覆う多結晶シリコン膜１２２の膜厚が３７ｎｍ以
上であるならば、この窪みの上端はこの多結晶シリコン
膜１２２により塞がれることとなる。多結晶シリコン膜
１２２に覆われた結果、窪みは鍵穴状のボイド１５１に
なる。このとき、溝１０４の長て方向に直交する面にお
けるボイド１５１の最大隙幅の値は、ボイド１５１を構
成する部分での多結晶シリコン膜１２２の膜厚の値より
小さくなっている〔図１（ａ）〕。Subsequently, without taking out the silicon substrate 101 from the same LPCVD apparatus, the film formation temperature is about 620 ° C., the pressure is about 13 Pa, and the flow rate of silane is 80 sccm.
A polycrystalline silicon film 122 is formed on the entire surface by LPCVD under such conditions. Since the growth of the polycrystalline silicon film 122 under these film forming conditions is performed in the reaction rate-determining region, the surface of the silicon dioxide film 121 in the above-mentioned concave portion has a substantially same thickness as the polycrystalline silicon film 12.
2 covered. The film thickness of the polycrystalline silicon film 122 is about 50 nm on the surface of the silicon dioxide film 121 excluding the above-mentioned depression, and is about 37 nm on the surface of the silicon dioxide film 121 in the part forming the depression. In this case, if the thickness of the polycrystalline silicon film 122 covering the surface of the silicon dioxide film 121 excluding the depression is 37 nm or more, the upper end of the depression is closed by the polycrystalline silicon film 122. Become. As a result of being covered with the polycrystalline silicon film 122, the depression becomes a keyhole-shaped void 151. At this time, the value of the maximum gap width of the void 151 in a plane orthogonal to the longitudinal direction of the groove 104 is smaller than the value of the film thickness of the polycrystalline silicon film 122 in a portion constituting the void 151 [FIG. (A)].
【００２７】次に、窒化シリコン膜１０３をストッパに
して、シリコン基板１０１を覆う多結晶シリコン膜１２
２，二酸化シリコン膜１２１に対して、１２ｗｔ．％の
シリカを含だｐＨ１０．８前後のＫＯＨ系溶液を用いて
ＣＭＰが施される。このＣＭＰにより、二酸化シリコン
膜１２１ａと多結晶シリコン膜１２２ａとが溝１０４を
覆う姿態を有して，溝１０４内に残置されれ、ボイド１
５１の上端が開放されて窪み１５１ａになる〔図１
（ｂ）〕。このＣＭＰでは、二酸化シリコン膜より多結
晶シリコン膜の方が研磨速度が高くなっている。しかし
ながらこの程度のｐＨ（弱アルカリ性）では、多結晶シ
リコン膜はウェット・エッチングされない。続いて、稀
弗酸系の溶液による洗浄が行なわれる。本第１の実施の
形態の本第１の実施例では、上記第１の従来技術と相違
して、窪み１５１ａの表面が多結晶シリコン膜１２２ａ
からなるため、この洗浄を施しても、窪み１５１ａは広
がらない。Next, using the silicon nitride film 103 as a stopper, the polycrystalline silicon film 12 covering the silicon substrate 101 is formed.
2, 12 wt. CMP is performed using a KOH-based solution containing about 10.8% silica and having a pH of about 10.8. By this CMP, the silicon dioxide film 121a and the polycrystalline silicon film 122a are left in the groove 104 so as to cover the groove 104, and the void 1 is formed.
The upper end of 51 is opened to form a depression 151a [FIG.
(B)]. In this CMP, the polishing rate of the polycrystalline silicon film is higher than that of the silicon dioxide film. However, at this level of pH (weakly alkaline), the polycrystalline silicon film is not wet-etched. Subsequently, cleaning with a diluted hydrofluoric acid-based solution is performed. In the first example of the first embodiment, unlike the first prior art, the surface of the depression 151a is formed by a polycrystalline silicon film 122a.
Therefore, even if this cleaning is performed, the depression 151a does not spread.
【００２８】次に、例えば１０５０℃程度のスチーム
（Ｈ2 Ｏ）による熱酸化が１０分程度行なわれ、多結晶
シリコン膜１２２ａの熱酸化と、二酸化シリコン膜１２
１ａの緻密化とがなされて、窪み１５１ａが消滅し、溝
１０４は二酸化シリコン膜１４１により充填される〔図
１（ｃ）〕。窪み１５１ａが消滅する理由は、多結晶シ
リコン膜１２２ａが熱酸化されると１．５倍の堆積の二
酸化シリコン膜になることと、ボイド１５１の部分に形
成されていた多結晶シリコン膜の膜厚がボイド１５１の
最大空隙幅以上であることとによる。この熱酸化では、
窪み１５１ａに露出した面と二酸化シリコン膜１２１ａ
との界面とから多結晶シリコン膜１２２ａに対して酸素
の供給が行なわれる。Next, thermal oxidation using steam (H 2 O) at, for example, about 1050 ° C. is performed for about 10 minutes to thermally oxidize the polycrystalline silicon film 122a and the silicon dioxide film 12a.
As the densification 1a is performed, the depression 151a disappears, and the groove 104 is filled with the silicon dioxide film 141 (FIG. 1C). The reason why the depression 151a disappears is that when the polycrystalline silicon film 122a is thermally oxidized, the polycrystalline silicon film 122a becomes a 1.5 times-deposited silicon dioxide film, and the film thickness of the polycrystalline silicon film formed in the void 151 portion. Is greater than or equal to the maximum void width of the void 151. In this thermal oxidation,
The surface exposed to the depression 151a and the silicon dioxide film 121a
Oxygen is supplied to polycrystalline silicon film 122a from the interface with.
【００２９】この熱酸化の温度は、１０００℃より高く
１２００℃より低いことが好ましい。１０００℃より高
い温度ではＳｉＯ2 分子が動きやすくなり、熱酸化され
た二酸化シリコンにストレスが蓄積されにくくなる。し
かしながら１２００℃以上の温度で熱酸化を行なうと、
窒化シリコン膜１０３の軟化が生じて、素子形成領域の
区画が不明確になる。The temperature of this thermal oxidation is preferably higher than 1000 ° C. and lower than 1200 ° C. At a temperature higher than 1000 ° C., the SiO 2 molecules move easily, and stress is less likely to be accumulated in thermally oxidized silicon dioxide. However, when thermal oxidation is performed at a temperature of 1200 ° C. or more,
The softening of the silicon nitride film 103 occurs, and the division of the element formation region becomes unclear.
【００３０】その後、熱燐酸を用いたウェット・エッチ
ングによる窒化シリコン膜１０３の除去と、緩衝弗酸を
用いたウェット・エッチングによるパッド酸化膜１０２
の除去とが行なわれる。この緩衝弗酸を用いたウェット
・エッチングにより二酸化シリコン膜１４１の表面をエ
ッチングされて二酸化シリコン膜１１１になり、これら
の二酸化シリコン膜１１１により溝１０４が充填された
ＳＴＩが形成される〔図２〕。Thereafter, the silicon nitride film 103 is removed by wet etching using hot phosphoric acid, and the pad oxide film 102 is removed by wet etching using buffered hydrofluoric acid.
Is performed. The surface of silicon dioxide film 141 is etched by wet etching using buffered hydrofluoric acid to form silicon dioxide film 111, and STI in which trench 104 is filled with silicon dioxide film 111 is formed (FIG. 2). .
【００３１】このように本第１の実施の形態の本第１の
実施例によれば、溝１０４を充填する二酸化シリコン膜
１１１は、窪みあるいは鍵穴状のボイドが存在しないよ
うに形成することが可能になる。このため、本第１の実
施例によるＳＴＩでは、ＳＴＩの表面上に形成される配
線の加工性と信頼性との確保が容易になり、さらに、半
導体装置の電気特性および信頼性の劣化の抑制も容易に
なる。なお本第１の実施例の説明に採用した各種の数値
は、上記数値に限定されるものではない。As described above, according to the first example of the first embodiment, the silicon dioxide film 111 filling the groove 104 can be formed such that no dent or keyhole-shaped void exists. Will be possible. Therefore, in the STI according to the first embodiment, it is easy to ensure the workability and reliability of the wiring formed on the surface of the STI, and furthermore, it is possible to suppress the deterioration of the electrical characteristics and the reliability of the semiconductor device. Will also be easier. The various numerical values adopted in the description of the first embodiment are not limited to the above numerical values.
【００３２】本第１の実施の形態の上記第１の実施例で
は溝１０４の側面がシリコン基板１０１の表面に垂直で
あったが、本第１の実施の形態はこれに限定されるもの
ではない。Although the side surface of the groove 104 is perpendicular to the surface of the silicon substrate 101 in the first example of the first embodiment, the first embodiment is not limited to this. Absent.
【００３３】半導体装置の素子分離領域の形成工程の断
面模式図である図３および図４を参照すると、本第１の
実施の形態の第２の実施例は、ＳＴＩの溝の側面がシリ
コン基板の表面に対してテーパーを有し，溝の表面には
熱酸化膜が形成されている点において、本第１の実施の
形態の上記第１の実施例と相違している。本第２の実施
例によるＳＴＩの形成は、以下のとおりになっている。Referring to FIGS. 3 and 4, which are schematic cross-sectional views of a step of forming an element isolation region of a semiconductor device, the second embodiment of the first embodiment is such that the side surface of the STI trench is a silicon substrate. This embodiment differs from the first embodiment of the first embodiment in that the surface of the groove has a taper and a thermal oxide film is formed on the surface of the groove. The formation of the STI according to the second embodiment is as follows.
【００３４】まず、所要導電型のシリコン基板１０１の
表面には、熱酸化により膜厚１０ｎｍ程度のパッド酸化
膜１０２が形成され、さらに、ＣＶＤにより膜厚１００
ｎｍ程度の窒化シリコン膜１０３が形成される。フォト
レジスト膜パターン（図示せず）をマスクにした異方性
ドライ・エッチングにより、窒化シリコン膜１０３，パ
ッド酸化膜１０２が順次パターニングされて、シリコン
基板１０１の表面の素子形成予定領域にのみにパッド酸
化膜１０２と窒化シリコン膜１０３との積層膜が残置さ
れる。この積層膜の最小空隙幅は２００ｎｍ程度であ
る。First, a pad oxide film 102 having a thickness of about 10 nm is formed on the surface of a silicon substrate 101 of a required conductivity type by thermal oxidation.
A silicon nitride film 103 of about nm is formed. The silicon nitride film 103 and the pad oxide film 102 are sequentially patterned by anisotropic dry etching using a photoresist film pattern (not shown) as a mask, and a pad is formed only in a region where a device is to be formed on the surface of the silicon substrate 101. A stacked film of the oxide film 102 and the silicon nitride film 103 is left. The minimum gap width of this laminated film is about 200 nm.
【００３５】上記フォトレジスト膜パターンをマスクに
して、１３Ｐａ程度の圧力のもとで１５０ｓｃｃｍ程度
の臭化水素（ＨＢｒ）と４０ｓｃｃｍ程度の塩素（Ｃｌ
2 ）と５ｓｃｃｍ程度を酸素（Ｏ2 ）とをエッチング・
ガスに用いた異方性エッチングにより、シリコン基板１
０１がテーパー・エッチングされて、溝１０５が形成さ
れる。このときのテーパー角度は８５°程度であり、溝
１０５の（シリコン基板１０１に設けられた部分の）深
さは３００ｎｍ程度である。テーパー角度をさらに緩や
かにするには、酸素の流量比を高めればよい。なお、本
第２の実施例では、シリコン基板１０１の表面の素子形
成予定領域に残置される上記積層膜の形成のための異方
性エッチングはテーパー・エッチングを採用してない
が、これがテーパー・エッチングでもよい。この場合に
は、エッチング・ガス中に小量の流量の酸素を添加すれ
ばよい。Using the photoresist film pattern as a mask, about 150 sccm of hydrogen bromide (HBr) and about 40 sccm of chlorine (Cl) under a pressure of about 13 Pa.
2 ) Etch about 5 sccm with oxygen (O 2 )
Silicon substrate 1 is formed by anisotropic etching using gas.
01 is tapered etched to form a groove 105. At this time, the taper angle is about 85 °, and the depth of the groove 105 (the portion provided on the silicon substrate 101) is about 300 nm. To make the taper angle more gentle, the flow rate ratio of oxygen may be increased. In the second embodiment, the anisotropic etching for forming the laminated film left in the region where the element is to be formed on the surface of the silicon substrate 101 does not employ tapered etching. Etching may be used. In this case, a small amount of oxygen may be added to the etching gas.
【００３６】次に、フォトレジスト膜パターンが除去さ
れる。例えば１１００℃希釈酸素雰囲気で１５分間程度
の熱酸化が行なわれて、溝１０５の表面には膜厚２０ｎ
ｍ程度の二酸化シリコン膜１０８が形成される〔図３
（ａ）〕。この熱酸化の温度は、１０５０℃より高く１
２００℃より低いことが好ましい。１０５０℃以下の温
度では窒化シリコン膜１０３（二酸化シリコン膜１０
２）の側面直下近傍のシリコン基板１０１の酸化が抑制
されやすくなり、素子形成領域の区画が不明確になる。
この場合、特に、ＭＯＳトランジスタを含でなる半導体
装置では、電気特性に不具合が生じやすくなる。Next, the photoresist film pattern is removed. For example, thermal oxidation is performed for about 15 minutes in a diluted oxygen atmosphere at 1100 ° C.
m of silicon dioxide film 108 is formed [FIG.
(A)]. The temperature of this thermal oxidation is higher than 1050 ° C. and 1
Preferably it is lower than 200 ° C. At a temperature of 1050 ° C. or less, the silicon nitride film 103 (the silicon dioxide film 10
Oxidation of the silicon substrate 101 immediately below the side face in 2) is easily suppressed, and the division of the element formation region becomes unclear.
In this case, in particular, in a semiconductor device including a MOS transistor, a problem easily occurs in electrical characteristics.
【００３７】次に、上記第１の実施例と同じ成膜条件の
もとに、二酸化シリコン膜１２３と多結晶シリコン膜１
２４とが順次全面に形成される。窒化シリコン膜１０３
の上面でのこの二酸化シリコン膜１２３の膜厚は例えば
１００ｎｍ程度であり、この二酸化シリコン膜１２３も
窪みを有した姿態で溝１０５の表面を覆っている。溝１
０５の底部を覆う部分でのこの二酸化シリコン膜１２３
の膜厚は７０ｎｍ程度である。この窪みの形状は、上記
第１の実施例における二酸化シリコン膜１２１の窪みと
相違して、溝１０５の底部近傍では底部に向うにしたが
って空隙幅が狭くなる。上記積層膜の側面での二酸化シ
リコン膜１２３の最小空隙幅は２０ｎｍ程度になってい
る。（窒化シリコン膜１０３の上面を覆う部分におけ
る）二酸化シリコン膜１２３を覆う部分での多結晶シリ
コン膜１２４の膜厚は２０ｎｍ程度であり、上記二酸化
シリコン膜１２３による窪みを覆う部分での多結晶シリ
コン膜１２４の平均膜厚は１０ｎｍ程度である。この多
結晶シリコン膜１２４により二酸化シリコン膜１２３に
よる窪みの上端は塞がれることになり、溝１０５を充填
する部分での多結晶シリコン膜１２４には鍵穴状のボイ
ド１５２が形成される〔図３（ｂ）〕。Next, the silicon dioxide film 123 and the polycrystalline silicon film 1 are formed under the same film forming conditions as in the first embodiment.
24 are sequentially formed on the entire surface. Silicon nitride film 103
The silicon dioxide film 123 on the upper surface has a thickness of, for example, about 100 nm, and the silicon dioxide film 123 also covers the surface of the groove 105 in a form having a depression. Groove 1
The silicon dioxide film 123 in a portion covering the bottom of the silicon dioxide film 123
Has a thickness of about 70 nm. The shape of the depression is different from the depression of the silicon dioxide film 121 in the first embodiment, and the gap width becomes smaller near the bottom of the groove 105 toward the bottom. The minimum gap width of the silicon dioxide film 123 on the side surface of the laminated film is about 20 nm. The thickness of the polycrystalline silicon film 124 at the portion covering the silicon dioxide film 123 (at the portion covering the upper surface of the silicon nitride film 103) is about 20 nm, and the polycrystalline silicon at the portion covering the depression by the silicon dioxide film 123 is provided. The average thickness of the film 124 is about 10 nm. The upper end of the depression formed by the silicon dioxide film 123 is closed by the polycrystalline silicon film 124, and a keyhole-shaped void 152 is formed in the polycrystalline silicon film 124 at a portion filling the groove 105 [FIG. (B)].
【００３８】続いて、上記第１の実施例と同じ条件のも
とにＣＭＰが施されて、溝１０５内にのみに二酸化シリ
コン膜１２３ａと多結晶シリコン膜１２４ａとが残置さ
れる。このＣＭＰによって、ボイド１５２は窪み１５２
ａになる〔図３（ｃ）〕。Subsequently, CMP is performed under the same conditions as in the first embodiment, and the silicon dioxide film 123a and the polycrystalline silicon film 124a are left only in the trench 105. By this CMP, the void 152 is formed in the depression 152.
a (FIG. 3C).
【００３９】次に、上記第１の実施例と同様に、稀弗酸
系の溶液による洗浄が行なわれる。続いて、例えば１０
５０℃程度のスチームによる熱酸化が１０分程度行なわ
れ、多結晶シリコン膜１２４ａの熱酸化と、二酸化シリ
コン膜１２３ａの緻密化とがなされて、窪み１５２ａが
消滅し、溝１０５は二酸化シリコン膜１４２により充填
される〔図４（ａ）〕。Next, similarly to the first embodiment, cleaning with a dilute hydrofluoric acid-based solution is performed. Then, for example, 10
The thermal oxidation by steam at about 50 ° C. is performed for about 10 minutes, the thermal oxidation of the polycrystalline silicon film 124a and the densification of the silicon dioxide film 123a are performed, the depression 152a disappears, and the trench 105 becomes the silicon dioxide film 142. [FIG. 4A].
【００４０】その後、上記第１の実施例と同様に、熱燐
酸を用いたウェット・エッチングによる窒化シリコン膜
１０３の除去と、緩衝弗酸を用いたウェット・エッチン
グによるパッド酸化膜１０２の除去とが行なわれる。こ
の緩衝弗酸を用いたウェット・エッチングにより二酸化
シリコン膜１４２の表面がエッチングされてなる二酸化
シリコン膜１１２により、溝１０５が充填されたＳＴＩ
が形成される〔図４（ｂ）〕。Thereafter, similarly to the first embodiment, the removal of the silicon nitride film 103 by wet etching using hot phosphoric acid and the removal of the pad oxide film 102 by wet etching using buffered hydrofluoric acid are performed. Done. STI in which trench 105 is filled with silicon dioxide film 112 formed by etching the surface of silicon dioxide film 142 by wet etching using buffered hydrofluoric acid
Is formed [FIG. 4 (b)].
【００４１】本第１の実施の形態の本第２の実施例は、
本第１の実施の形態の上記第１の実施例の有した効果を
有している。さらに本第２の実施例では、溝１０５の形
成にテーパー・エッチングを採用したことにより、上記
第１の実施例に比べて、二酸化シリコン膜１２３（およ
び多結晶シリコン膜１２４）の膜厚設定に対する制約条
件は緩和される。なお、本第２の実施例の説明に採用し
た各種の数値は、上記数値に限定されるものではない。The second example of the first embodiment is as follows.
The second embodiment has the same advantages as the first embodiment of the first embodiment. Further, in the second embodiment, since the taper etching is used for forming the groove 105, the thickness of the silicon dioxide film 123 (and the polycrystalline silicon film 124) is set smaller than that in the first embodiment. Constraints are relaxed. Note that the various numerical values adopted in the description of the second embodiment are not limited to the above numerical values.
【００４２】上記第１の実施の形態では、溝の最小幅は
１種類であった。本発明の第２の実施の形態によるＳＴ
Ｉの形成方法は、上記第１の実施の形態における第１の
溝の他に最小幅がこれより広い値を有した第２の溝が存
在する場合におけるＳＴＩの形成方法の一例である。In the first embodiment, the minimum width of the groove is one. ST according to the second embodiment of the present invention
The method of forming I is an example of the method of forming STI in the case where there is a second groove having a wider minimum width than the first groove in the first embodiment.
【００４３】半導体装置の素子分離領域の形成工程の断
面模式図である図５，図６および図７を参照すると、本
発明の第２の実施の形態の一実施例によるＳＴＩの形成
方法は、以下のとおりになっている。Referring to FIGS. 5, 6, and 7, which are schematic cross-sectional views of a step of forming an element isolation region of a semiconductor device, a method of forming an STI according to an example of the second embodiment of the present invention is as follows. It is as follows.
【００４４】まず、所要導電型のシリコン基板２０１の
表面には、熱酸化により膜厚１０ｎｍ程度のパッド酸化
膜２０２が形成され、さらに、ＣＶＤにより膜厚１００
ｎｍ程度の窒化シリコン膜２０３が形成される。フォト
レジスト膜パターン（図示せず）をマスクにした異方性
ドライ・エッチングにより、窒化シリコン膜２０３，パ
ッド酸化膜２０２が順次パターニングされて、シリコン
基板２０１の表面の素子形成予定領域にのみにパッド酸
化膜２０２と窒化シリコン膜２０３との積層膜が残置さ
れる。この積層膜の最小空隙幅は、２００ｎｍ程度のも
のと５００ｎｍ程度のものとの２種類のものが存在す
る。First, a pad oxide film 202 having a thickness of about 10 nm is formed on the surface of a silicon substrate 201 of a required conductivity type by thermal oxidation.
A silicon nitride film 203 of about nm is formed. The silicon nitride film 203 and the pad oxide film 202 are sequentially patterned by anisotropic dry etching using a photoresist film pattern (not shown) as a mask, and a pad is formed only in a region where a device is to be formed on the surface of the silicon substrate 201. A stacked film of the oxide film 202 and the silicon nitride film 203 is left. There are two types of minimum gap widths of the laminated film, about 200 nm and about 500 nm.
【００４５】上記フォトレジスト膜パターンをマスクに
して、上記第１の実施の形態の上記第２の実施例と同様
の条件でのシリコン基板２０１のテーパー・エッチング
が行なわれて、上記積層膜の最小空隙幅が２００ｎｍ程
度の部分および最小空隙幅が５００ｎｍ程度の部分に
は、それぞれ溝２０５および溝２０６が形成される。こ
のときのテーパー角度はそれぞれ８５°程度であり、溝
２０５，２０６の（シリコン基板２０１に設けられた部
分の）深さはそれぞれ３００ｎｍ程度である。フォトレ
ジスト膜パターンが除去された後、例えば１１００℃の
希釈酸素雰囲気で１５分間程度の熱酸化が行なわれて、
溝２０５，２０６の表面には膜厚２０ｎｍ程度の二酸化
シリコン膜２０８がそれぞれ形成される。Using the photoresist film pattern as a mask, the silicon substrate 201 is subjected to taper etching under the same conditions as in the second embodiment of the first embodiment, and Grooves 205 and 206 are formed in a portion having a gap width of about 200 nm and a portion having a minimum gap width of about 500 nm, respectively. At this time, the taper angles are about 85 °, and the depths of the grooves 205 and 206 (portions provided on the silicon substrate 201) are about 300 nm. After the photoresist film pattern is removed, thermal oxidation is performed for about 15 minutes in a diluted oxygen atmosphere at 1100 ° C., for example.
A silicon dioxide film 208 having a thickness of about 20 nm is formed on the surfaces of the grooves 205 and 206, respectively.
【００４６】次に、上記第１の実施の形態の上記第１の
実施例と同じ成膜条件のもとに、二酸化シリコン膜２２
１と多結晶シリコン膜２２２とが順次全面に形成され
る。窒化シリコン膜２０３の上面におけるこの二酸化シ
リコン膜２２１の膜厚は例えば１００ｎｍ程度であり、
この二酸化シリコン膜２２１も窪みを有した姿態で溝２
０５および溝２０６の表面を覆っている。溝２０５の底
部を覆う部分でのこの二酸化シリコン膜２２１の膜厚は
７０ｎｍ程度である。（窒化シリコン膜２０３の上面を
覆う部分において）二酸化シリコン膜２２１を覆う部分
での多結晶シリコン膜２２２の膜厚は２０ｎｍ程度であ
り、溝２０５における上記二酸化シリコン膜２２１によ
る窪みを覆う部分での多結晶シリコン膜２２２の平均膜
厚は１０ｎｍ程度である。溝２０５の部分では、この多
結晶シリコン膜２２２により二酸化シリコン膜２２１に
よる窪みの上端は塞がれることになり、溝２０５を充填
する部分での多結晶シリコン膜２２２には鍵穴状のボイ
ド２５２が形成される。溝２０６における二酸化シリコ
ン膜２２１の窪みを覆う部分での多結晶シリコン膜２２
２の膜厚は２０ｎｍ程度であり、この部分では多結晶シ
リコン膜２２２が露出面となる窪み２５６が形成される
ことになる〔図５（ａ）〕。Next, the silicon dioxide film 22 is formed under the same film forming conditions as in the first embodiment of the first embodiment.
1 and a polycrystalline silicon film 222 are sequentially formed on the entire surface. The thickness of the silicon dioxide film 221 on the upper surface of the silicon nitride film 203 is, for example, about 100 nm.
This silicon dioxide film 221 also has a recess 2
05 and the surface of the groove 206. The thickness of the silicon dioxide film 221 at the portion covering the bottom of the groove 205 is about 70 nm. The thickness of the polycrystalline silicon film 222 at the portion covering the silicon dioxide film 221 (at the portion covering the upper surface of the silicon nitride film 203) is about 20 nm, and at the portion covering the depression in the trench 205 due to the silicon dioxide film 221. The average thickness of the polycrystalline silicon film 222 is about 10 nm. In the groove 205, the upper end of the depression formed by the silicon dioxide film 221 is closed by the polycrystalline silicon film 222, and a keyhole-shaped void 252 is formed in the polycrystalline silicon film 222 in the portion filling the groove 205. It is formed. Polycrystalline silicon film 22 at a portion covering a depression of silicon dioxide film 221 in groove 206
The film thickness of No. 2 is about 20 nm, and a dent 256 is formed at this portion where the polycrystalline silicon film 222 is exposed (FIG. 5A).
【００４７】続いて、上記第１の実施の形態の上記第１
の実施例と同じ条件のもとにＣＭＰが施されて、溝２０
５内には二酸化シリコン膜２２１ａと多結晶シリコン膜
２２２ａとが残置され、溝２０６内には二酸化シリコン
膜２２１ｂと多結晶シリコン膜２２２ｂとが残置され
る。このＣＭＰによって、ボイド２５２は窪み２５２ａ
になり、窪み２５６は窪み２５６ａになる〔図５
（ｂ）〕。Subsequently, the first embodiment of the first embodiment is described.
CMP is performed under the same conditions as in the embodiment of FIG.
5, the silicon dioxide film 221a and the polycrystalline silicon film 222a are left, and the trench 206 is left with the silicon dioxide film 221b and the polycrystalline silicon film 222b. Due to this CMP, the void 252 becomes a depression 252a.
And the depression 256 becomes the depression 256a [FIG.
(B)].
【００４８】次に、稀弗酸系の溶液による洗浄が行なわ
れる。続いて、上記第１の実施の形態の上記第１の実施
例と同様に、例えば１０５０℃程度のスチームによる熱
酸化が１０分程度行なわれ、多結晶シリコン膜２２２
ａ，２２２ｂの熱酸化と、二酸化シリコン膜２２１ａ，
２２１ｂの緻密化とがなされて、窪み２５２ａ，２５６
ａが消滅し、溝２０５および溝２０６はそれぞれ二酸化
シリコン膜２４２ａおよび二酸化シリコン膜２４２ｂに
より充填される〔図５（ｃ）〕。Next, cleaning with a dilute hydrofluoric acid-based solution is performed. Subsequently, similarly to the first example of the first embodiment, thermal oxidation using steam at about 1050 ° C. is performed for about 10 minutes, and the polycrystalline silicon film 222 is formed.
a, 222b, and a silicon dioxide film 221a,
221b is densified, and the depressions 252a, 256
a disappears, and the trench 205 and the trench 206 are filled with the silicon dioxide film 242a and the silicon dioxide film 242b, respectively (FIG. 5C).
【００４９】その後、さらにＬＰＣＶＤにより、（窒化
シリコン膜２０３上面上での）膜厚が１５０ｎｍ程度の
二酸化シリコン膜２２３と、（窒化シリコン膜２０３上
面上での）膜厚が３０ｎｍ程度の多結晶シリコン膜２２
４とが、順次全面に形成される。溝２０５を覆う部分で
の多結晶シリコン膜２２４には窪みは形成されるものの
ボイドは形成されない。一方、溝２０６を覆う部分で
は、多結晶シリコン膜２２４には鍵穴状のボイド２５５
が形成される〔図６（ａ）〕。Thereafter, a silicon dioxide film 223 having a thickness of about 150 nm (on the upper surface of the silicon nitride film 203) and a polycrystalline silicon film having a thickness of about 30 nm (on the upper surface of the silicon nitride film 203) are further formed by LPCVD. Membrane 22
4 are sequentially formed on the entire surface. Although a depression is formed in the polycrystalline silicon film 224 in a portion covering the groove 205, no void is formed. On the other hand, in the portion covering the groove 206, the keyhole-shaped void 255 is formed in the polycrystalline silicon film 224.
Is formed [FIG. 6 (a)].
【００５０】次に、第２のＣＭＰが施される。溝２０５
を充填する二酸化シリコン膜２４２ａの上部には、これ
を覆う姿態を有した二酸化シリコン膜２２３ａが残置す
る。溝２０６を充填する二酸化シリコン膜２４２ｂの上
部にはこれを覆う姿態を有した二酸化シリコン膜２２３
ｂが残置し、さらに二酸化シリコン膜２２３ｂによる窪
みにはボイド２５５を有した姿態で多結晶シリコン膜２
２４ｂが残置する〔図６（ｂ）〕。Next, a second CMP is performed. Groove 205
A silicon dioxide film 223a having a shape covering the silicon dioxide film 242a is left above the silicon dioxide film 242a filling the silicon dioxide film. A silicon dioxide film 223 having a shape covering the silicon dioxide film 242b filling the groove 206 is formed on the silicon dioxide film 242b.
b remains, and the polycrystalline silicon film 2 has a void 255 in the recess formed by the silicon dioxide film 223b.
24b are left [FIG. 6 (b)].
【００５１】稀弗酸系の溶液による洗浄が行なわれた
後、例えば１０５０℃程度のスチームによる熱酸化が１
０分程度行なわれて、多結晶シリコン膜２２４ｂの熱酸
化と二酸化シリコン膜２２３ａ，２２３ｂの緻密化とが
行なわる。その結果、溝２０５は二酸化シリコン膜２４
３ａにより充填され、溝２０６は二酸化シリコン膜２４
３ｂにより充填されることになる〔図６（ｃ）〕。After cleaning with a dilute hydrofluoric acid solution, thermal oxidation with steam at about 1050 ° C.
After about 0 minute, thermal oxidation of the polycrystalline silicon film 224b and densification of the silicon dioxide films 223a and 223b are performed. As a result, the groove 205 is formed in the silicon dioxide film 24.
3a, and the groove 206 is filled with the silicon dioxide film 24.
3b (FIG. 6 (c)).
【００５２】その後、上記第１の実施の形態の上記第１
の実施例と同様に、熱燐酸を用いたウェット・エッチン
グによる窒化シリコン膜２０３の除去と、緩衝弗酸を用
いたウェット・エッチングによるパッド酸化膜２０２の
除去とが行なわれる。この緩衝弗酸を用いたウェット・
エッチングにより二酸化シリコン膜２４３ａ，２４３ｂ
の表面もエッチングされて二酸化シリコン膜２１２ａ，
２１２ｂになり、これらの二酸化シリコン膜２１２ａ，
２１２ｂにより溝２０５，２０６が充填されたＳＴＩが
形成される〔図７〕。Thereafter, the first embodiment of the first embodiment is described.
In the same manner as in the third embodiment, removal of the silicon nitride film 203 by wet etching using hot phosphoric acid and removal of the pad oxide film 202 by wet etching using buffered hydrofluoric acid are performed. Wet using this buffered hydrofluoric acid
The silicon dioxide films 243a and 243b are etched.
Is also etched to form a silicon dioxide film 212a,
212b, these silicon dioxide films 212a,
The STI filled with the grooves 205 and 206 is formed by 212b (FIG. 7).
【００５３】本第２の実施の形態の本一実施例は、上記
第１の実施の形態の上記第１の実施例の有した効果と同
等の効果を有している。なお、本一実施例の説明に採用
した各種の数値は、上記数値に限定されるものではな
い。The present example of the second embodiment has the same effect as that of the first example of the first embodiment. Note that the various numerical values adopted in the description of the present embodiment are not limited to the above numerical values.
【００５４】上記第１，第２の実施の形態では、シリコ
ン基板に設けられた溝を覆う二酸化シリコン膜と多結晶
シリコン膜との形成にＬＰＣＶＤが採用された。このと
き、二酸化シリコン膜の形成にはＴＥＯＳを原料とし、
多結晶シリコン膜の形成にはシランと酸素との原料とし
て用いた。In the first and second embodiments, LPCVD is used for forming a silicon dioxide film and a polycrystalline silicon film which cover a groove provided in a silicon substrate. At this time, TEOS is used as a material for forming the silicon dioxide film,
The polycrystalline silicon film was used as a source of silane and oxygen.
【００５５】本発明の第３の実施の形態によるＳＴＩの
形成方法では、溝を覆う膜として、ＨＤ−ＰＥＣＶＤに
より二酸化シリコン膜と非晶質シリコン膜とを交互に複
数回繰り返して形成している。本第３の実施の形態で
は、二酸化シリコン膜と非晶質シリコン膜とが交互に積
層してなる積層膜の形成において、酸素の流通，遮断は
必要であるが、シランとＴＥＯＳとの（原料ガスの）切
り換え，成膜温度の変更等は不要になる。In the method of forming an STI according to the third embodiment of the present invention, a silicon dioxide film and an amorphous silicon film are alternately formed a plurality of times by HD-PECVD as a film covering a groove. . In the third embodiment, in the formation of a laminated film in which a silicon dioxide film and an amorphous silicon film are alternately laminated, it is necessary to flow and shut off oxygen. It is not necessary to switch the gas and change the film forming temperature.
【００５６】半導体装置の素子分離領域の形成工程の断
面模式図である図８および図９を参照すると、本発明の
第３の実施の形態の第１の実施例によるＳＴＩの形成方
法は、以下のとおりになっている。Referring to FIGS. 8 and 9, which are schematic cross-sectional views of a step of forming an element isolation region of a semiconductor device, the method of forming an STI according to the first example of the third embodiment of the present invention is as follows. It is as follows.
【００５７】まず、所要導電型のシリコン基板３０１の
表面には、熱酸化により膜厚１０ｎｍ程度のパッド酸化
膜３０２が形成され、さらに、ＣＶＤにより膜厚１００
ｎｍ程度の窒化シリコン膜３０３が形成される。フォト
レジスト膜パターン（図示せず）をマスクにした異方性
ドライ・エッチングにより、窒化シリコン膜３０３，パ
ッド酸化膜３０２が順次パターニングされて、シリコン
基板３０１の表面の素子形成予定領域にのみにパッド酸
化膜３０２と窒化シリコン膜３０３との積層膜が残置さ
れる。この積層膜の最小空隙幅は、２００ｎｍ程度のも
のと５００ｎｍ程度のものとの２種類のものが存在す
る。First, a pad oxide film 302 having a thickness of about 10 nm is formed on the surface of a silicon substrate 301 of a required conductivity type by thermal oxidation.
A silicon nitride film 303 of about nm is formed. The silicon nitride film 303 and the pad oxide film 302 are sequentially patterned by anisotropic dry etching using a photoresist film pattern (not shown) as a mask, and a pad is formed only in a region where a device is to be formed on the surface of the silicon substrate 301. A stacked film of the oxide film 302 and the silicon nitride film 303 is left. There are two types of minimum gap widths of the laminated film, about 200 nm and about 500 nm.
【００５８】上記フォトレジスト膜パターンをマスクに
して、上記第１の実施の形態の上記第２の実施例と同様
の条件でのシリコン基板３０１のテーパー・エッチング
が行なわれて、上記積層膜の最小空隙幅が２００ｎｍ程
度の部分および最小空隙幅が５００ｎｍ程度の部分に
は、それぞれ溝３０５および溝３０６が形成される。こ
のときのテーパー角度はそれぞれ８５°程度であり、溝
３０５，３０６の（シリコン基板３０１に設けられた部
分の）深さはそれぞれ３００ｎｍ程度である。フォトレ
ジスト膜パターンが除去された後、例えば１１００℃の
希釈酸素雰囲気で１５分間程度の熱酸化が行なわれて、
溝３０５，３０６の表面には膜厚２０ｎｍ程度の二酸化
シリコン膜３０８がそれぞれ形成される。Using the photoresist film pattern as a mask, the silicon substrate 301 is subjected to taper etching under the same conditions as in the second example of the first embodiment, and the minimum thickness of the laminated film is reduced. Grooves 305 and 306 are formed in a portion having a gap width of about 200 nm and a portion having a minimum gap width of about 500 nm, respectively. At this time, the taper angles are about 85 °, and the depths of the grooves 305 and 306 (portions provided on the silicon substrate 301) are each about 300 nm. After the photoresist film pattern is removed, thermal oxidation is performed for about 15 minutes in a diluted oxygen atmosphere at 1100 ° C., for example.
A silicon dioxide film 308 having a thickness of about 20 nm is formed on the surfaces of the grooves 305 and 306, respectively.
【００５９】続いて、例えば電子サイクロトロン共鳴を
利用したＨＤ−ＰＥＣＶＤにより、二酸化シリコン膜３
２１，非晶質シリコン膜３２２，二酸化シリコン膜３２
３，非晶質シリコン膜３２４，二酸化シリコン膜３２
５，非晶質シリコン膜３２６，二酸化シリコン膜３２
７，非晶質シリコン膜３２８，二酸化シリコン膜３２
９，非晶質シリコン膜３３０，二酸化シリコン膜３３１
および非晶質シリコン膜３３２が連続的（かつシーケン
シャル）に全面に形成される。二酸化シリコン膜３２
１，３２３，３２５，３２７，３２９，３３１の膜厚は
それぞれ４０ｎｍ程度であり、非晶質シリコン膜３２
２，３２４，３２６，３２８，３３０，３３２の膜厚は
それぞれ１０ｎｍ程度である。Subsequently, the silicon dioxide film 3 is formed by, for example, HD-PECVD utilizing electron cyclotron resonance.
21, amorphous silicon film 322, silicon dioxide film 32
3, amorphous silicon film 324, silicon dioxide film 32
5, amorphous silicon film 326, silicon dioxide film 32
7, amorphous silicon film 328, silicon dioxide film 32
9, amorphous silicon film 330, silicon dioxide film 331
An amorphous silicon film 332 is formed continuously (and sequentially) on the entire surface. Silicon dioxide film 32
1, 323, 325, 327, 329, and 331 each have a thickness of about 40 nm.
The thickness of each of 2,324,326,328,330,332 is about 10 nm.
【００６０】溝３０５は二酸化シリコン膜３２１，非晶
質シリコン膜３２２，二酸化シリコン膜３２３および非
晶質シリコン膜３２４により充填されており、溝３０５
には非晶質シリコン膜３２４による鍵穴状のボイド３５
２が形成されている。溝３０６は二酸化シリコン膜３２
１，非晶質シリコン膜３２２，二酸化シリコン膜３２
３，非晶質シリコン膜３２４，二酸化シリコン膜３２
５，非晶質シリコン膜３２６，二酸化シリコン膜３２
７，非晶質シリコン膜３２８，二酸化シリコン膜３２９
および非晶質シリコン膜３３０により充填されており、
溝３０６には非晶質シリコン膜３３０による鍵穴状のボ
イド３５３が形成されている〔図８（ａ）〕。The groove 305 is filled with a silicon dioxide film 321, an amorphous silicon film 322, a silicon dioxide film 323, and an amorphous silicon film 324.
The keyhole-shaped void 35 made of the amorphous silicon film 324
2 are formed. The groove 306 is a silicon dioxide film 32
1, amorphous silicon film 322, silicon dioxide film 32
3, amorphous silicon film 324, silicon dioxide film 32
5, amorphous silicon film 326, silicon dioxide film 32
7, amorphous silicon film 328, silicon dioxide film 329
And an amorphous silicon film 330,
A keyhole-shaped void 353 is formed in the groove 306 by the amorphous silicon film 330 (FIG. 8A).
【００６１】二酸化シリコン膜３２１等の成膜条件は、
次のとおりになっている。圧力は０．１Ｐａ台，プラズ
マ・パワー密度は１Ｗ／ｃｍ2 〜５Ｗ／ｃｍ2 程度，ア
ルゴン・スパッタ用のバイアス・パワー密度は１．５Ｗ
／ｃｍ2 程度未満，シランおよび酸素の流量は１２ｓｃ
ｃｍおよび３０ｓｃｃｍ程度である。この条件は、通常
のＨＤ−ＰＥＣＶＤによる二酸化シリコン膜の形成条件
に比べて、アルゴン・スパッタのためのバイアス・パワ
ー密度が低く，シランおよび酸素の流量が１／４程度に
低減してある。バイアス・パワー密度を低くするのはシ
リコン基板３０１に加わるダメージを低くするためであ
り、シランおよび酸素の流量を低減するのは５０ｎｍ程
度の二酸化シリコンマ膜を制御性よく形成するためであ
る。非晶質シリコン膜３２２等の形成時には、酸素を遮
断する以外は上記条件と同じである。The conditions for forming the silicon dioxide film 321 and the like are as follows:
It is as follows. 0.1Pa base pressure, plasma power density 1W / cm 2 ~5W / cm 2 or so, the bias power density for argon sputtering 1.5W
/ Cm 2 , flow rate of silane and oxygen is 12 sc
cm and 30 sccm. Under these conditions, the bias power density for argon sputtering is lower and the flow rates of silane and oxygen are reduced to about 1/4 as compared with the conditions for forming a silicon dioxide film by ordinary HD-PECVD. The reason why the bias power density is lowered is to reduce damage to the silicon substrate 301, and the flow rate of silane and oxygen is reduced to form a silicon dioxide film of about 50 nm with good controllability. At the time of forming the amorphous silicon film 322 and the like, the above conditions are the same except that oxygen is cut off.
【００６２】続いて、上記第１の実施の形態の上記第１
の実施例と同じ条件のもとにＣＭＰが施される。これに
より、溝３０５内には二酸化シリコン膜３２１ａ，非晶
質シリコン膜３２２ａ，二酸化シリコン膜３２３ａおよ
び非晶質シリコン膜３２４ａが残置され、ボイド３５２
は窪み３５２ａになる。溝３０６内には二酸化シリコン
膜３２１ｂ，非晶質シリコン膜３２２ｂ，二酸化シリコ
ン膜３２３ｂ，非晶質シリコン膜３２４ｂ，二酸化シリ
コン膜３２５ｂ，非晶質シリコン膜３２６ｂ，二酸化シ
リコン膜３２７ｂ，非晶質シリコン膜３２８ｂ，二酸化
シリコン膜３２９ｂおよび非晶質シリコン膜３３０ｂが
残置され、ボイド３５３は窪み３５３ａになる〔図８
（ｂ）〕。Subsequently, the first embodiment of the first embodiment is described.
CMP is performed under the same conditions as those of the embodiment. As a result, the silicon dioxide film 321a, the amorphous silicon film 322a, the silicon dioxide film 323a, and the amorphous silicon film 324a are left in the trench 305, and the void 352 is formed.
Becomes the depression 352a. In the groove 306, the silicon dioxide film 321b, the amorphous silicon film 322b, the silicon dioxide film 323b, the amorphous silicon film 324b, the silicon dioxide film 325b, the amorphous silicon film 326b, the silicon dioxide film 327b, and the amorphous silicon The film 328b, the silicon dioxide film 329b, and the amorphous silicon film 330b are left, and the void 353 becomes a depression 353a [FIG.
(B)].
【００６３】稀弗酸系の溶液による洗浄が行なわれた
後、例えば１０５０℃程度のスチームによる熱酸化が１
０分程度行なわれて、非晶質シリコン膜３２２ａ，３２
２ｂ等の熱酸化と、二酸化シリコン膜３２１ａ，３２１
ｂ等の緻密化とが行なわる。その結果、溝３０５は二酸
化シリコン膜３４２ａにより充填され、溝３０６は二酸
化シリコン膜３４２ｂにより充填されることになる〔図
９（ａ）〕。After cleaning with a diluted hydrofluoric acid solution, thermal oxidation with steam at about 1050 ° C.
This is performed for about 0 minutes, and the amorphous silicon films 322a, 322
2b and the like, and silicon dioxide films 321a, 321
b etc. are performed. As a result, the trench 305 is filled with the silicon dioxide film 342a, and the trench 306 is filled with the silicon dioxide film 342b (FIG. 9A).
【００６４】なお、ボイド３５２，３５３の表面が二酸
化シリコン膜からなる場合もあるが、上記稀弗酸系の溶
液による洗浄の後には窪み３５２ａ，３５３ａの表面は
非晶質シリコン膜からなる。Although the surfaces of the voids 352 and 353 may be made of a silicon dioxide film, the surfaces of the depressions 352a and 353a are made of an amorphous silicon film after the cleaning with the dilute hydrofluoric acid-based solution.
【００６５】その後、上記第１の実施の形態の上記第１
の実施例と同様に、熱燐酸を用いたウェット・エッチン
グによる窒化シリコン膜３０３の除去と、緩衝弗酸を用
いたウェット・エッチングによるパッド酸化膜３０２の
除去とが行なわれる。この緩衝弗酸を用いたウェット・
エッチングにより二酸化シリコン膜３４２ａ，３４２ｂ
の表面もエッチングされて二酸化シリコン膜３１２ａ，
３１２ｂになり、これらの二酸化シリコン膜３１２ａ，
３１２ｂにより溝３０５，３０６が充填されたＳＴＩが
形成される〔図９（ｂ）〕。Thereafter, the first embodiment of the first embodiment is described.
Similarly to the embodiment, removal of the silicon nitride film 303 by wet etching using hot phosphoric acid and removal of the pad oxide film 302 by wet etching using buffered hydrofluoric acid are performed. Wet using this buffered hydrofluoric acid
The silicon dioxide films 342a and 342b are etched by etching.
Is also etched to form a silicon dioxide film 312a,
312b, and these silicon dioxide films 312a,
The STI filled with the grooves 305 and 306 is formed by 312b [FIG. 9B].
【００６６】本第３の実施の形態の本第１の実施例は、
上記第１，第２の実施の形態の有した効果と同等の効果
を有している。さらに本第１の実施例は、上記第１，第
２の実施の形態に比べて、溝を覆う二酸化シリコン膜と
シリコン膜との形成が効率的に行なえる。なお、本第１
の実施例の説明に採用した各種の数値は、上記数値に限
定されるものではない。The first example of the third embodiment is as follows.
The second embodiment has the same effects as those of the first and second embodiments. Further, in the first embodiment, a silicon dioxide film and a silicon film covering the trench can be formed more efficiently than in the first and second embodiments. Note that the first
Various numerical values adopted in the description of the embodiment are not limited to the above numerical values.
【００６７】本第３の実施の形態の技術思想の応用とし
て、非晶質シリコン膜の代りにシリコン・リッチな酸化
シリコン膜を採用してもよい。また、ＨＤ−ＰＥＣＶＤ
の代りにＬＰＣＶＤを採用して、（シランと一酸化二窒
素（Ｎ2 Ｏ）とを原料とした）ＨＴＯ膜と、ＬＰＣＶＤ
による多結晶シリコン膜（もしくはシリコン・リッチな
酸化シリコン膜）とをシーケンシャルに連続的に成膜し
てもよい。As an application of the technical idea of the third embodiment, a silicon-rich silicon oxide film may be employed instead of the amorphous silicon film. HD-PECVD
HTO film (using silane and dinitrogen monoxide (N 2 O) as raw materials) and LPCVD
And a polycrystalline silicon film (or a silicon-rich silicon oxide film) may be sequentially and continuously formed.
【００６８】半導体装置の素子分離領域の形成工程の断
面模式図である図１０を参照すると、本第３の実施の形
態の第２の実施例によるＳＴＩは、溝３０５，３０６を
充填する二酸化シリコン膜３４２ａ，３４２ｂの形成ま
では本第３の実施の形態の上記第１の実施例と同様に形
成される。Referring to FIG. 10, which is a schematic cross-sectional view of a step of forming an element isolation region of a semiconductor device, an STI according to a second example of the third embodiment is formed by silicon dioxide filling trenches 305 and 306. The films up to the formation of the films 342a and 342b are formed in the same manner as in the first example of the third embodiment.
【００６９】その後、シランと一酸化二窒素とを原料と
したＬＰＣＶＤにより、全面に膜厚１００ｎｍ程度の二
酸化シリコン膜３４３が形成される。なお、ＴＥＯＳを
原料としたＬＰＣＶＤに比べて、この二酸化シリコン膜
３４３の段差被覆性は劣るため、溝３０５上において、
二酸化シリコン膜３４３にはボイド３５４が形成される
こともある〔図１０（ａ）〕。Thereafter, a silicon dioxide film 343 having a thickness of about 100 nm is formed on the entire surface by LPCVD using silane and dinitrogen monoxide as raw materials. Since the step coverage of the silicon dioxide film 343 is inferior to that of LPCVD using TEOS as a raw material,
A void 354 may be formed in the silicon dioxide film 343 (FIG. 10A).
【００７０】次に、ＣＭＰが施される。これにより、溝
３０５は二酸化シリコン膜３４２ａ，３４３ａにより充
填される。溝３０６は、（二酸化シリコン膜３４２ｂの
上面が一部研磨されてなる）二酸化シリコン膜３４２ｂ
ａと（二酸化シリコン膜３４３が残置してなる）二酸化
シリコン膜３４３ｂとにより充填される〔図１０
（ｂ）〕。Next, CMP is performed. As a result, the trench 305 is filled with the silicon dioxide films 342a and 343a. The groove 306 is formed of the silicon dioxide film 342b (the upper surface of the silicon dioxide film 342b is partially polished).
a and a silicon dioxide film 343b (the silicon dioxide film 343 is left) [FIG.
(B)].
【００７１】その後、窒化シリコン膜３０３およびパッ
ド酸化膜３０２が除去されて、溝３０５，３０６は二酸
化シリコン膜３１３ａ，３１３ｂにより充填される〔図
１０（ｃ）〕。Thereafter, the silicon nitride film 303 and the pad oxide film 302 are removed, and the grooves 305 and 306 are filled with the silicon dioxide films 313a and 313b (FIG. 10C).
【００７２】本第３の実施の形態の本第２の実施例は本
第３の実施の形態の上記第１の実施例の有した効果を有
している。さらに本第２の実施例は、上記第１の実施例
に比べて、最終的に溝を充填する二酸化シリコン膜の上
面が滑らかになっている。The second example of the third embodiment has the same effect as the first example of the third embodiment. Furthermore, in the second embodiment, the upper surface of the silicon dioxide film that finally fills the groove is smoother than in the first embodiment.
【００７３】[0073]
【発明の効果】以上説明したように本発明のＳＴＩの形
成方法によれば、少なくとも１層の二酸化シリコン膜お
よび１層の多結晶シリコン膜もしくは二酸化シリコン膜
と非晶質シリコン膜とを交互に複数回形成した積層膜と
により素子分離領域となる位置に設けられた溝を覆い、
ＣＭＰの後に溝に残置した多結晶シリコン膜もしくは非
晶質シリコン膜を熱酸化することにより溝を二酸化シリ
コン膜で充填するとともに成膜時に溝に形成されていた
ボイドを消滅させることができる。As described above, according to the STI forming method of the present invention, at least one silicon dioxide film and one polycrystalline silicon film or a silicon dioxide film and an amorphous silicon film are alternately formed. Covering a groove provided at a position to be an element isolation region with the laminated film formed a plurality of times,
By thermally oxidizing the polycrystalline silicon film or the amorphous silicon film remaining in the trench after the CMP, the trench can be filled with the silicon dioxide film and the void formed in the trench at the time of film formation can be eliminated.
【００７４】その結果、ＳＴＩの表面上に形成される配
線の加工性と信頼性との確保が容易になり、半導体装置
の電気特性およびこれの信頼性の劣化の抑制が容易にな
る。As a result, it is easy to ensure the workability and reliability of the wiring formed on the surface of the STI, and it is easy to suppress the deterioration of the electrical characteristics of the semiconductor device and the reliability thereof.
【図１】本発明の第１の実施の形態の第１の実施例の形
成工程の断面模式図である。FIG. 1 is a schematic cross-sectional view of a forming step of a first example of the first embodiment of the present invention.
【図２】上記第１の実施の形態の上記第１の実施例の形
成工程の断面模式図である。FIG. 2 is a schematic cross-sectional view of a forming step of the first example of the first embodiment.
【図３】上記第１の実施の形態の第２の実施例の形成工
程の断面模式図である。FIG. 3 is a schematic cross-sectional view of a forming step of a second example of the first embodiment.
【図４】上記第１の実施の形態の上記第２の実施例の形
成工程の断面模式図である。FIG. 4 is a schematic cross-sectional view of a forming step of the second example of the first embodiment.
【図５】本発明の第２の実施の形態の一実施例の形成工
程の断面模式図である。FIG. 5 is a schematic sectional view of a forming step according to an example of the second embodiment of the present invention.
【図６】上記第２の実施の形態の上記一実施例の形成工
程の断面模式図である。FIG. 6 is a schematic cross-sectional view of a forming step of the example of the second embodiment.
【図７】上記第２の実施の形態の上記一実施例の形成工
程の断面模式図である。FIG. 7 is a schematic cross-sectional view of a forming step of the example of the second embodiment.
【図８】本発明の第３の実施の形態の第１の実施例の形
成工程の断面模式図である。FIG. 8 is a schematic cross-sectional view of a forming step of the first example of the third embodiment of the present invention.
【図９】上記第３の実施の形態の上記第１の実施例の形
成工程の断面模式図である。FIG. 9 is a schematic cross-sectional view of a forming step of the first example of the third embodiment.
【図１０】上記第３の実施の形態の第２の実施例の形成
工程の断面模式図である。FIG. 10 is a schematic cross-sectional view of a forming step of a second example of the third embodiment.
【図１１】従来のＳＴＩの形成工程の断面模式図であ
る。FIG. 11 is a schematic sectional view of a conventional STI forming process.
【図１２】上記従来のＳＴＩの形成工程の断面模式図で
ある。FIG. 12 is a schematic sectional view of a step of forming the conventional STI.
１０１，２０１，３０１，４０１ シリコン基板 １０２，２０２，３０２，４０２ パッド酸化膜 １０３，２０３，３０３，４０３ 窒化シリコン膜 １０４，１０５，２０５，２０６，３０５，３０６，４
０４ 溝 １０８，１１１，１１２，１２１，１２１ａ，１２３，
１２３ａ，１４１，１４２，２１２ａ，２１２ｂ，２２
１，２２１ａ，２２１ｂ，２２３，２２３ａ，２２３
ｂ，２４２ａ，２４２ｂ，２４３ａ，２４３ｂ，３０
８，３１２ａ，３１２ｂ，３１３ａ，３１３ｂ，３２
１，３２１ａ，３２１ｂ，３２３，３２３ａ，３２３
ｂ，３２５，３２５ｂ，３２７，３２７ｂ，３２９，３
２９ｂ，３３１，３３３，３３３ａ，３３３ｂ，３４２
ａ，３４２ｂ，３４３ａ，３４３ｂ，４１１，４２１，
４２１ａ，４２１ｂ 二酸化シリコン膜 １２２，１２２ａ，１２４，１２４ａ，２２２，２２２
ａ，２２２ｂ，２２４，２２４ｂ 多結晶シリコン膜 １５１，１５２，２５２，２５５，３５２，３５３，３
５４，４５１ ボイド １５１ａ，１５２ａ，２５２ａ，２５６，２５６ａ，２
５６ｂ，３５２ａ，２５３ａ，４５１ｉ，４５１ｂ，４
５１ｃ 窪み ３３２，３３２ａ，３３２ｂ，３３４，３３４ａ，３３
４ｂ，３３６，３３６ｂ，３３８，３３８ｂ，３３０，
３３０ｂ，３３２ 非晶質シリコン膜101, 201, 301, 401 Silicon substrate 102, 202, 302, 402 Pad oxide film 103, 203, 303, 403 Silicon nitride film 104, 105, 205, 206, 305, 306, 4
04 grooves 108, 111, 112, 121, 121a, 123,
123a, 141, 142, 212a, 212b, 22
1,221a, 221b, 223, 223a, 223
b, 242a, 242b, 243a, 243b, 30
8, 312a, 312b, 313a, 313b, 32
1,321a, 321b, 323, 323a, 323
b, 325, 325b, 327, 327b, 329, 3
29b, 331, 333, 333a, 333b, 342
a, 342b, 343a, 343b, 411, 421,
421a, 421b Silicon dioxide film 122, 122a, 124, 124a, 222, 222
a, 222b, 224, 224b Polycrystalline silicon film 151, 152, 252, 255, 352, 353, 3
54,451 voids 151a, 152a, 252a, 256, 256a, 2
56b, 352a, 253a, 451i, 451b, 4
51c depression 332, 332a, 332b, 334, 334a, 33
4b, 336, 336b, 338, 338b, 330,
330b, 332 amorphous silicon film
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−17852（ＪＰ，Ａ) 特開 昭62−132341（ＪＰ，Ａ) 特開 昭62−112345（ＪＰ，Ａ) 特開 平８−97277（ＪＰ，Ａ) 特開 平４−259239（ＪＰ，Ａ) 特開 平１−99230（ＪＰ，Ａ) 特開 平５−74929（ＪＰ，Ａ) 特開 昭58−61641（ＪＰ，Ａ) 特開 昭63−25947（ＪＰ，Ａ) 特開 平９−82703（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-9-17852 (JP, A) JP-A-62-132341 (JP, A) JP-A-62-112345 (JP, A) JP-A-8-132 97277 (JP, A) JP-A-4-259239 (JP, A) JP-A-1-99230 (JP, A) JP-A-5-74929 (JP, A) JP-A-58-61641 (JP, A) JP-A-63-25947 (JP, A) JP-A-9-82703 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/76
Claims (14)
化シリコン膜とを順次形成し、該窒化シリコン膜と該パ
ッド酸化膜とを順次パターニングして該シリコン基板の
表面の素子形成予定領域に該パッド酸化膜と窒化シリコ
ン膜との積層膜を残置し、異方性ドライ・エッチングに
より該積層膜に自己整合的に該シリコン基板の表面の素
子分離予定領域に溝を形成する工程と、 ＴＥＯＳを原料とした減圧気相成長（ＬＰＣＶＤ）によ
り、前記窒化シリコン膜の上面における膜厚が前記溝の
最小幅の１／２より薄くなるようにして、該溝の部分に
おいて窪みのある姿態を有して該溝を覆う二酸化シリコ
ン膜を全面に形成する工程と、 シランを原料としたＬＰＣＶＤにより、前記窪みの部分
での膜厚が該部分での該二酸化シリコン膜の膜厚より薄
く，さらに，前記窪みの上端を塞ぐように、全面に多結
晶シリコン膜を形成する工程と、 前記窒化シリコン膜をストッパとした化学機械研磨（Ｃ
ＭＰ）により、前記多結晶シリコン膜および前記二酸化
シリコン膜を除去して、前記溝内にのみに該多結晶シリ
コン膜および二酸化シリコン膜を残置する工程と、 熱酸化により、前記多結晶シリコン膜を酸化する工程
と、 ウェット・エッチングにより、前記窒化シリコン膜およ
びパッド酸化膜を順次除去する工程とを有することを特
徴とする半導体装置の素子分離領域の形成方法。A pad oxide film and a silicon nitride film are sequentially formed on a surface of a silicon substrate, and the silicon nitride film and the pad oxide film are sequentially patterned to form an element formation region on the surface of the silicon substrate. Leaving a laminated film of the pad oxide film and the silicon nitride film and forming a groove in a device isolation region on the surface of the silicon substrate in a self-aligned manner with the laminated film by anisotropic dry etching; A low-pressure vapor deposition (LPCVD) process using a raw material is performed so that the film thickness on the upper surface of the silicon nitride film is smaller than 最小 of the minimum width of the groove, so that the groove has a concave shape. Forming a silicon dioxide film covering the trenches over the entire surface by LPCVD using silane as a raw material, so that the film thickness at the recess is smaller than the film thickness of the silicon dioxide film at the portion. Furthermore, so as to close the upper end of the recess, forming a polycrystalline silicon film on the entire surface, a chemical mechanical polishing the silicon nitride film as a stopper (C
MP), the polycrystalline silicon film and the silicon dioxide film are removed, and the polycrystalline silicon film and the silicon dioxide film are left only in the trenches. A method for forming an element isolation region of a semiconductor device, comprising: a step of oxidizing; and a step of sequentially removing the silicon nitride film and the pad oxide film by wet etching.
Ｄと前記多結晶シリコン膜の形成のためのＬＰＣＶＤと
が、同一の気相成長装置を用いて連続的に行なわれる請
求項１記載の半導体装置の素子分離領域の形成方法。2. An LPCV for forming said silicon dioxide film.
2. The method according to claim 1, wherein D and LPCVD for forming the polycrystalline silicon film are continuously performed using the same vapor deposition apparatus.
イ・エッチングが、テーパー・エッチングである請求項
１記載の半導体装置の素子分離領域の形成方法。3. The method according to claim 1, wherein the anisotropic dry etching for forming the groove is a taper etching.
１０００℃より高く１２００℃より低い温度で行なわれ
る請求項１記載の半導体装置の素子分離領域の形成方
法。4. The thermal oxidation of the polycrystalline silicon film,
2. The method according to claim 1, wherein the method is performed at a temperature higher than 1000 [deg.] C. and lower than 1200 [deg.] C.
化シリコン膜とを順次形成し、該窒化シリコン膜と該パ
ッド酸化膜とを順次パターニングして該シリコン基板の
表面の素子形成予定領域に該パッド酸化膜と窒化シリコ
ン膜との積層膜を残置し、異方性ドライ・エッチングに
より該積層膜に自己整合的に該シリコン基板の表面の素
子分離予定領域に溝を形成する工程と、 ＴＥＯＳを原料とした減圧気相成長（ＬＰＣＶＤ）によ
り、前記窒化シリコン膜の上面における膜厚が前記溝の
最小幅の１／２より薄くなるようにして、該溝の部分に
おいて窪みのある姿態を有して該溝を覆う第１の二酸化
シリコン膜を全面に形成する工程と、 シランを原料としたＬＰＣＶＤにより、前記窪みの部分
での膜厚が該部分での該二酸化シリコン膜の膜厚より薄
く，さらに，前記窪みの上端を塞ぐように、全面に第１
の多結晶シリコン膜を形成する工程と、 前記窒化シリコン膜をストッパとした第１のＣＭＰによ
り、前記第１の多結晶シリコン膜および前記第１の二酸
化シリコン膜を除去して、前記溝内にのみに該第１の多
結晶シリコン膜および第２の二酸化シリコン膜を残置す
る工程と、 前記第１の多結晶シリコン膜を熱酸化する工程と、 ＴＥＯＳを原料としたＬＰＣＶＤにより全面に第２の二
酸化シリコン膜を形成し、シランを原料としたＬＰＣＶ
Ｄにより該第２の二酸化シリコン膜の表面を覆う第２の
多結晶シリコン膜を形成する工程と、 前記窒化シリコン膜をストッパとした第２のＣＭＰによ
り、前記第２の多結晶シリコン膜および前記第２の二酸
化シリコン膜を除去する工程と、 前記第２の多結晶シリコン膜を熱酸化する工程と、 ウェット・エッチングにより、前記窒化シリコン膜およ
びパッド酸化膜を順次除去する工程とを有することを特
徴とする半導体装置の素子分離領域の形成方法。5. A pad oxide film and a silicon nitride film are sequentially formed on a surface of a silicon substrate, and the silicon nitride film and the pad oxide film are sequentially patterned to form an element formation region on the surface of the silicon substrate. Leaving a laminated film of the pad oxide film and the silicon nitride film and forming a groove in a device isolation region on the surface of the silicon substrate in a self-aligned manner with the laminated film by anisotropic dry etching; A low-pressure vapor deposition (LPCVD) process using a raw material is performed so that the film thickness on the upper surface of the silicon nitride film is smaller than 最小 of the minimum width of the groove, so that the groove has a concave shape. Forming a first silicon dioxide film covering the groove by LPCVD using silane as a raw material, so that the film thickness at the depression is smaller than the film thickness of the silicon dioxide film at this portion. Thin, furthermore, so as to close the upper end of the recess, first on the entire surface
Forming the polycrystalline silicon film, and removing the first polycrystalline silicon film and the first silicon dioxide film by the first CMP using the silicon nitride film as a stopper. Leaving only the first polycrystalline silicon film and the second silicon dioxide film, thermally oxidizing the first polycrystalline silicon film, and forming a second polycrystalline silicon film on the entire surface by LPCVD using TEOS. LPCV with silicon dioxide film formed from silane
Forming a second polycrystalline silicon film covering the surface of the second silicon dioxide film by D; and performing second CMP using the silicon nitride film as a stopper to form the second polycrystalline silicon film and the second polycrystalline silicon film. Removing a second silicon dioxide film, thermally oxidizing the second polycrystalline silicon film, and sequentially removing the silicon nitride film and the pad oxide film by wet etching. A method for forming an element isolation region of a semiconductor device.
ＰＣＶＤと前記第１の多結晶シリコン膜の形成のための
ＬＰＣＶＤとが同一の気相成長装置を用いて連続的に行
なわれ、前記第２の二酸化シリコン膜の形成のＬＰＣＶ
Ｄと前記第２の多結晶シリコン膜の形成のためのＬＰＣ
ＶＤとが該気相成長装置を用いて連続的に行なわれる請
求項５記載の半導体装置の素子分離領域の形成方法。6. The method according to claim 1, wherein the step of forming the first silicon dioxide film comprises the steps of:
PCVD and LPCVD for forming the first polycrystalline silicon film are continuously performed by using the same vapor phase growth apparatus, and LPCV for forming the second silicon dioxide film is performed.
D and LPC for forming the second polycrystalline silicon film
6. The method according to claim 5, wherein VD is continuously performed using the vapor deposition apparatus.
イ・エッチングが、テーパー・エッチングである請求項
５記載の半導体装置の素子分離領域の形成方法。7. The method according to claim 5, wherein the anisotropic dry etching for forming the groove is a taper etching.
の前記熱酸化が、それぞれ１０００℃より高く１２００
℃より低い温度で行なわれる請求項５記載の半導体装置
の素子分離領域の形成方法。8. The method according to claim 1, wherein said thermal oxidation of said first and second polycrystalline silicon films is each higher than 1000.degree.
6. The method for forming an element isolation region of a semiconductor device according to claim 5, wherein the method is performed at a temperature lower than C.
化シリコン膜とを順次形成し、該窒化シリコン膜と該パ
ッド酸化膜とを順次パターニングして該シリコン基板の
表面の素子形成予定領域に該パッド酸化膜と窒化シリコ
ン膜との積層膜を残置し、異方性ドライ・エッチングに
より該積層膜に自己整合的に該シリコン基板の表面の素
子分離予定領域に溝を形成する工程と、 シランと酸素とを原料としてスパッタ用のバイアス・パ
ワー密度が低い状態のもとでの高密度プラズマ励起気相
成長（ＨＤ−ＰＥＣＶＤ）による二酸化シリコン膜の形
成と、シランを原料としてスパッタ用のバイアス・パワ
ー密度が低い状態のもとでのＨＤ−ＰＥＣＶＤにより該
二酸化シリコン膜より膜厚の薄い非晶質シリコン膜の形
成とを交互に複数回繰り返して、全面を覆う第２の積層
膜を形成する工程と、 前記窒化シリコン膜をストッパとしたＣＭＰにより、前
記第２の積層膜を除去して、前記溝内にのみに該第２の
積層膜を残置する工程と、 前記第２の積層膜を構成する前記非晶質シリコン膜を熱
酸化する工程と、 ウェット・エッチングにより、前記窒化シリコン膜およ
びパッド酸化膜を順次除去する工程とを有することを特
徴とする半導体装置の素子分離領域の形成方法。9. A pad oxide film and a silicon nitride film are sequentially formed on a surface of a silicon substrate, and the silicon nitride film and the pad oxide film are sequentially patterned to form an element formation region on the surface of the silicon substrate. Leaving a laminated film of a pad oxide film and a silicon nitride film, forming a groove in a device isolation region on the surface of the silicon substrate in a self-aligned manner with the laminated film by anisotropic dry etching; Formation of a silicon dioxide film by high-density plasma-enhanced chemical vapor deposition (HD-PECVD) under the condition of low bias power density for sputtering using oxygen as a raw material, and bias power for sputtering using silane as a raw material The formation of an amorphous silicon film having a thickness smaller than that of the silicon dioxide film is alternately repeated a plurality of times by HD-PECVD under a low density state, Forming a second laminated film covering the surface, and removing the second laminated film by CMP using the silicon nitride film as a stopper, and leaving the second laminated film only in the groove. Performing a step of: thermally oxidizing the amorphous silicon film forming the second laminated film; and sequentially removing the silicon nitride film and the pad oxide film by wet etching. Forming a device isolation region of a semiconductor device.
ライ・エッチングが、テーパー・エッチングである請求
項９記載の半導体装置の素子分離領域の形成方法。10. The method according to claim 9, wherein the anisotropic dry etching for forming the groove is a taper etching.
が、１０００℃より高く１２００℃より低い温度で行な
われる請求項９記載の半導体装置の素子分離領域の形成
方法。11. The method according to claim 9, wherein the thermal oxidation of the polycrystalline silicon film is performed at a temperature higher than 1000 ° C. and lower than 1200 ° C.
窒化シリコン膜とを順次形成し、該窒化シリコン膜と該
パッド酸化膜とを順次パターニングして該シリコン基板
の表面の素子形成予定領域に該パッド酸化膜と窒化シリ
コン膜との積層膜を残置し、異方性ドライ・エッチング
により該積層膜に自己整合的に該シリコン基板の表面の
素子分離予定領域に溝を形成する工程と、 シランと酸素とを原料としてスパッタ用のバイアス・パ
ワー密度が低い状態のもとでの高密度プラズマ励起気相
成長（ＨＤ−ＰＥＣＶＤ）による二酸化シリコン膜の形
成と、シランを原料としてスパッタ用のバイアス・パワ
ー密度が低い状態のもとでのＨＤ−ＰＥＣＶＤにより該
二酸化シリコン膜より膜厚の薄い非晶質シリコン膜の形
成とを交互に複数回繰り返して、全面を覆う第２の積層
膜を形成する工程と、 前記窒化シリコン膜をストッパとした第１のＣＭＰによ
り、前記第２の積層膜を除去して、前記溝内にのみに該
第２の積層膜を残置する工程と、 前記第２の積層膜を構成する前記非晶質シリコン膜を熱
酸化する工程と、 シランと一酸化二窒素とを原料としたＬＰＣＶＤによ
り、全面にＨＴＯ膜を形成する工程と、 前記窒化シリコン膜をストッパとした第２のＣＭＰによ
り、前記ＨＴＯ膜を除去して、前記溝内にのみに該ＨＴ
Ｏ膜を残置する工程と、 ウェット・エッチングにより、前記窒化シリコン膜およ
びパッド酸化膜を順次除去する工程とを有することを特
徴とする半導体装置の素子分離領域の形成方法。12. A pad oxide film and a silicon nitride film are sequentially formed on a surface of a silicon substrate, and the silicon nitride film and the pad oxide film are sequentially patterned to form an element formation region on the surface of the silicon substrate. Leaving a laminated film of a pad oxide film and a silicon nitride film, forming a groove in a device isolation region on the surface of the silicon substrate in a self-aligned manner with the laminated film by anisotropic dry etching; Formation of a silicon dioxide film by high-density plasma-enhanced chemical vapor deposition (HD-PECVD) under the condition of low bias power density for sputtering using oxygen as a raw material, and bias power for sputtering using silane as a raw material The formation of an amorphous silicon film thinner than the silicon dioxide film by HD-PECVD under a low density state is alternately repeated a plurality of times. Forming a second laminated film covering the entire surface; and removing the second laminated film by first CMP using the silicon nitride film as a stopper, and forming the second laminated film only in the trench. Leaving a film, thermally oxidizing the amorphous silicon film constituting the second laminated film, and forming an HTO film on the entire surface by LPCVD using silane and nitrous oxide as raw materials. The HTO film is removed by a second CMP using the silicon nitride film as a stopper, and the HT is removed only in the trench.
A method for forming an element isolation region of a semiconductor device, comprising: a step of leaving an O film; and a step of sequentially removing the silicon nitride film and the pad oxide film by wet etching.
ライ・エッチングが、テーパー・エッチングである請求
項１２記載の半導体装置の素子分離領域の形成方法。13. The method according to claim 12, wherein the anisotropic dry etching for forming the groove is a taper etching.
が、１０００℃より高く１２００℃より低い温度で行な
われる請求項１２記載の半導体装置の素子分離領域の形
成方法。14. The method according to claim 12, wherein the thermal oxidation of the amorphous silicon film is performed at a temperature higher than 1000 ° C. and lower than 1200 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10070632A JP3080061B2 (en) | 1998-03-19 | 1998-03-19 | Method for forming element isolation region of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10070632A JP3080061B2 (en) | 1998-03-19 | 1998-03-19 | Method for forming element isolation region of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274285A JPH11274285A (en) | 1999-10-08 |
| JP3080061B2 true JP3080061B2 (en) | 2000-08-21 |
Family
ID=13437220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10070632A Expired - Fee Related JP3080061B2 (en) | 1998-03-19 | 1998-03-19 | Method for forming element isolation region of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080061B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402426B1 (en) * | 2001-06-21 | 2003-10-17 | 주식회사 하이닉스반도체 | Trench Isolation layer of semiconductor device and method for manufacturing same |
| JP4790237B2 (en) * | 2004-07-22 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| US7541297B2 (en) * | 2007-10-22 | 2009-06-02 | Applied Materials, Inc. | Method and system for improving dielectric film quality for void free gap fill |
| US8980382B2 (en) | 2009-12-02 | 2015-03-17 | Applied Materials, Inc. | Oxygen-doping for non-carbon radical-component CVD films |
| US9285168B2 (en) | 2010-10-05 | 2016-03-15 | Applied Materials, Inc. | Module for ozone cure and post-cure moisture treatment |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US9404178B2 (en) | 2011-07-15 | 2016-08-02 | Applied Materials, Inc. | Surface treatment and deposition for reduced outgassing |
| US8889566B2 (en) | 2012-09-11 | 2014-11-18 | Applied Materials, Inc. | Low cost flowable dielectric films |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| US9412581B2 (en) | 2014-07-16 | 2016-08-09 | Applied Materials, Inc. | Low-K dielectric gapfill by flowable deposition |
-
1998
- 1998-03-19 JP JP10070632A patent/JP3080061B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274285A (en) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4072308B2 (en) | Trench element isolation method | |
| US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
| JP3923214B2 (en) | Method for isolating trench element in semiconductor device | |
| JPH1174339A (en) | Semiconductor device and manufacture thereof | |
| JP2003273206A (en) | Semiconductor and its manufacturing method | |
| JPH11163120A (en) | Formation of element isolating layer of semiconductor element | |
| JP3080061B2 (en) | Method for forming element isolation region of semiconductor device | |
| US20020053709A1 (en) | Semiconductor device and fabrication method thereof | |
| JP3439387B2 (en) | Method for manufacturing semiconductor device | |
| US6248641B1 (en) | Method of fabricating shallow trench isolation | |
| JP2008010724A (en) | Semiconductor device, and its manufacturing method | |
| JP3127893B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6159821A (en) | Methods for shallow trench isolation | |
| US6303467B1 (en) | Method for manufacturing trench isolation | |
| JPH05102297A (en) | Manufacture of semiconductor device | |
| JPH09129720A (en) | Manufacture of trench-isolated separated semiconductor device | |
| JPH10308442A (en) | Manufacture of semiconductor device | |
| JP2002100670A (en) | Semiconductor device and its manufacturing method | |
| JPH1126569A (en) | Manufacture of semiconductor device | |
| JPH11145274A (en) | Semiconductor device and its manufacture | |
| KR100559553B1 (en) | Method for manufacturing shallow trench isolation layer of the semiconductor device | |
| TW409346B (en) | Process avoiding generation of recess in the corner of shallow trench isolation | |
| JP2001244327A (en) | Method for manufacturing semiconductor device | |
| JP3270912B2 (en) | Method for manufacturing semiconductor device | |
| JPH11289005A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000523 |
|
| LAPS | Cancellation because of no payment of annual fees |