JP3075638B2 - 半導体集積回路配線補修方法 - Google Patents
半導体集積回路配線補修方法Info
- Publication number
- JP3075638B2 JP3075638B2 JP04257011A JP25701192A JP3075638B2 JP 3075638 B2 JP3075638 B2 JP 3075638B2 JP 04257011 A JP04257011 A JP 04257011A JP 25701192 A JP25701192 A JP 25701192A JP 3075638 B2 JP3075638 B2 JP 3075638B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- repaired
- adjacent
- radiation beam
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
プ製造後、チップ上でFIB(集束イオンビ−ム)、レ
−ザCVD等を用いて配線の一部を修正加工して、論理
変更に対応する補修を行う半導体集積回路の補修方法に
係り、特に、既存配線の損傷を避けて、FIBによる加
工の歩留まりを向上させると共に、補修可能範囲を広げ
ることができる半導体集積回路の補修方法に関する。
上で配線の一部を修正加工して論理変更を行う技術とし
ては、特開昭62−229956号公報に記載のよう
に、FIB、レ−ザCVD等を用いて行うことが報告さ
れている。すなわち、半導体集積回路では、チップ製造
後、チップ上でFIB(集束イオンビ−ム)、レ−ザC
VD(化学気相成長)等を用いて既存の配線の一部を修
正加工したり、論理構成に関係しない論理変更用未使用
ゲ−トを結線して、論理変更を行なう補修が実施され
る。
下を防止する技術については、米国特許5,043,29
7号(Aug.27.1991)に記載のように、破損した隣接配線
は、そこに新たな加工を実施して、破損による論理的結
合を修復することで、隣接配線の障害に対処することが
報告されている。
は、チップ上でFIB、レ−ザCVD等を用いて、どの
ように補修を実施するかという基本的な技術についての
み述べられているに止まる。補修の際には、補修の対象
となる半導体集積回路の配線密度と、補修の加工精度と
の関係から、補修する箇所のまわりに存在する隣接配線
等に損傷を与えることが起こり得る。しかし、上記従来
技術は、補修箇所に隣接する配線への配慮がされておら
ず、補修時の加工歩留まりを低下させる問題があり、実
用上好ましくない。
線が存在した場合の補修加工方法についての技術が述べ
られている。しかし、この従来技術は、目的とする論理
変更を100%可能とするための技術で、加工箇所の増
加に対する配慮がされていない。このため、隣接配線を
避けて加工を行なうため、加工箇所が増加して、結果的
に加工歩留まりが低下してしまう問題があった。
加工歩留まりを向上させる技術、および加工可能範囲を
拡げる技術が必要とされる。
ることなく、隣接配線を考慮した加工を可能とすること
で、加工歩留まりを向上させ、さらには加工可能な箇所
を増加させる技術を提供することにある。
発明の一態様によれば、配線が設けられた半導体集積回
路のチップ製造後、当該チップ上に、放射線ビームを照
射して、配線の一部を補修する場合において、ある配線
に放射線ビームを照射して補修を施す際に、被補修配線
の目的箇所に当該放射線ビームを照射すると、その加工
精度上、破損しまたは破損する可能性のある範囲内に、
隣接配線が存在する場合、その隣接配線が被補修配線の
片側にのみ存在するときに限り、放射線ビームを、その
照射位置を、隣接配線の存在しない側に目的とする配線
の切断を保証できる可能な範囲で変位させて、目的箇所
に照射して、修正加工を行なうことを特徴とする半導体
集積回路配線補修方法が提供される。
精度上、破損しまたは破損する可能性のある範囲は、当
該放射線ビームが照射位置に形成するスポットに覆われ
る領域とすることができる。
半導体集積回路を構成する基板の一部に穴をあける加工
等を含むものである。
精度上、破損しまたは破損する可能性のある範囲は、当
該放射線ビームの照射により形成される穴が存在する、
半導体集積回路の1または2以上の各層における穴の領
域とすることができる。
よび論理回路が少なくとも設けられたチップを有し、か
つ、該チップには、配線の一部に補修された補修箇所を
1または2以上有する半導体集積回路であって、上記補
修箇所のうち一部は、補修されている配線の幅方向の中
心を基準として、配線の一方の辺側に変位した位置に存
在することを特徴とする半導体集積回路が提供される。
中心が、補修されている配線の幅方向の中心より変位し
た位置に存在する構成とすることができる。また、補修
箇所は、開口部が略円の穴を有し、該穴の中心が、補修
されている配線の幅方向の中心より変位した位置に存在
する構成とすることができる。
線ビームを照射して補修を行なう前に、照射予定位置近
傍について、照射しても照射対象が加工されない程度の
強さの放射線ビームを照射して、その反射を検出して、
表面の凹凸を検出し、その検出結果に基づいて、被補修
配線に対する隣接配線の有無を認識すること、および、
認識した隣接配線が被補修配線の左右の片側、上下の片
側、および、前記片側の組合せにのいずれかのみに存在
するか否かを判定し、いずれかの態様で隣接配線が存在
する場合、放射線ビームの照射位置を、隣接配線の存在
しない方向に変位させるための情報を得ることを特徴と
する半導体集積回路配線補修箇所検出方法が提供され
る。
ュータシステムを備えた論理設計システムと、1または
2以上の加工装置、および、加工装置のプロセスデータ
を作成するコンピュータを備える配線加工システムとを
備え、論理設計システムは、論理変更情報と配線情報と
に基づいて、配線加工位置情報を作成するものであり、
ある配線に放射線ビームを照射して補修を施す際に、被
補修配線の目的箇所に当該放射線ビームを照射すると、
その加工精度上、破損しまたは破損する可能性のある範
囲内に、隣接配線が存在する場合、その隣接配線が被補
修配線の片側にのみ存在するときに限り、放射線ビーム
を、その照射位置を、隣接配線の存在しない側に目的と
する配線の切断を保証できる可能な範囲で変位させて、
目的箇所を決定する機能を有し、配線加工システムは、
作成された配線加工位置情報に基づいて、加工装置のプ
ロセスデータを作成する機能を有することを特徴とする
補修システムが提供される。
他の配線が存在しない位置が存在していることがあり得
るので、本発明はこの位置を検出して、補修を行なう。
この際、補修箇所において、放射線ビームの照射位置
は、隣接配線の存在しない方向にずらして、決定され
る。これにより、本来なら破損していた隣接配線を破損
することなく、目的とする配線の加工のみを可能とする
ことができる。
のデ−タファイルと隣接ル−ルが格納されたライブラリ
とを比較することで、FIBの照射位置をずらす方向と
距離を、配線経路情報のデ−タファイル上で設定可能と
する。FIB装置等の加工装置側では、なんら隣接配線
を意識することなく、加工を行なうことができる。
して詳細に説明する。
プ上でFIB(集束イオンビ−ム)、レ−ザCVD(化
学気相成長)等を用いて既存の配線の一部を修正加工し
たり、論理構成に関係しない論理変更用未使用ゲ−トを
結線して論理変更を行なう補修が実施される。ここで、
半導体集積回路補修において、加工歩留まりを向上させ
る技術、および加工可能範囲を拡げる技術が必要とされ
る。そこで、まず、補修時の隣接配線の損傷について、
検討し、これに対する対策として、本発明の補修方法の
実施例について説明する。
一例を図1に示す。図1は、配線切断を実施した場合の
チップ上方からの配線加工図を示す。例えば、配線10
1のポイント102をFIB切断する場合、FIBの照
射により、照射面(スポット)103ないにある配線が
消去され、配線101は切断されたことになる。
切断目的点202に、配線間隔Wで隣接する配線203
が存在する場合がある。この場合、隣接配線203との
間隔WがFIB照射面103の半径Rより狭いと、隣接
配線203も、その一部、もしくは、全てが消去される
ことになり、過剰切断点206が生じる結果となる。従
って、このような場所での配線切断は行えない。
線との間隔Wが、FIB照射面301の半径Rより多少
広くても、予定のFIB照射面301がFIB照射位置
の微妙なずれによりにずれたFIB照射面302となっ
たり、または、FIB照射面303のように、FIBの
絞り誤差により半径が広がり、隣接配線の一部にFIB
照射面がふれて、破損箇所304のように隣接配線を破
損させ、加工歩留まりを低下させる原因となってしま
う。
あって、図4に示すように、切断を目的とする配線40
1について、切断箇所として、隣接配線が切断箇所の片
側にのみ存在するような配線区間402を探す。この区
間402で、そのまま上記したような切断を実施したの
では、上記同様に、隣接配線403を過剰切断してしま
う。
(照射中心)405を、隣接配線403の存在しない方
向へ距離α変位させて、照射する。距離αは、目的とす
る配線401の切断が100%保証できる最大限の値と
なる。この照射位置でFIBを照射した場合、FIB照
射面406は、図4に示すようになり、隣接配線403
を過剰切断する事態は発生しなくなる。
能であった配線区間が切断可能となる。この効果とし
て、従来、切断可能配線区間がなく、FIBによる論理
変更を断念していたものが、論理変更が可能となる。
される箇所についても、本実施例方法を適用して、FI
B照射位置を隣接配線の存在しない方向へ距離αずらし
て照射することで、隣接配線を破損する可能性が大きく
低下する。すなわち、加工歩留まりを向上させる効果が
ある。
元平面の考慮についてのみ述べたものである。しかし、
実際のLSIでは、配線層は多層配線であり、表面に位
置している層に限らず、内部の層についても、補修が必
要となる場合がある。例えば、3層配線からなるLSI
の第2層に位置する配線を切断する場合がある。このよ
うな場合、FIBはチップ上方より照射するため、第2
層より上にある第3層の配線が障害となる。このため、
実際には、障害とならない第3層配線が存在しない場所
で、第2層を切断することになる。
断部の断面図を示す。第2層配線504の配線箇所50
1を切断しようとした場合、図5の例では、上層の第3
層502がFIBの軌道としてあけられる穴503に接
触する。このため、配線502が破損、断線等を起こし
てしまう。従って、従来技術では、このような場所で
は、配線の切断は実施不可であった。
503に隣接する配線502が片側にのみ存在する場合
に限っては、図6に示す通り、FIBの照射位置を、隣
接配線の存在しない方向(照射位置602から601)
へ距離β分変位させて照射する。距離βの概念は、距離
αと同じである。
可能であった場所が切断可能となる。この効果として、
従来、切断可能箇所がなく、FIBによる論理変更を断
念していたものが、論理変更可能となる効果がある。ま
た、図3のような微妙な加工精度を要求される箇所につ
いても、本実施例を適用して、FIB照射位置を隣接配
線の存在しない方向へ距離βずらして照射することで、
隣接配線を破損する可能性が大きく低下する。すなわ
ち、加工歩留まりを向上させる効果がある。
および図6に示す方法を組み合わせて使用することで、
より補修可能な箇所を増やすことができる。それによ
り、加工歩留まりを向上させることが可能となる。
示したが、配線の接続のための穴をあける場合にも、本
発明を適用することができる。配線接続のための穴が、
上記した図6に示す切断のための穴に相当する。配線切
断のための穴と、接続のための穴とは、用途が異なるた
め、穴の径が異なる場合がある。このため、隣接配線の
存在を認識すべき範囲の広さが異なる場合がある。FI
B照射位置を隣接配線の存在しない方向へ変位させる距
離についても同様である。
ついての過剰切断例を示す。すなわち、ビーム軌道で設
けられる接続穴701が、目的の第2層配線702の上
層にある第3層配線703に接触して、これを損傷させ
る状態を示す。図8は、接続穴801をあけたときの隣
接配線を考慮して、目的の第2層配線702に穴あけを
行なう実施例を示す。すなわち、FIBの軌道としてあ
けられる接続穴801に隣接する配線703が片側にの
み存在する場合に限っては、FIBの照射位置を、隣接
配線の存在しない方向(照射位置804から805)へ
距離γ分変位させて照射する。距離γの概念は、距離β
と同じである。
線ビームとして、FIBを使用した例を示したが、FI
B以外の手段、例えば、レ−ザを用いる場合でも、同様
の技術が適用できるものである。
補修システムの一実施例について、説明する。
に、論理設計、配線加工位置情報の作成等を行なう設計
システム1310と、配線、補修等を行なう配線加工シ
ステム1320とを有する。
ータ1311、入力装置1316および出力装置131
7と、図示していないが、通信装置等とを有して構成さ
れる。このホストコンピュータ1311は、内部に、中
央処理装置および記憶装置(いずれも図示せず)を有す
る。中央処理装置は、記憶装置に格納されるプログラム
を実行して、その内部機能の一部として、例えば、論理
変更情報作成、配線加工位置情報作成、論理的整合性チ
ェック、電気的特性チェック、加工難易度チェック等を
実現する。
種プログラム、データ等が格納される。プログラムとし
ては、例えば、後述する手順で実行される、配線加工位
置決定のためのプログラム等がある。また、データとし
ては、論理設計により作成される論理情報、配線設計に
より作成される配線情報1315(図9参照)、論理変
更処理により得られる論理変更情報データ1312、論
理変更にともなって補修を行なうために作成された配線
加工位置情報1313とがそれぞれファイルとして格納
される。また、記憶装置には、配線加工位置の作成に際
して用いられる各種ルールを規定したルールライブラリ
1314(図9参照)が格納される。論理変更情報13
12は、例えば、通信装置を介して、外部の論理設計シ
ステムから取り込むこともできる。
合、その装置の性能等に依存して、加工できる制約条件
等がある。このため、ルールライブラリ1314には、
これらの制約条件等をルールとして規定して、ファイル
してある。ルールとしては、例えば、 5層配線LSIでは、第1、第2層の配線は加工不可 切断穴の周囲Xミクロンには他の切断穴は存在できな
い 特定領域は、加工不可 加工領域内に隣接配線が存在する場合には、加工不可 のようなルールが、数百から数千以上のルールが存在す
る。これらのルールは、加工対象となるLSIシリーズ
により異なることがある。配線位置情報を作成する場合
には、これらのルールと照合され、データの検証、保証
を行なう。この照合を自動処理するために、ルールをラ
イブラリとして、例えば、ホストコンピュータ1311
上に常駐させておく。
を介して、設計システム1310から配線加工位置情報
を取り込んで、補修のためのプロセスデータを作成する
コンピュータ(ミニコン)1321と、このプロセスデ
ータを作成する際に、各種加工条件等を参照するデータ
ベース1322と、FIB(集束イオンビーム)加工装
置1323と、レーザCVD装置1324とを有する。
データベース1322は、集束イオンビーム走査方法、
レーザビーム照射強度/時間、加工プロセスノウハウ等
が格納されている。
0上で設計されたLSIの論理変更を集束イオンビー
ム、レーザCVD装置等で実施する場合、設計情報(論
理情報、配線情報等)の変更をホストコンピュータ13
11上で実行する。例えば、ここでは、変更する論理
が、実際に配線上で加工可能か否かを設計情報を基に判
定する加工難易度チェック、変更した論理情報が、電気
特性を守っているか否かを判定する電気特性チェック、
配線加工位置情報の作成、加工位置情報と変更論理情報
との論理的整合性チェック等を行なう。
ータは、配線加工システム1320のコンピュータ13
21に転送される。配線加工システム1320は、この
配線加工位置情報を、制御用のデータに変換して、FI
B加工装置1323と、レーザCVD装置1324とに
送る。FIB加工装置1323は、配線の切断、穴あけ
等を行なう。また、CVD装置1324は、配線用導体
等を成膜して、配線の接続を行なう。なお、FIB加工
装置、CVD装置については、例えば、特開昭62−2
29956号公報に開示されている。
て、配線加工位置情報の作成を行なっているが、このデ
ータを配線加工システム1320のコンピュータ132
1により実行する構成としてもよい。、次に、本発明の
補修方法を実現する際に、放射線の照射位置を決定する
方法の一例について説明する。
置を制御するプロセスデ−タを自動変更するための技術
である。照射位置決定の手順の概要をフロ−チャ−トと
して図9に示す。
接ル−ル等を格納したライブラリ1314より、切断時
隣接配線として扱う配線までの距離、FIB照射位置の
ずらす距離、および、接続穴の隣接配線として扱う配線
までの距離、FIB照射位置のずらす距離等を加工ルー
ルとして取り込む(ステップ901,902)。次に、
LSI配線経路を示す、配線情報(配線経路のXY座
標、配線層名)を、LSI配線径路情報ファイル131
5から取り込む(ステップ903)。
任意の点に、切断、接続等の補修加工が可能な箇所が存
在するか否かを、加工ル−ルに従ってチェックしてい
く。このとき、加工ル−ルの一条件として、隣接配線が
片側のみに存在する場合は、隣接配線の条件が上記した
ように緩和されることになる。このようにして、論理変
更された配線について、補修可能箇所の検出を行なう
(ステップ904)。検出結果は、出力装置1317の
ディスプレイ上に表示する(ステップ905)。上記補
修可能箇所は、可能なすべての箇所が表示される。従っ
て、補修実装設計者は、表示された補修可能箇所から、
論理変更を実現するために必要な、補修箇所(切断箇
所、接続箇所)を選択することができる。
1316において、補修実装設計者からの選択指示を受
け付け(ステップ906)、選択された補修箇所を配線
加工位置情報デ−タとして登録(ステップ907)す
る。この処理は、自動選択で実施される場合もある。す
なわち、補修箇所の決定に際し、優先順位を付けること
により、複数箇所から1ヶ所を自動選択できるようにす
ることができる。
いて、ルールライブラリ1314を参照して、隣接配線
の条件を調べる。破損する隣接配線、破損の恐れがある
隣接配線が片側にのみ存在した場合は、加工位置を隣接
配線が存在しない方向にずらす処理を行う(ステップ9
08,909)。なお、被加工配線の両側とも、隣接配
線が存在しない場合には、そのままの位置とする。
0を参照して説明する。図10は、第1層1013、第
2層1012および第3層1011の配線領域を示す。
離が2ミクロンで、配線ピッチPが1ミクロンの3層配
線LSIがあるとする。第1,第3層の配線1011,
1013は、X方向、第2層配線1012はY方向に配
線ピッチがあるとする。このLSIに対して、第2層の
配線1001の切断を行う場合、第2層平面上に切断箇
所1002を中心とした加工領域(隣接配線として扱う
配線までの距離2ミクロンの円領域)1003を生成す
る。この領域1003内に他の配線が存在しなければ、
隣接配線が無いと判定できる。層については2層以上の
層を対象とすればよい。但し、補修装置の精度上、切断
する層の一層下まで考慮する必要がある場合は、切断す
る1層下の層以上の層について、検索すれば良い。下層
の過剰切断の例を図11に示す。1101が破損する第
1層配線となる。
在する場合に限り、位置を変更すれば良い。例えば、位
置がXY座標で登録されているならば、座標を変換すれ
ばよい。座標で表現できなければ、ずらす方向と、距離
を示すデ−タを付加する等、その表現方法は、デ−タの
扱い方により多々表現可能である。
配線の補修を実現可能とすることができる。加工制御デ
−タ上で、隣接配線の考慮を行うことにより、補修装置
側では、新たな機能を装備することなく、従来の装置
で、上述した各補修を実現可能とすることができる。
距離等を、ライブラリとして定義しておき、実際の配線
経路をXY座標、層名で定義した配線情報と比較するこ
とで、補修装置を制御するデ−タの段階で、上述した配
線の切断、穴あけ等を可能とする効果がある。さらに、
補修装置側に、特別なオプション機能を装備する必要が
無いという効果がある。
本実施例は、放射線ビームを照射して補修を行なう前
に、照射予定位置近傍について、照射しても加工が照射
対象が加工されない程度の強さの放射線ビームを照射し
て、その反射を検出して、表面の凹凸を検出し、その検
出結果に基づいて、被補修配線に対する隣接配線の有無
を認識すること、および、認識した隣接配線が被補修配
線の左右の片側、上下の片側、および、、前記片側の組
合せにのいずれかのみに存在するか否かを判定し、いず
れかの態様で隣接配線が存在する場合、放射線ビームの
照射位置を、隣接配線の存在しない方向に変位させるた
めの情報を得るものである。
ば、配線箇所1201を切断する場合、切断前に、切断
箇所の隣接配線として扱われる範囲について、光、電
子、イオンなどを照射して、その反射から対象の画像を
作成したり、レ−ザ、電子、イオンなどを照射して、配
線段差を検出したりする。上記画像や配線段差の認識に
より、隣接配線の有無を認識して、隣接配線が片側にの
み存在した場合のみ、存在しない側に、FIB照射位置
をずらす処理を実施すれば良い。上記画像信号により半
導体表面を検索する技術は、特開平01−23555号
公報に記載されている技術で可能である。
接配線の認識を行うため、デ−タと実物との製造後差に
よる差異を確実に認識でき、歩留まり低下を防止できる
効果がある。なお、本実施例を、上述した配線加工位置
の情報により補修箇所を指定する実施例に適用して、よ
り加工精度を向上させることができる。
能箇所を増加させ、これにより、論理変更の自由度を向
上させることが可能となり、さらに、切断、接続等の加
工時の加工歩留まりを向上させることが可能である。
的とする配線の加工に影響しない範囲で隣接配線の存在
しない方向にずらすことで、隣接する配線を破損するこ
と無く配線の加工を可能とすることができる。これによ
り、従来技術では加工不可能であった配線が補修可能と
なることで、加工不可のため実現できなかった論理変更
が実現可能となる効果がある。さらに、従来、加工が可
能であった箇所でも、配線間隔が狭く、加工精度上、加
工歩留まりが低下していたものについても、本発明を適
用することで、隣接配線の破損率が低下して、加工歩留
まりを向上させる効果がある。
す平面図。
を示す平面図。
を示す平面図。
索の一例を示す平面図。
を示す断面図。
す断面図。
を示す断面図。
す断面図。
変更の手順を示すフロ−チャ−ト。
図。
一例を示す断面図。
他の例を示す説明図。
すブロック図。
ポイント 103,406…FIB照射面 202…切断目的点 203,403,404…隣接配線 206…過剰切断点 301…予定のFIB照射面 602,804…予定のFIB照射位置 302,406…ずれたFIB照射面 303…広がったFIB照射面 304…破損する隣接配線 401,1001…切断する配線 402…隣接配線が片側の区間 502,703,1011,1103,1203…第3
層配線 503,605,701,801,1105…FIBの
ビ−ム軌道 504,1012,1102,1202…第2層配線 702,802…接続する2層配線 1003…2ミクロンの円領域 1013,1101…第1層配線 1204…レ−ザ 1205…チップ表面 1206…絶縁層
Claims (5)
- 【請求項1】配線が設けられた半導体集積回路のチップ
製造後、当該チップ上に、放射線ビームを照射して、配
線の一部を補修する場合において、 ある配線に放射線ビームを照射して補修を施す際に、被
補修配線の目的箇所に当該放射線ビームを照射すると、
その加工精度上、破損しまたは破損する可能性のある範
囲内に、隣接配線が存在する場合、その隣接配線が被補
修配線の片側にのみ存在するときに限り、放射線ビーム
を、その照射位置を、隣接配線の存在しない側に目的と
する配線の切断を保証できる可能な範囲で変位させて、
目的箇所に照射して、修正加工を行なうことを特徴とす
る半導体集積回路配線補修方法。 - 【請求項2】請求項1において、 補修は、半導体集積回路を構成する基板の一部に穴をあ
ける加工を含むものであり、 上記放射線ビームを照射すると、その加工精度上、破損
しまたは破損する可能性のある範囲は、当該放射線ビー
ムの照射により形成される穴が存在する、半導体集積回
路の1または2以上の各層における穴の領域である半導
体集積回路配線補修方法。 - 【請求項3】配線および論理回路が少なくとも設けられ
たチップを有し、かつ、該チップには、配線の一部に補
修された補修箇所を1または2以上有する半導体集積回
路であって、 上記補修箇所のうち一部は、補修されている配線の幅方
向の中心を基準として、配線の一方の辺側に変位した位
置に存在することを特徴とする半導体集積回路。 - 【請求項4】放射線ビームを照射して補修を行なう前
に、照射予定位置近傍について、照射しても照射対象が
加工されない程度の強さの放射線ビームを照射して、そ
の反射を検出して、表面の凹凸を検出し、その検出結果
に基づいて、被補修配線に対する隣接配線の有無を認識
すること、および、認識した隣接配線が被補修配線の左
右の片側、上下の片側、および、前記片側の組合せにの
いずれかのみに存在するか否かを判定し、いずれかの態
様で隣接配線が存在する場合、放射線ビームの照射位置
を、隣接配線の存在しない方向に変位させるための情報
を得ることを特徴とする半導体集積回路配線補修箇所検
出方法。 - 【請求項5】コンピュータシステムを備えた論理設計シ
ステムと、1または2以上の加工装置、および、加工装
置のプロセスデータを作成するコンピュータを備える配
線加工システムとを備え、 論理設計システムは、論理変更情報と配線情報とに基づ
いて、配線加工位置情報を作成するものであり、ある配
線に放射線ビームを照射して補修を施す際に、被補修配
線の目的箇所に当該放射線ビームを照射すると、その加
工精度上、破損しまたは破損する可能性のある範囲内
に、隣接配線が存在する場合、その隣接配線が被補修配
線の片側にのみ存在するときに限り、放射線ビームを、
その照射位置を、隣接配線の存在しない側に目的とする
配線の切断を保証できる可能な範囲で変位させて、目的
箇所を決定する機能を有し、 配線加工システムは、作成された配線加工位置情報に基
づいて、加工装置のプロセスデータを作成する機能を有
することを特徴とする補修システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04257011A JP3075638B2 (ja) | 1992-09-25 | 1992-09-25 | 半導体集積回路配線補修方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04257011A JP3075638B2 (ja) | 1992-09-25 | 1992-09-25 | 半導体集積回路配線補修方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06112194A JPH06112194A (ja) | 1994-04-22 |
JP3075638B2 true JP3075638B2 (ja) | 2000-08-14 |
Family
ID=17300490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04257011A Expired - Fee Related JP3075638B2 (ja) | 1992-09-25 | 1992-09-25 | 半導体集積回路配線補修方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3075638B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4405865B2 (ja) | 2004-06-24 | 2010-01-27 | 富士通マイクロエレクトロニクス株式会社 | 多層配線構造の製造方法及びfib装置 |
-
1992
- 1992-09-25 JP JP04257011A patent/JP3075638B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06112194A (ja) | 1994-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8065649B2 (en) | Method and apparatus for routing | |
JP4759597B2 (ja) | 半導体集積回路の故障解析方法及び故障解析装置 | |
US5043297A (en) | Wiring method of on-chip modification for an LSI | |
US20030205816A1 (en) | Integrated circuit configuration with analysis protection and method for producing the configuration | |
JP2731288B2 (ja) | 多層配線方法 | |
US6904575B2 (en) | Method for improving chip yields in the presence of via flaring | |
US7398485B2 (en) | Yield optimization in router for systematic defects | |
JP3075638B2 (ja) | 半導体集積回路配線補修方法 | |
US5953518A (en) | Yield improvement techniques through layout optimization | |
JP2904176B2 (ja) | ビアホールの開孔検査パターン構造 | |
US6675368B2 (en) | Apparatus for and method of preparing pattern data of electronic part | |
US8276104B2 (en) | Stress reduction on vias and yield improvement in layout design through auto generation of via fill | |
US6892372B2 (en) | Wiring layout method of integrated circuit | |
US5225993A (en) | Design rule test apparatus for testing if mask pattern satisfies design rule and operation method therefor | |
US20090243121A1 (en) | Semiconductor integrated circuit and layout method for the same | |
US8274107B2 (en) | Exposure system, semiconductor device, and method for fabricating the semiconductor device | |
CN114695155A (zh) | 一种光刻通孔热点识别方法 | |
US20080244499A1 (en) | Apparatus and design method for circuit of semiconductor device etc | |
JP2006113278A (ja) | マスクの検査装置およびその方法 | |
JP2008102666A (ja) | 半導体回路設計装置、半導体回路設計方法および半導体装置 | |
JP2874714B2 (ja) | 半導体解析/加工装置 | |
JP3087208B2 (ja) | 半導体集積回路補修支援方法 | |
JP2918769B2 (ja) | 半導体集積回路の補修方法 | |
JP2000223574A (ja) | 半導体装置およびその再生方法 | |
KR100850368B1 (ko) | 노광 시스템, 반도체 장치 및 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |