JP3075491B2 - Multilayer circuit board and method of manufacturing the same - Google Patents

Multilayer circuit board and method of manufacturing the same

Info

Publication number
JP3075491B2
JP3075491B2 JP32320191A JP32320191A JP3075491B2 JP 3075491 B2 JP3075491 B2 JP 3075491B2 JP 32320191 A JP32320191 A JP 32320191A JP 32320191 A JP32320191 A JP 32320191A JP 3075491 B2 JP3075491 B2 JP 3075491B2
Authority
JP
Japan
Prior art keywords
layer
circuit board
metal
hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32320191A
Other languages
Japanese (ja)
Other versions
JPH05160573A (en
Inventor
北村孝司
敏 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP32320191A priority Critical patent/JP3075491B2/en
Publication of JPH05160573A publication Critical patent/JPH05160573A/en
Application granted granted Critical
Publication of JP3075491B2 publication Critical patent/JP3075491B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は多層回路基板およびその
製造方法に係わり、さらに詳しくは光半導体層を多層構
造内に保有することを特徴とする多層回路基板およびそ
の簡便な製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer circuit board and a method for manufacturing the same, and more particularly, to a multilayer circuit board having an optical semiconductor layer in a multilayer structure and a simple method for manufacturing the same.

【0002】[0002]

【従来の技術】電気回路を2層以上形成させた回路基板
の基本的な製造方法は、電気絶縁性基板の両面に金属等
の回路網をエッチングや印刷によって形成させ、絶縁性
基板に孔開け加工を行った後、孔部に金属の無電解メッ
キや導電性ペーストを詰め込むことによって、両面それ
ぞれ独立である回路間を電気的に導通させるスルーホー
ルを設けて両面回路基板を形成する方法が基本となって
いる。さらに3層化する場合には1回路面上に再び絶縁
層と第3の回路を形成させ、スルーホール加工して3層
基板を作成する。この操作を繰り返すことによって任意
の多層基板を得ることができる。
2. Description of the Related Art A basic method of manufacturing a circuit board on which two or more electric circuits are formed is to form a circuit network of metal or the like on both sides of an electrically insulating substrate by etching or printing, and form a hole in the insulating substrate. After processing, the hole is filled with electroless plating of metal or conductive paste to form through holes that electrically connect the circuits that are independent on both sides to form a double-sided circuit board. It has become. In the case of further forming three layers, an insulating layer and a third circuit are formed again on one circuit surface, and through-hole processing is performed to form a three-layer substrate. By repeating this operation, an arbitrary multilayer substrate can be obtained.

【0003】上記製造方法において、スルーホール加工
は一般に絶縁層が厚い場合(例えばガラスエポキシ基板
等)には機械的に搾孔(ドリル、打ち抜き等)し、薄い
場合には化学エッチング法等で絶縁層部を開孔させた
り、絶縁性感光性樹脂を利用して光学的に露光・現像し
て開孔部を形成させ、金属の無電解メッキその他で導電
性を与えてスルーホールとするのが普通である。
In the above-mentioned manufacturing method, through-hole processing is generally performed by mechanically squeezing (drilling, punching or the like) when the insulating layer is thick (for example, a glass epoxy substrate), and when the insulating layer is thin, insulating by chemical etching or the like. Layers are opened or optically exposed and developed using an insulative photosensitive resin to form holes, and electroless plating of metal or the like is used to provide conductivity and make through holes. Normal.

【0004】[0004]

【発明が解決しようとする課題】電子部品が微細化する
に従って、それを搭載する回路基板の回路網の微細化と
薄型化が要求されてきているが、その要求を満足させる
一つのポイントはスルーホールの形成方法にある。前記
の一般的スルーホール形成方法では回路網を微細化する
目的に対して限界がきている。
As electronic components have become finer, there has been a demand for a finer and thinner circuit network for a circuit board on which the electronic components are mounted. It is in the method of forming holes. The above-mentioned general through-hole forming method has a limit for the purpose of miniaturizing a circuit network.

【0005】例えば、絶縁性基板の機械的搾孔では、ド
リルその他の加工治具の強度等を考慮すると、微細化に
当然限界があることや、搾孔位置の精度や孔側壁の状態
等も不満足となってくる。レーザ加工のような非機械的
加工でも本質的には同様である。
For example, in mechanical drilling of an insulating substrate, considering the strength and the like of a drill and other processing jigs, there is naturally a limit to miniaturization, the accuracy of the drilling position, the state of the hole side wall, and the like. I am dissatisfied. The same applies to non-mechanical processing such as laser processing.

【0006】薄型基板に対して利用できるエッチング法
等では機械的加工よりも微細化が可能である等の利点が
あるが、何れの加工法においても開孔部を導通させる手
段として通常の金属無電解メッキ法が常用されている。
しかし導通化処理のための一連の処理が複雑であり、且
つ無電解メッキ液が不安定である等の製造管理面での問
題を抱えている。
[0006] An etching method or the like which can be used for a thin substrate has an advantage that it can be made finer than a mechanical processing. However, in any of the processing methods, an ordinary metal-free method is used as a means for conducting an opening. Electrolytic plating is commonly used.
However, there is a problem in manufacturing control, such as a series of processes for conducting treatment being complicated and an electroless plating solution being unstable.

【0007】これらの製造方法においては多層回路基板
の高精度・薄型精密化および製造コストの低下等に対す
る要求に答えることが困難となっているのが現状であ
る。
At present, it is difficult for these manufacturing methods to meet demands for high-precision, thin, and precise multilayer circuit boards and a reduction in manufacturing costs.

【0008】本発明は前記課題を解決し、高精度・薄型
精密な多層回路基板及びその製造方法を提供することを
目的としている。
An object of the present invention is to solve the above-mentioned problems and to provide a high-precision, thin and precise multilayer circuit board and a method for manufacturing the same.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するため
の手段は次の通りである。
Means for achieving the above object are as follows.

【0010】ある種の光半導体は露光部が電気抵抗を低
下させ、露光後も長時間その状態を維持し(露光効果あ
るいは光メモリ性)、非露光部は高い電気抵抗を保有し
抵抗体としての機能を十分果たすことが知られている。
しかし、低抵抗露光部の露光効果の持続性にも時間的・
熱的に元の高抵抗状態に復元する可逆性と低抵抗部の導
電性が金属その他の一般導電部材に比べてはるかに不良
である等の特徴がある。
In some types of optical semiconductors, the exposed portion lowers the electrical resistance and maintains the state for a long time after exposure (exposure effect or optical memory property), while the unexposed portion has a high electrical resistance and serves as a resistor. It is known to perform well.
However, the exposure effect of the low-resistance
There are features such as the reversibility for thermally restoring the original high resistance state and the conductivity of the low resistance part are much worse than those of metals and other general conductive members.

【0011】しかし、後述する方法によって特定の光半
導体層露光部に永久的に低電気抵抗部が形成できること
を発見し、この方法を利用することによって容易かつ微
細回路に適応できるスルーホール形成が可能であること
が見出された。
However, it has been discovered that a low electric resistance portion can be permanently formed in a specific optical semiconductor layer exposed portion by a method described later, and by using this method, it is possible to form a through hole easily and adaptable to a fine circuit. Was found.

【0012】光半導体のうちのN型光半導体である酸化
亜鉛、酸化チタン、硫化カドミウム等は露光後電気抵抗
低下現象が持続する露光効果(光メモリ効果)を持ち、
特に酸化亜鉛や酸化チタンはその持続性が長く安定的で
あることが知られている。さらに、これら金属酸化物光
半導体は露光部表面が還元性を示し(非露光部は酸化
性)、還元電位の低い金属塩溶液から金属を還元析出せ
しめたり、易還元性有機溶液(例えば染料のロイコ体溶
液)から有機物を還元析出させる機能を有する。さらに
これらの光半導体を陰極として易還元性物質を含む溶液
中で電気分解を行うと、より高い還元電位をもつ物質で
あっても容易に光半導体電極の露光部に還元析出する。
一般にはこの現象は光半導体露光部の表面現象として捉
えられ、電子写真法における電解現象法と言われる一つ
の画像形成方法として知られている。
Among the optical semiconductors, N-type optical semiconductors such as zinc oxide, titanium oxide, and cadmium sulfide have an exposure effect (optical memory effect) in which the phenomenon of lowering the electrical resistance is maintained after exposure.
In particular, it is known that zinc oxide and titanium oxide have long and stable stability. Furthermore, in these metal oxide optical semiconductors, the exposed surface has a reducing property (the non-exposed part is oxidizing), and the metal is reduced and precipitated from a metal salt solution having a low reduction potential, or an easily reducing organic solution (for example, dye (A leuco solution). Furthermore, when electrolysis is performed in a solution containing an easily reducible substance using these optical semiconductors as cathodes, even a substance having a higher reduction potential is easily reduced and deposited on the exposed portion of the optical semiconductor electrode.
Generally, this phenomenon is regarded as a surface phenomenon of the exposed portion of the optical semiconductor, and is known as one image forming method called an electrolytic phenomenon method in electrophotography.

【0013】さらにもし易還元物質が存在しない場合に
は金属酸化物光半導体が自己還元を起こし、表面に金属
を析出して黒化画像を形成する方法も提案されている。
Further, there has been proposed a method of forming a blackened image by causing a self-reduction of a metal oxide photosemiconductor when no easily reducible substance is present and depositing a metal on the surface.

【0014】本発明者等は特殊な現像条件下で十分な現
像を行うと一部の光半導体はさらに現像が進行し、その
金属酸化物の自己還元が光半導体の深部まで進行して最
後の層の反対面にまで達することを見いだした。即ち、
光半導体層の露光・現像処理によって高抵抗層である金
属酸化物層と永久的な低抵抗層である金属層とが形成で
きることを確認した。形成された金属層は酸化物層の露
光による電気抵抗の低下と異なり、金属自体の積層であ
るから著しく電気抵抗が低くなり、電気良導体の性質を
示す。
The present inventors have found that when sufficient development is performed under special development conditions, development of some optical semiconductors proceeds further, and the self-reduction of the metal oxide proceeds to the depth of the optical semiconductor, and It was found that it reached the opposite side of the layer. That is,
It was confirmed that a metal oxide layer as a high-resistance layer and a metal layer as a permanent low-resistance layer could be formed by exposing and developing the optical semiconductor layer. The formed metal layer, unlike the decrease in electric resistance due to the exposure of the oxide layer, is a laminate of the metal itself, so that the electric resistance is remarkably low and exhibits the properties of an electric conductor.

【0015】従って導電性基板面または導電回路面に金
属酸化物光半導体層を形成させ、露光現像して局部的に
金属導通部を形成させ、表面に金属層や金属回路を設け
るとスルーホールの役割を果たして酸化物絶縁層を介在
させた両面回路基板を作成することができる。さらにそ
の操作を反復すると多層回路基板が形成できる。
Therefore, a metal oxide optical semiconductor layer is formed on the surface of a conductive substrate or a conductive circuit, and is exposed and developed to form a metal conductive portion locally. A double-sided circuit board having an oxide insulating layer interposed therebetween can be produced. Further, by repeating the operation, a multilayer circuit board can be formed.

【0016】本発明によるスルーホール形成方法は露光
現像のみの簡便な操作により多層回路基板が形成できる
こと、露光現像のみで機械的やその他の孔開け加工が不
要のため光学レベルでの高解像性を与えることができる
こと、そのため極めて微細な回路を有する多層基板のス
ルーホールとして利用可能となり、初期の目的を容易に
達成できるものである。
The method of forming a through hole according to the present invention is capable of forming a multilayer circuit board by a simple operation of only exposure and development, and high resolution at an optical level because no mechanical or other perforation processing is required only by exposure and development. Therefore, it can be used as a through hole of a multilayer substrate having an extremely fine circuit, and the initial purpose can be easily achieved.

【0017】次に本発明の方法を図に従って詳述する。Next, the method of the present invention will be described in detail with reference to the drawings.

【0018】図1(a)に示すように電気絶縁性支持体
1上に形成された金属層を通常のリソグラフィーによっ
て回路エッチングするか導電性インキを印刷して第1層
の回路2を作成する。絶縁性支持体1はプラスチックフ
ィルム、絶縁処理紙、ガラスエポキシ等の複合基板その
他の一般の回路用基板等である。
As shown in FIG. 1A, the metal layer formed on the electrically insulating support 1 is circuit-etched by ordinary lithography or printed with a conductive ink to form a first-layer circuit 2. . The insulating support 1 is a plastic film, insulating paper, a composite substrate of glass epoxy or the like, or other general circuit substrates.

【0019】次いで第1層回路2面上に光メモリ性金属
酸化物光半導体層3を形成する。使用し得る金属酸化物
は、例えば電子写真用酸化亜鉛微粉末で、絶縁性高分子
結合材中に適当な溶剤を用いて分散しペーストとして塗
布乾燥させたものである。高分子結合材としてはアルキ
ッド樹脂、スチレン−ブタジエン共重合樹脂、アクリル
系樹脂、エポキシ樹脂、ポリイミド樹脂その他であり、
一般的にはスチレン−ブタジエン共重合樹脂やアクリル
系樹脂が使いやすい。塗布法はマイヤバー塗布、ローラ
ー塗布、スクリーン塗布等種々の方法があり目的に応じ
て適宜選択利用できる。膜厚は5ミクロン〜30ミクロ
ンで、好ましくは10〜20ミクロンである。なお、光
学増感も可能で、一般の染料増感剤(ローズベンガル、
ブロムフェノールブルー、パテントブルー等)が電子写
真法と同様な常法で使用でき、感光波長の制御も可能で
ある。
Next, an optical memory metal oxide optical semiconductor layer 3 is formed on the surface of the first layer circuit 2. The metal oxide that can be used is, for example, zinc oxide fine powder for electrophotography, which is dispersed in an insulating polymer binder using a suitable solvent, applied as a paste, and dried. As the polymer binder, alkyd resin, styrene-butadiene copolymer resin, acrylic resin, epoxy resin, polyimide resin and others,
Generally, a styrene-butadiene copolymer resin or an acrylic resin is easy to use. There are various coating methods such as Myrbar coating, roller coating, and screen coating, which can be appropriately selected and used depending on the purpose. The film thickness is between 5 and 30 microns, preferably between 10 and 20 microns. Optical sensitization is also possible, and general dye sensitizers (Rose Bengal,
Bromophenol blue, patent blue, etc.) can be used in a conventional manner similar to electrophotography, and the wavelength of light can be controlled.

【0020】光半導体層の形成は暗所に保存し、予め作
成しておいたスルーホール用写真パターン4(フィルム
またはガラス乾板)を位置合わせして密着露光し、光半
導体層面にスルーホール潜像を形成させる。
The formation of the optical semiconductor layer is stored in a dark place, and a through-hole photographic pattern 4 (film or glass dry plate) which has been prepared in advance is aligned and exposed in close contact with the optical semiconductor layer. Is formed.

【0021】露光後、炭酸ソーダアルカリ水溶液に若干
の界面活性剤を添加した液中に基板を入れて陰極とし、
対向電極として不溶性金属、例えば白金板を配置して5
〜15Vで数秒〜数十秒間の電気分解を行えば、酸化亜
鉛が還元されて黒色の亜鉛金属が現れる。亜鉛金属が黒
色であるのは微粒子状であること及び有機結合剤の影響
である。析出金属は図1(b)に示すように光半導体塗
布層を貫通し、亜鉛微粒子が積層してスルーホール5が
形成される。スルーホールは金属微粒子の積層なので、
電気良導部であり、非露光部は元のままに高抵抗部であ
る。
After exposure, the substrate is placed in a solution obtained by adding a slight amount of a surfactant to an aqueous solution of alkali sodium carbonate to form a cathode,
An insoluble metal, for example, a platinum plate is arranged as a counter electrode, and 5
When electrolysis is performed at 1515 V for several seconds to tens of seconds, zinc oxide is reduced and black zinc metal appears. The fact that zinc metal is black is due to the fine particles and the effect of the organic binder. As shown in FIG. 1B, the deposited metal penetrates the optical semiconductor coating layer, and the zinc fine particles are laminated to form a through hole 5. Since the through hole is a stack of fine metal particles,
The portion is an electrically conductive portion, and the non-exposed portion is a high resistance portion as it is.

【0022】次いで、全面に金属膜例えばCu膜を真空
蒸着法や無電解メッキ法で必要な厚さに形成させ、フォ
トエッチング法で任意の回路6をエッチング形成させ
る。別法としては導電性インキを回路印刷してもよい。
この段階で回路2と6とはスルーホール5を通して導通
し、2層回路基板(図1(c))が得られたことにな
る。
Next, a metal film, for example, a Cu film is formed on the entire surface to a required thickness by a vacuum deposition method or an electroless plating method, and an arbitrary circuit 6 is etched by a photo etching method. Alternatively, the conductive ink may be circuit printed.
At this stage, the circuits 2 and 6 are electrically connected through the through hole 5, and a two-layer circuit board (FIG. 1C) is obtained.

【0023】第3層目の回路形成は2層目と同様で、2
層目回路面上に同じ光半導体層を塗布し、必要なスルー
ホールパターンを持つ写真パターンを用いて露光し、同
様に電解現像すれば図1(d)に示される第2のスルー
ホール8が得られ、さらにその面上に回路9を形成する
ことによって得られる。
The circuit formation of the third layer is the same as that of the second layer.
By coating the same optical semiconductor layer on the circuit surface of the layer, exposing using a photographic pattern having a required through-hole pattern, and performing electrolytic development in the same manner, the second through-hole 8 shown in FIG. Obtained by forming a circuit 9 on the surface.

【0024】形態上はこの段階で3層回路が完成する
が、回路外の酸化亜鉛層は露出しており、かつ外部光に
よって電気抵抗が低下する性質があるからこのままでは
回路基板としては不安定である。そのため、電気絶縁性
感光性樹脂に黒色顔料を分散させた後、バーコート等に
より塗布乾燥させ、3層目回路部以外の領域を露光し現
像乾燥して遮光膜10を形成することが望ましい。遮光
膜10は同様に電気絶縁性の黒色インキをスクリーン印
刷やその他の印刷法で形成させてもよい。
Although a three-layer circuit is completed at this stage in form, the zinc oxide layer outside the circuit is exposed and the electric resistance is reduced by external light, so that the circuit board is unstable as it is. It is. Therefore, it is desirable to form the light-shielding film 10 by dispersing the black pigment in the electrically insulating photosensitive resin, applying and drying by a bar coat or the like, exposing an area other than the third circuit portion, and developing and drying. Similarly, the light-shielding film 10 may be formed by screen printing or another printing method using an electrically insulating black ink.

【0025】図2は遮光膜を予め作成しておき、その後
第2層回路を形成する方法を示したものである。
FIG. 2 shows a method of forming a light shielding film in advance and then forming a second layer circuit.

【0026】図2(a)では前述のように絶縁性基板1
上に作成された第1層回路2面に光半導体層3を形成さ
せ、次いでスルーホール部を除去した遮光性感光性樹脂
膜からなる電気絶縁性の遮光膜11を光学的に予め形成
し、それを用いて露光を行えば対応するスルーホール潜
像が得られる。前記同様に現像すれば金属亜鉛微粒子の
積層からなるスルーホール5が潜像部に形成される。さ
らに金属膜形成および回路エッチングまたは印刷等によ
り回路6を形成すれば、光半導体が完全に遮光された構
造の2層回路基板が完成する。
In FIG. 2A, as described above, the insulating substrate 1
An optical semiconductor layer 3 is formed on the surface of the first layer circuit 2 formed above, and then an electrically insulating light-shielding film 11 made of a light-shielding photosensitive resin film from which a through-hole portion has been removed is optically formed in advance, Exposure is performed using this to obtain a corresponding through-hole latent image. If the development is performed in the same manner as described above, a through hole 5 formed of a stack of fine metal zinc particles is formed in the latent image portion. Furthermore, if the circuit 6 is formed by forming a metal film and etching or printing the circuit, a two-layer circuit board having a structure in which the optical semiconductor is completely shielded from light is completed.

【0027】3層以上の多層回路基板もこの工程を繰り
返すことによって容易に得ることができる。
A multilayer circuit board having three or more layers can be easily obtained by repeating this process.

【0028】図2の遮光膜を先付けする方法では遮光膜
の電気絶縁性が有効に利用できるので、十分な絶縁膜で
あれば回路間の絶縁抵抗をより高くでき、半導体層のみ
の場合よりも信頼性の高い多層回路基板が得られる。
In the method in which the light-shielding film is pre-attached in FIG. 2, the electrical insulation of the light-shielding film can be effectively used. A highly reliable multilayer circuit board can be obtained.

【0029】この場合には回路線間のより狭い微細回路
板も安定して得ることができる利点も生まれる。
In this case, there is an advantage that a fine circuit board having a narrower space between circuit lines can be stably obtained.

【0030】さらに金属亜鉛微粒子からなるスルーホー
ルよりも高い導電性が必要な場合には、Cu,Ag,A
u等導電性良好な重金属が通常の置換メッキ法で亜鉛と
置換できるので、金属亜鉛の全部または一部をこれらの
重金属と置換してやればより低抵抗のスルーホールを得
ることができる。
Further, when higher conductivity is required than through holes made of fine metal zinc particles, Cu, Ag, A
Since a heavy metal having good conductivity such as u can be replaced with zinc by a normal displacement plating method, a lower-resistance through hole can be obtained by replacing all or part of the metal zinc with these heavy metals.

【0031】本発明の技術を用いることにより従来の多
層回路基板製造技術では成しえなかった微細精密回路作
成と薄型化が可能となり、硬質のボード状回路板はもち
ろんのこと特に柔軟でフレキシブル回路板の多層化に有
効に利用できる。
By using the technology of the present invention, it is possible to create a fine precision circuit and to make it thinner, which cannot be achieved by the conventional multilayer circuit board manufacturing technology. It can be used effectively for multi-layer boards.

【0032】[0032]

【作用】本発明は、導電性基板面または導電回路面に金
属酸化物光半導体層を形成させ、露光現像して局部的に
金属導通部を形成させ、表面に金属層や金属回路を設
け、金属導通部をスルーホールとして機能させ、金属酸
化物絶縁層を介在させた両面回路基板を作成することが
でき、さらにその操作を反復することにより、多層回路
基板が形成できるので、スルーホール形成方法は露光現
像のみであり、簡便な操作により多層回路基板が形成で
きること、露光現像のみで機械的やその他の孔開け加工
が不要のため光学レベルでの高解像性を与えることがで
きること、そのため極めて微細な回路を有する多層基板
のスルーホールとして利用可能となる。
According to the present invention, a metal oxide optical semiconductor layer is formed on a conductive substrate surface or a conductive circuit surface, and exposed and developed to locally form a metal conductive portion, and a metal layer or a metal circuit is provided on the surface. The metal conducting portion can function as a through hole, and a double-sided circuit board with a metal oxide insulating layer interposed can be formed. Further, by repeating the operation, a multilayer circuit board can be formed. Is only exposure and development, a multilayer circuit board can be formed by a simple operation, and high resolution can be provided at the optical level because no mechanical or other perforation processing is required only by exposure and development. It can be used as a through hole of a multilayer substrate having a fine circuit.

【0033】また、本発明によれば、薄型高密度微細配
線が可能となるので、小型精密なカメラその他の電子光
学機器類や小型ラジオ、テレビ、ハンディーパソコン、
センサーデバイス類、各種精密電子機器類等における微
細回路基板に有効に適用できる。
Further, according to the present invention, thin high-density fine wiring can be realized, so that a small and precise camera or other electro-optical devices, a small radio, a television, a handy personal computer,
It can be effectively applied to fine circuit boards in sensor devices, various precision electronic devices, and the like.

【0034】また、液晶表示体用の多色カラーフィルタ
ーの電着製造法における電着基板の作成にも好適に利用
できる等の多くの利用法が存在する。
In addition, there are many uses, such as being suitable for use in the production of an electrodeposited substrate in the method of electrodepositing a multicolor filter for a liquid crystal display.

【0035】[0035]

【実施例】〔実施例1〕微細多層回路基板の製造テスト
として3層構成回路における配線線幅の可能性とスルー
ホールの導通効果を見た。テスト基板の構成パターンは
次の通りである。
EXAMPLES Example 1 As a manufacturing test of a fine multilayer circuit board, the possibility of wiring line width and the effect of through hole conduction in a three-layer circuit were examined. The configuration pattern of the test board is as follows.

【0036】 第1パターン配線線幅:70μm、線間隔:70μm、スル
ーホール径:50μm 第2パターン配線線幅:50μm、線間隔:50μm、スル
ーホール径:40μm 第3パターン配線線幅:30μm、線間隔:30μm、スル
ーホール径:20μm 各配線の線数:それぞれ15本、各配線の線長:約10
0mm 3種の配線ブロックを約100mm角の面内に配置(位
置合わせマークを含む)してある。
First pattern wiring line width: 70 μm, line spacing: 70 μm, through hole diameter: 50 μm Second pattern wiring line width: 50 μm, line spacing: 50 μm, through hole diameter: 40 μm Third pattern wiring line width: 30 μm Line spacing: 30 μm, through-hole diameter: 20 μm Number of lines of each wiring: 15 each, Line length of each wiring: about 10
0 mm Three types of wiring blocks are arranged (including alignment marks) in a plane of about 100 mm square.

【0037】厚さ0.1mmのポリエステルフィルム面
に10μmの銅箔を接着したフレキシブル基板を用い、
銅箔全面にネガ型感光性樹脂(OMR:東京応化工業
(株)商品名)を1μmの厚さにスピンナーで塗布して
乾燥し、上記3種の配線パターン(スルーホールパター
ンを除いたもの)の写真原版を密着して露光し、指定処
方にしたがって現像・乾燥・熱処理を行った。次いで塩
化第3鉄水溶液でエッチングし水洗乾燥して第1層回路
を作成した。
Using a flexible substrate having a 10 μm copper foil adhered to a polyester film surface having a thickness of 0.1 mm,
A negative photosensitive resin (OMR: trade name of Tokyo Ohka Kogyo Co., Ltd.) is applied to the entire surface of the copper foil to a thickness of 1 μm with a spinner and dried, and the above three types of wiring patterns (excluding through-hole patterns) Were exposed in close contact with each other and developed, dried and heat-treated in accordance with the designated prescription. Then, the layer was etched with an aqueous ferric chloride solution, washed with water and dried to form a first layer circuit.

【0038】次に、第1層回路面上に酸化亜鉛からなる
光半導体層を10μmの厚さに均一に塗布し乾燥・硬化
させて暗所に保存した。光半導体組成は次の通りで超音
波分散法でペースト化させた。
Next, an optical semiconductor layer made of zinc oxide was uniformly applied to a thickness of 10 μm on the circuit surface of the first layer, dried and cured, and stored in a dark place. The composition of the optical semiconductor was as follows, and the paste was formed by an ultrasonic dispersion method.

【0039】 (光半導体塗布液組成) 電子写真用酸化亜鉛微粉末 80g エポキシ樹脂(1液型) 20g 増感剤(ローズベンガル) 微量 溶剤 100ml この光半導体層面に上記スルーホールが光透過部で他の
部分が遮光部である写真パターンを密着し、100Wの
タングステン電球を用いて10秒間露光した。次いで下
記電解液中での電解現像を行った。
(Composition of optical semiconductor coating solution) Fine powder of zinc oxide for electrophotography 80 g Epoxy resin (one-pack type) 20 g Sensitizer (rose bengal) Trace amount of solvent 100 ml A photographic pattern whose light-shielding portion is adhered to the portion was exposed to light for 10 seconds using a 100 W tungsten lamp. Next, electrolytic development was performed in the following electrolytic solution.

【0040】 (電解液) 炭酸ナトリウム 150g ドデシル硫酸ナトリウム 16g 水 10,000ml (電解条件) 対極 白金板 電極間距離 3cm 電解電圧 5V 電解温度 20℃ 電解時間 約10秒 以上の電解現像により露光部に酸化亜鉛が還元されてで
きた亜鉛金属層が形成され、第1、第2層間のスルーホ
ールが得られた。
(Electrolyte solution) Sodium carbonate 150 g Sodium dodecyl sulfate 16 g Water 10,000 ml (Electrolysis conditions) Counter electrode Platinum plate Electrode distance 3 cm Electrolysis voltage 5 V Electrolysis temperature 20 ° C. Electrolysis time Approx. A zinc metal layer formed by reducing zinc was formed, and a through hole between the first and second layers was obtained.

【0041】次いで全面に約1μmの厚さにCuを蒸着
し、再び感光性樹脂OMRを塗布乾燥し、回路パターン
写真原版を密着露光し、現像・乾燥後エッチング処理し
た後残留感光性樹脂を指定溶剤で剥膜除去し第2層回路
を形成させた。
Next, Cu is vapor-deposited on the entire surface to a thickness of about 1 μm, a photosensitive resin OMR is again applied and dried, a circuit pattern photographic master is exposed in close contact, developed, dried, etched, and the remaining photosensitive resin is designated. The film was removed with a solvent to form a second layer circuit.

【0042】次に前記酸化亜鉛ペーストを10μmの厚
さに塗布乾燥し、スルーホールパターンを第1層回路と
位置合わせして(位置合わせマーク使用)同様に密着現
像して第2、第3層間のスルーホールを形成させた。
Next, the zinc oxide paste is applied to a thickness of 10 μm and dried, and the through-hole pattern is aligned with the first-layer circuit (using alignment marks), and is closely adhered and developed similarly to the second and third layers. Was formed.

【0043】第3層回路は第2層回路作成と同じ方法で
形成させ、3層の多層回路基板を作成した。
The third-layer circuit was formed in the same manner as in the preparation of the second-layer circuit, and a three-layer circuit board was formed.

【0044】第1層回路と第3層回路間の通電性を測定
したところ、十分実用に供せられる結果を得た。しかし
暗所では問題がなかったが室内光下では回路の線間隔が
小さい部分で電流のリークが認められた。これは室内光
下での酸化亜鉛層の光導電化によるものと考えられるの
で、露出している酸化亜鉛層部に遮光膜を塗布して遮光
し、回路間の電流リークのない多層回路板とした。遮光
膜形成には黒色または赤色に着色したOMRを2μmの
厚さに全面塗布した後、回路パターンの白黒を逆にした
写真原版を第3層回路部にOMRが付着しないように正
確に位置合わせして密着露光し、現像乾燥する方法を用
いた。また反対面の支持体ポリエステルフィルム面には
黒色塗装をして背面からの光の進入を防御した。
When the conductivity between the first layer circuit and the third layer circuit was measured, the results obtained were sufficiently practical. However, there was no problem in a dark place, but under room light, current leakage was observed in a portion where the line interval of the circuit was small. This is thought to be due to the photoconductivity of the zinc oxide layer under indoor light, so a light-shielding film was applied to the exposed zinc oxide layer to shield the light, and a multilayer circuit board with no current leakage between circuits . For the formation of the light-shielding film, a black or red colored OMR is applied over the entire surface to a thickness of 2 μm, and then the photographic original having the circuit pattern reversed in black and white is accurately positioned so that the OMR does not adhere to the third layer circuit portion. And then exposed to light and developed and dried. The opposite side of the support, the polyester film, was painted black to prevent light from entering from the back.

【0045】以上の結果信頼性ある多層回路基板を作成
することができた。
As a result, a reliable multilayer circuit board could be manufactured.

【0046】〔実施例2〕実施例1において、遮光性ポ
リエステルフィルム(黒色または赤色)を用いて同様に
3層回路板を作成した。
Example 2 A three-layer circuit board was prepared in the same manner as in Example 1 except that a light-shielding polyester film (black or red) was used.

【0047】ただし、回路上に酸化亜鉛層を形成させた
後、直ちに遮光性感光性樹脂(前記OMR)を約2μm
の厚さに塗布して乾燥し、前記スルーホールパターンを
位置合わせして密着露光し現像・乾燥・熱処理してスル
ーホール部のみ酸化亜鉛を裸出させた。
However, immediately after the zinc oxide layer was formed on the circuit, the light-shielding photosensitive resin (OMR) was
And dried, and the through-hole pattern was aligned, exposed in close contact, developed, dried and heat-treated to expose zinc oxide only in the through-hole.

【0048】次いで、形成されている感光性樹脂膜をマ
スクとして酸化亜鉛層に露光を与え、電解現像して金属
亜鉛積層部を形成させ、スルーホール部とした。
Next, the zinc oxide layer was exposed to light using the formed photosensitive resin film as a mask, and was electrolytically developed to form a metal zinc laminated portion, thereby forming a through-hole portion.

【0049】次に感光性樹脂膜を残したままその表面に
10μmの厚さにCu膜を形成させ、前記した方法で回
路エッチングを行って水洗乾燥した。即ち、回路はスル
ーホール部および感光性樹脂膜面に形成された構造であ
る。10μmのCu膜は通常の無電解法と電解法を併用
して形成させた。
Next, a Cu film having a thickness of 10 μm was formed on the surface of the photosensitive resin film while the photosensitive resin film was left, and circuit etching was performed by the above-described method, followed by washing with water and drying. That is, the circuit has a structure formed in the through-hole portion and the photosensitive resin film surface. The 10 μm Cu film was formed by using both ordinary electroless method and electrolytic method.

【0050】 無電解Cuメッキ処方例 (センシタイザー) 塩化第1錫(SnCl2 ・2H2 O) 10〜40g/1 塩酸(HCl,35%) 10〜40m1/1 水 全量で1(1)とする 液温 25〜35℃ (アクチベータ) 塩化パラジウム(PdCl) 0.1〜0.3g/1 塩酸(HCl,35%) 1〜3 m1/1 水 全量で1(1)とする 液温 30〜40℃ (無電解Cuメッキ浴) 硫酸銅(CuSO4 ・5H2 O) 5g/1 ロッセル塩(KNaC4 4 6 ) 25g/1 ホルマリン(HCHO) 10g/1 苛性ソーダ(NaOH) 7g/1 水 全量で1(1)とする 液温 18〜22℃ (電解Cuメッキ浴) 硫酸銅(CuSO4 ・5H2 O) 240〜250g/1 硫酸(H2 SO4 ,比重1.83) 24〜75g/1 液温 20〜50℃ 電流密度 5〜40A/dm2 上記によってCu膜を形成した後、前例同様に感光性樹
脂を用いて回路パターンの露光・現像およびエッチング
を行い、残留レジストを除去して第2層回路を形成させ
た。
Example of prescription for electroless Cu plating (Sensitizer) Stannous chloride (SnCl 2 .2H 2 O) 10 to 40 g / 1 Hydrochloric acid (HCl, 35%) 10 to 40 m1 / 1 Water 1 (1) in total amount Liquid temperature 25 to 35 ° C (activator) Palladium chloride (PdCl) 0.1 to 0.3 g / 1 Hydrochloric acid (HCl, 35%) 1 to 3 m1 / 1 Water Total amount is 1 (1) Liquid temperature 30 to 40 ° C. (electroless Cu plating bath) copper sulfate (CuSO 4 · 5H 2 O) 5g / 1 Rochelle salt (KNaC 4 H 4 O 6) 25g / 1 formalin (HCHO) 10 g / 1 sodium hydroxide (NaOH) 7 g / 1 water total volume 1 (1) to liquid temperature 18 to 22 ° C. (electrolytic Cu plating bath) copper sulfate (CuSO 4 · 5H 2 O) 240~250g / 1 sulfuric acid (H 2 SO 4, specific gravity 1.83) 24~75G / 1 Liquid temperature 2 0 to 50 ° C. Current density 5 to 40 A / dm 2 After forming a Cu film as described above, exposure, development and etching of a circuit pattern are performed using a photosensitive resin in the same manner as in the previous example to remove the residual resist and form the second layer. A circuit was formed.

【0051】第3層目も全く同様に酸化亜鉛層を形成さ
せた後、遮光性レジストによるスルーホール形成処理と
Cu膜形成およびエッチング処理を行って3層の多層回
路基板を完成させた。
After the zinc oxide layer was formed on the third layer in the same manner, a through-hole forming process using a light-shielding resist, a Cu film forming process, and an etching process were performed to complete a three-layer multilayer circuit board.

【0052】この基板では各層毎に遮光膜を形成してあ
り、回路のない空間部からの光も遮蔽してあるので、酸
化亜鉛層への光の影響もなく、また絶縁性遮光膜が積層
されているので、層間および回路間の電気絶縁性が高く
実施例1の製品に比べて高い信頼性を示した。
In this substrate, a light-shielding film is formed for each layer, and light from a space without a circuit is also shielded. Therefore, there is no influence of light on the zinc oxide layer, and an insulating light-shielding film is laminated. Therefore, the electrical insulation between the layers and between the circuits was high, and the reliability was higher than that of the product of Example 1.

【0053】[0053]

【発明の効果】以上のように本発明によれば、スルーホ
ール形成方法は露光現像のみであるので、簡便な操作に
より多層回路基板が形成でき、また露光現像のみで機械
的やその他の孔開け加工が不要のため光学レベルでの高
解像性を与えることができるので極めて微細な回路を有
する多層基板のスルーホールとして利用可能となり、高
精度かつ薄型精密な多層回路基板を得ることが可能とな
る。
As described above, according to the present invention, since the through hole forming method is only exposure and development, a multilayer circuit board can be formed by a simple operation, and mechanical and other holes are formed only by exposure and development. Since no processing is required, high resolution at the optical level can be provided, so that it can be used as a through hole for a multilayer substrate having an extremely fine circuit, and it is possible to obtain a high-precision, thin and precise multilayer circuit substrate. Become.

【0054】また、本発明によれば、薄型高密度微細配
線が可能となるので、小型精密なカメラその他の電子光
学機器類や小型ラジオ、テレビ、ハンディーパソコン、
センサーデバイス類、各種精密電子機器類等における微
細回路基板に有効に適用でき、また、液晶表示体用の多
色カラーフィルターの電着製造法における電着基板の作
成にも好適に利用可能である。
Further, according to the present invention, thin high-density fine wiring can be realized, so that small and precise cameras and other electronic optical devices, small radios, televisions, handy personal computers,
It can be effectively applied to fine circuit boards in sensor devices, various precision electronic devices, and the like, and can also be suitably used in the production of electrodeposited substrates in a method of electrodepositing a multicolor filter for a liquid crystal display. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の多層回路基板作成方法の一実施例を
示す図である。
FIG. 1 is a diagram showing one embodiment of a method for producing a multilayer circuit board of the present invention.

【図2】 本発明の多層回路基板作成方法の他の実施例
を示す図である。
FIG. 2 is a view showing another embodiment of the method for producing a multilayer circuit board of the present invention.

【符号の説明】[Explanation of symbols]

1…絶縁性支持体、2…第1層回路、3,7…光メモリ
性金属酸化物光半導体層、4…スルーホール用写真パタ
ーン、5,8…スルーホール、6…第2層回路、9…第
3層回路、10…遮光膜。
DESCRIPTION OF SYMBOLS 1 ... Insulating support, 2 ... 1st layer circuit, 3 ... 7 Optical memory metal oxide optical semiconductor layer, 4 ... Photo pattern for through hole, 5, 8 ... Through hole, 6 ... 2nd layer circuit, 9 ... third-layer circuit, 10 ... light-shielding film.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) H05K 3/46

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 スルーホールにより立体的に回路が形成
された多層回路基板において、絶縁性支持体面に形成さ
れた回路パターン上に、選択的還元による金属導通路か
らなるスルーホールが形成された金属酸化物光半導体
層、回路パターンが順次形成された構造を1構成単位と
し、該構成単位が少なくとも1層以上順次積層されてい
ることを特徴とする多層回路基板。
1. A multi-layer circuit board in which a circuit is formed three-dimensionally by a through hole, a metal having a through hole formed of a metal conduction path formed by selective reduction on a circuit pattern formed on the surface of an insulating support. A multilayer circuit board, comprising a structure in which an oxide optical semiconductor layer and a circuit pattern are sequentially formed as one constituent unit, and at least one or more constituent units are sequentially laminated.
【請求項2】 請求項1記載の基板において、さらに多
層回路基板の外部表面に遮光層を設けたことを特徴とす
る多層回路基板。
2. The multilayer circuit board according to claim 1, further comprising a light-shielding layer provided on an outer surface of the multilayer circuit board.
【請求項3】 スルーホールにより立体的に回路が形成
された多層回路基板において、絶縁性支持体面に形成さ
れた回路パターン上に、選択的還元による金属導通路か
らなるスルーホールが形成された金属酸化物光半導体
層、スルーホール部が除去された電気絶縁性樹脂層、回
路パターンが順次形成された構造を1構成単位とし、該
構成単位が少なくとも1層以上順次積層されていること
を特徴とする多層回路基板。
3. A multi-layer circuit board in which a circuit is formed three-dimensionally by through holes, a metal having a through hole formed of a metal conduction path formed by selective reduction on a circuit pattern formed on the surface of an insulating support. A structure in which an oxide optical semiconductor layer, an electrically insulating resin layer from which a through-hole portion has been removed, and a circuit pattern are sequentially formed as one constituent unit, and at least one or more constituent units are sequentially laminated. Multi-layer circuit board.
【請求項4】 請求項3記載の基板において、電気絶縁
性樹脂層は光半導体の感光波長に対して遮光性であるよ
うに着色されていることを特徴とする多層回路基板。
4. The multilayer circuit board according to claim 3, wherein the electrically insulating resin layer is colored so as to be light-shielding with respect to the photosensitive wavelength of the optical semiconductor.
【請求項5】 金属酸化物光半導体層は、電気絶縁性樹
脂を結合材とした酸化亜鉛層であることを特徴とする請
求項1または3記載の多層回路基板。
5. The multilayer circuit board according to claim 1, wherein the metal oxide optical semiconductor layer is a zinc oxide layer using an electrically insulating resin as a binder.
【請求項6】 スルーホールにより立体的に回路が形成
された多層回路基板の製造方法において、回路パターン
が形成された支持体面上に電気絶縁性樹脂を結合材とし
た金属酸化物光半導体層を形成する工程、フォトリソグ
ラフィー法によりスルーホール形成部の金属酸化物光半
導体層に露光を与える工程、アルカリ性溶液中において
回路パターン形成支持体を陰極とし、対向電極を配置し
て通電することによって金属酸化物光半導体層の露光部
の金属酸化物を選択的に還元して導電部となしスルーホ
ールを形成する工程、全面に金属層を形成する工程、お
よび金属層をエッチング処理して回路パターンを形成す
る工程を1製造工程単位とし、該製造工程単位を反復す
ることによって任意の多層回路基板を製造することを特
徴とする多層回路基板の製造方法。
6. A method of manufacturing a multi-layer circuit board in which a circuit is formed three-dimensionally by through holes, wherein a metal oxide optical semiconductor layer using an electrically insulating resin as a binder is formed on a surface of a support on which a circuit pattern is formed. Forming, exposing the metal oxide photo-semiconductor layer in the through-hole forming portion by photolithography, and using a circuit pattern forming support as a cathode in an alkaline solution, arranging a counter electrode and energizing the metal by applying a current. A step of selectively reducing a metal oxide in an exposed portion of the semiconductor layer to form a conductive portion, forming a through hole, a step of forming a metal layer on the entire surface, and forming a circuit pattern by etching the metal layer A multi-layer circuit board characterized in that an arbitrary multi-layer circuit board is manufactured by repeating the process step as one manufacturing process unit and repeating the manufacturing process unit. Plate manufacturing method.
【請求項7】 請求項6記載の方法において、さらに、
外部表面に遮光層を設ける工程を含むことを特徴とする
多層回路基板の製造方法。
7. The method of claim 6, further comprising:
A method for manufacturing a multilayer circuit board, comprising a step of providing a light shielding layer on an outer surface.
【請求項8】 スルーホールにより立体的に回路が形成
された多層回路基板の製造方法において、回路パターン
が形成された支持体面上に電気絶縁性樹脂を結合材とし
た金属酸化物光半導体層を形成する工程、絶縁性感光性
樹脂を塗布乾燥させる工程、フォトリソグラフィー法に
よりスルーホール形成部の絶縁性感光性樹脂を現像除去
する工程、スルーホール形成部の金属酸化物光半導体層
に露光を与える工程、アルカリ性溶液中において回路パ
ターン形成支持体を陰極とし、対向電極を配置して通電
することによって金属酸化物光半導体層の露光部の金属
酸化物を選択的に還元して導電部となしスルーホールを
形成する工程、全面に金属層を形成する工程、および金
属層をエッチング処理して回路パターンを形成する工程
を1製造工程単位とし、該製造工程単位を反復すること
によって任意の多層回路基板を製造することを特徴とす
る多層回路基板の製造方法。
8. A method for manufacturing a multilayer circuit board in which a circuit is formed three-dimensionally by through holes, wherein a metal oxide optical semiconductor layer using an electrically insulating resin as a binder is formed on a surface of a support on which a circuit pattern is formed. Forming, applying and drying the insulating photosensitive resin, developing and removing the insulating photosensitive resin in the through-hole forming portion by photolithography, and exposing the metal oxide optical semiconductor layer in the through-hole forming portion to light. Step: In a alkaline solution, a circuit pattern forming support is used as a cathode, a counter electrode is arranged, and electricity is applied to selectively reduce the metal oxide in the exposed portion of the metal oxide photo-semiconductor layer to form a conductive portion and a through portion. The step of forming a hole, the step of forming a metal layer on the entire surface, and the step of forming a circuit pattern by etching the metal layer are defined as one manufacturing process unit. And a method of manufacturing a multilayer circuit board by manufacturing an arbitrary multilayer circuit board by repeating the manufacturing process unit.
【請求項9】 請求項8記載の方法において、絶縁性感
光性樹脂に代えて絶縁性インキを用いてスルーホール形
成部以外に絶縁性塗膜を形成し、スルーホール形成部に
露光することを特徴とする多層回路基板の製造方法。
9. The method according to claim 8, wherein an insulating coating is formed on portions other than the through-hole forming portions by using an insulating ink instead of the insulating photosensitive resin, and the through-hole forming portions are exposed. A method for manufacturing a multilayer circuit board, which is characterized in that:
【請求項10】 請求項8または9記載の絶縁性感光性
樹脂が光半導体の感光波長に対して遮光性であるように
着色されていることを特徴とする多層回路基板の製造方
法。
10. A method for manufacturing a multilayer circuit board, wherein the insulating photosensitive resin according to claim 8 or 9 is colored so as to be light-shielding at the photosensitive wavelength of the optical semiconductor.
【請求項11】 請求項6または8記載の方法におい
て、金属酸化物光半導体層は、電気絶縁性樹脂を結合材
とした酸化亜鉛層であることを特徴とする多層回路基板
の製造方法。
11. The method according to claim 6, wherein the metal oxide optical semiconductor layer is a zinc oxide layer using an electrically insulating resin as a binder.
【請求項12】 請求項6または8記載の方法におい
て、選択的還元により形成された導電部の金属の一部ま
たは全部を化学的に重金属置換し、重金属スルーホール
とする工程を含むことを特徴とする多層回路基板の製造
方法。
12. The method according to claim 6, further comprising chemically replacing a part or all of the metal of the conductive part formed by the selective reduction with a heavy metal to form a heavy metal through hole. Manufacturing method of a multilayer circuit board.
JP32320191A 1991-12-06 1991-12-06 Multilayer circuit board and method of manufacturing the same Expired - Fee Related JP3075491B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32320191A JP3075491B2 (en) 1991-12-06 1991-12-06 Multilayer circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32320191A JP3075491B2 (en) 1991-12-06 1991-12-06 Multilayer circuit board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH05160573A JPH05160573A (en) 1993-06-25
JP3075491B2 true JP3075491B2 (en) 2000-08-14

Family

ID=18152175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32320191A Expired - Fee Related JP3075491B2 (en) 1991-12-06 1991-12-06 Multilayer circuit board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3075491B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267747A (en) * 2000-03-22 2001-09-28 Nitto Denko Corp Manufacturing method for multi-layered circuit board
JP4647505B2 (en) * 2006-01-26 2011-03-09 富士通株式会社 Structure, wiring board, and method of manufacturing structure with wiring

Also Published As

Publication number Publication date
JPH05160573A (en) 1993-06-25

Similar Documents

Publication Publication Date Title
US8002959B2 (en) Manufacturing method of double-sided wiring glass substrate
CN101022703B (en) Method and process for embedding electrically conductive elements in a dielectric layer
US4401521A (en) Method for manufacturing a fine-patterned thick film conductor structure
US20100288539A1 (en) Printed wiring board and manufacturing method of the same
JP2011060146A (en) Narrow frame touch input sheet and manufacturing method thereof
US3006819A (en) Method of photo-plating electrical circuits
WO2005086552A1 (en) Circuit board manufacturing method and circuit board
JP2005050992A (en) Wiring board and multilayer wiring board
JP3075491B2 (en) Multilayer circuit board and method of manufacturing the same
JP2000013019A (en) Built-up multilayer printed wiring board and its manufacture
CN109859919A (en) A method of reducing potting formula resistance error
JP2010045227A (en) Method of forming conductive pattern
US20090301767A1 (en) Printed circuit board and method of manufacturing the same
US5447757A (en) Process for making improved metal stencil screens for screen printing
CN108271319A (en) Method for manufacturing flexible circuit board
US3862352A (en) Photographically prepared electrical circuits wherein the photosensitive material is a photoconductor
US20060237321A1 (en) Method of forming conductive tracks
US5573815A (en) Process for making improved metal stencil screens for screen printing
JP2001154215A (en) Conductive film and its producing method
DE2700868B2 (en) Process for the production of printed circuit boards with film resistors and conductor tracks
JP2004195774A (en) Conductive film and its manufacturing method
JPH02301187A (en) Manufacture of both-sided wiring board
JP4757484B2 (en) Circuit board manufacturing method
JP3048450B2 (en) Manufacturing method of flexible double-sided circuit wiring board
JP2000151078A (en) Method of producing fine pattern and printed wiring board using the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees