JP3074803B2 - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JP3074803B2
JP3074803B2 JP03177375A JP17737591A JP3074803B2 JP 3074803 B2 JP3074803 B2 JP 3074803B2 JP 03177375 A JP03177375 A JP 03177375A JP 17737591 A JP17737591 A JP 17737591A JP 3074803 B2 JP3074803 B2 JP 3074803B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
bonding
chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03177375A
Other languages
English (en)
Other versions
JPH04373142A (ja
Inventor
毅 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03177375A priority Critical patent/JP3074803B2/ja
Publication of JPH04373142A publication Critical patent/JPH04373142A/ja
Application granted granted Critical
Publication of JP3074803B2 publication Critical patent/JP3074803B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００２】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に半導体集積回路チップ上のボンディングパッドの配
置に関する。
【０００３】
【従来の技術】従来の半導体集積回路は、図４に示すよ
うに、チップ１１の上面の周辺複数箇所に夫々複数個の
ボンディングパッド１２を配置している。そして、チッ
プ１１をケース等に搭載した後、各ボンディングパッド
１２とケース１３に設けた外部回路１４とをボンディン
グワイヤ１５で電気接続するようになっている。
【０００４】
【発明が解決しようとする課題】このような従来の半導
体集積回路におけるボンディングパッドは、半導体集積
回路の種類や大きさに応じてボンディングパッドの数や
位置が夫々個々に設計され、配置されている。このた
め、これらボンディングパッドに対して電気接触を行っ
てチップの電気特性を測定するための測定装置、例えば
プローブカードを、ボンディングパッドの配置が異なる
チップの夫々に対応して複数種類用意する必要があり、
装置の複雑化をまねくという問題がある。又、ボンディ
ングパッドに対してボンディングワイヤを接続するため
のワイヤボンディング装置に、異なるボンディングパッ
ドに対応したプログラムを複数種類用意する必要があ
り、装置の制御が複雑になるという問題もある。本発明
の目的は、電気特性の測定装置やワイヤボンディング装
置の構造、制御の簡略化を可能にした半導体集積回路を
提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
の製造方法は、矩形をしたそれぞれ寸法の異なるチップ
にワイヤボンディングを行うに際して、それぞれのチッ
プの一つの角部領域のみに、同一サイズのボンディング
パッドを複数個、格子状に配置する。この場合、各ボン
ディングパッドは一定の間隔で配置する。また、角部領
域の最外部のボンディングパッド１は配置しないように
する。さらに、ボンディングパッドの配置は、外形の異
なるチップでは、チップ上の一つの角部から一定の間隔
を有して格子状に配置する。
【０００６】
【作用】本発明の製造方法によれば、複数個のボンディ
ングパッドを１つの角部領域のみに格子状に配置するた
め、これらボンディングパッドに電気接触されるプロー
ブカードの標準化が可能となり、かつワイヤボンディン
グを行うワイヤボンディング装置の標準化が可能とな
る。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の半導体集積回路の第１実施例の外観
斜視図である。同図において、１は半導体集積回路のチ
ップであり、例えば１ｃｍの正方形に形成されている。
このチップ１には詳細は説明するが各種の半導体素子が
形成され、かつ内部配線により所要の回路が構成されて
いる。そして、この内部配線に接続される複数個のボン
ディングパッド２をチップ１の一つの角部に集め、かつ
各ボンディングパッド２を縦横に所要間隔おいて格子状
に配列させている。例えば、 100μｍ× 100μｍの正方
形ボンディングパッド２をチップ１の一つの角から 150
μｍ離して50μｍ間隔に配置している。
【０００８】この構成の半導体集積回路によれば、チッ
プ１をケース３に搭載した後、ケース３に設けた外部回
路４とボンディングパッド２とをボンディングワイヤ５
で電気接続する。このとき、チップ１の形状、寸法は半
導体集積回路の回路の構成、規模によって相違するが、
これらの相違にかかわらず各チップのボンディングパッ
ド２は標準化された位置に配列形成されているため、ワ
イヤボンディング装置におけるワイヤボンディングの位
置も標準化されることになり、ワイヤボンディング装置
を標準化されたプログラムで動作させることが可能とな
る。又、ワイヤボンディング前における電気特性の測定
においても、プローブ針を標準化させたプローブカード
の使用が可能となり、プローブカードの標準化が可能と
なる。これにより、半導体集積回路の電気特性を測定す
る装置やワイヤボンディング装置の構造の簡略化、及び
制御の簡易化を図ることができる。ここで、第１実施例
では８個のボンディングパッド２を配列しているが、４
個、或いは１６個，３２個、更にそれ以上のボンディン
グパッドを配列することが可能であることは言うまでも
ない。
【０００９】図２は本発明の第２実施例の斜視図であ
り、図３はその下方から見た斜視図である。半導体集積
回路のチップ１とボンディングパッド２の配置は第１実
施例と同じである。そして、このボンディングパッド２
の直下にはチップ１の裏面側にまで貫通するバイアホー
ル６を夫々形成し、このバイアホール６に金等の導電材
をスパッタして埋設することで夫々に裏面ボンディング
パッド７を形成している。尚、このバイアホール６とし
ては、例えば70μｍ×70μｍの方形の穴を形成する。
【００１０】そして、チップ１を裏面側において搭載す
るケース３の上底面には、各裏面ボンディングパッド７
に夫々対応する外部回路８をパターン形成し、裏面ボン
ディングパッド７を半田等のロー材を用いて直接に接続
する。この実施例構成では、第１実施例と同様の効果が
得られるとともに、ボンディングパッドとケース側とを
ボンディングワイヤを用いることなく直接接続している
ので、ボンディングワイヤの相互接触を心配する必要が
ないとともに、ワイヤボンディングを用いた接続に比較
して高周波帯における寄生インダクタンスの影響を避け
ることができる利点がある。因に、プローブカードは各
半導体集積回路毎に約40万円程度の価格であるが、８パ
ッド標準のボンディングパッドで３〜４品種共通化する
だけで、 120〜 160万円程度のコスト削減が期待でき
る。
【００１１】
【発明の効果】以上説明したように本発明によれば、矩
形をしたチップの一つの角部領域のみに、複数個のボン
ディングパッドを格子状に配置するので、異なる外形の
チップに対しても検査や評価及び組立等を行う各種装置
の標準化を可能にし、治工具や工数の大幅な削減を図る
ことができる効果がある。また、複数のボンディングパ
ッドのうち、角部の最外部の１つ分のボンディングパッ
ドは配置しないことにより、最外角の部分はチップの中
で最もカケやすい部分であり、ウエハからペレッタイズ
するときにカケやすいため、この部分を除いてボンディ
ングパッドを形成することで、ボンディングパッドの不
良の発生を防止する。
【図面の簡単な説明】
【図１】本発明の第１実施例の斜視図である。
【図２】本発明の第２実施例の斜視図である。
【図３】第２実施例を裏面側から見た斜視図である。
【図４】従来の半導体集積回路の斜視図である。
【符号の説明】
１ チップ ２ ボンディングパッド ３ ケース ４ 外部回路 ５ ボンディングワイヤ ６ バイアホール ７ 裏面ボンディングパッド ８ 外部回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−191546（ＪＰ，Ａ) 特開 平２−34953（ＪＰ，Ａ) 特開 昭64−5031（ＪＰ，Ａ) 特開 昭63−4651（ＪＰ，Ａ) 特開 昭62−199026（ＪＰ，Ａ) 特開 昭61−287239（ＪＰ，Ａ) 特開 昭61−184840（ＪＰ，Ａ) 特開 昭63−244639（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66 H01L 21/60 301

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体集積回路を構成する矩形をした
    それぞれ寸法の異なるチップにワイヤボンディングを行
    うに際して、それぞれのチップの一つの角部領域のみ
    に、同一サイズのボンディングパッドを複数個、格子状
    に配置することを特徴とする半導体集積回路の製造方
    法。
  2. 【請求項２】 請求項１において、それぞれの前記ボン
    デングパットは、一定の間隔をおいて配置することを特
    徴とする半導体集積回路の製造方法。
  3. 【請求項３】 請求項１又は請求項２において、前記角
    部領域の最外部に配置されるボンディングパット１個
    は、配置しないことを特徴とする半導体集積回路の製造
    方法。
  4. 【請求項４】 互いに外形の異なるチップからなる半導
    体集積回路の製造方法において、各々のチップ上のボン
    ディングパッドを、チップ上の一つの角部から一定の間
    隔を有して格子状に配置し、かつ、前記格子状配置は請
    求項１、２、又は３の構成を有して配置することを特徴
    とする半導体集積回路の製造方法。
JP03177375A 1991-06-22 1991-06-22 半導体集積回路の製造方法 Expired - Fee Related JP3074803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03177375A JP3074803B2 (ja) 1991-06-22 1991-06-22 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03177375A JP3074803B2 (ja) 1991-06-22 1991-06-22 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH04373142A JPH04373142A (ja) 1992-12-25
JP3074803B2 true JP3074803B2 (ja) 2000-08-07

Family

ID=16029852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03177375A Expired - Fee Related JP3074803B2 (ja) 1991-06-22 1991-06-22 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP3074803B2 (ja)

Also Published As

Publication number Publication date
JPH04373142A (ja) 1992-12-25

Similar Documents

Publication Publication Date Title
EP0074816B1 (en) High terminal count integrated circuit device package
US6452807B1 (en) Test interposer for use with ball grid array packages, assemblies and ball grid array packages including same, and methods
US6448664B1 (en) Ball grid array chip packages having improved testing and stacking characteristics
US4780670A (en) Active probe card for high resolution/low noise wafer level testing
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
KR101904888B1 (ko) 반도체 디바이스들의 Tj 온도 교정, 측정 및 제어
US6144090A (en) Ball grid array package having electrodes on peripheral side surfaces of a package board
US20060231959A1 (en) Bonding pad for a packaged integrated circuit
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
US5319224A (en) Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
US6870249B2 (en) Semiconductor device and manufacturing method thereof
EP1150355A1 (en) Integrated circuit chip, integrated circuit, printed-circuit board and electronic device
US4223337A (en) Semiconductor integrated circuit with electrode pad suited for a characteristic testing
JP3493118B2 (ja) 半導体素子及び半導体装置
JP2872825B2 (ja) 半導体装置用パッケージ
JPH0773106B2 (ja) 半導体装置の製造方法
GB2353401A (en) An integrated circuit package incorporating a capacitive sensor probe
US6329594B1 (en) Integrated circuit package
JP3318671B2 (ja) マルチ・チップ・モジュール及びテスト・チップ製造方法
JP3074803B2 (ja) 半導体集積回路の製造方法
US7211904B2 (en) Pad structure for bonding pad and probe pad and manufacturing method thereof
US5075962A (en) Method for forming leads
KR20080000879A (ko) 비지에이 반도체 칩 패키지 및 이의 검사 방법
JPS6379337A (ja) 半導体基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000509

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees