JP3072721B2 - イメージ処理方法及び装置、イメージ処理プログラムを格納する記憶媒体 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、イメージ処理方法に
関するものであり、より詳しくは、ソフトウェアによる
２値のイメージデータのマスク処理（ノイズの除去、パ
ターンの平滑化等）に関する。

【０００２】

【従来の技術】現在、インターネット（ワールド・ワイ
ド・ウエブ）の普及やユーザーのマルチメディア志向に
よりイメージデータを扱う需要が増大してきており、こ
れを高速に処理することが求められている。

【０００３】しかし、スキャナ入力、公衆電話回線から
のＦＡＸデータの受信、デジタルカメラからの入力等に
よるイメージの入力段階やアナログ／デジタル変換、画
像圧縮／解凍処理等イメージの処理段階によってイメー
ジに劣化が生じ、ノイズが発生する場合がある。また、
入力された小さな文字等のパターンを拡大する場合には
大きな角を持ち、滑らかな曲線が表現されていないパタ
ーンが発生する場合がある。

【０００４】かかる劣化したパターンを含むイメージは
ユーザにとって見にくく、ときには認識し難いものとな
ってしまう。また、その後にパターン認識（文字認識や
図形認識）の処理を行うに際し、認識率の低下や処理時
間の増大等の問題を発生させる。

【０００５】このような従来技術の問題点を解決するた
めに、本願の出願時点では公開されていない出願人の他
の特許出願（特願平８−４２３０２号）においては、マ
スクを用いるイメージ処理で、if-then文もしくはswitc
h文によっての判定を従来は必要としたものを判定なし
にビット列のシフト、論理否定、積、和のみを用いて高
速にスムージング処理を行う方法を提案している。しか
し、この方法においては、処理単位やレジスタの長さの
影響で横幅が８／１６／３２／６４ビット等の特定のサ
イズのイメージの処理に限定されていたため、それをど
の様なサイズのイメージにも適用できる方法が望まれて
いる。

【０００６】

【発明が解決しようとする課題】本発明の目的は、図形
の輪郭をスムージングするに際しての処理速度を高速化
することである。

【０００７】本願発明の他の目的は、ノイズ除去や拡大
イメージの平滑化などマスクを用いる高速なイメージ処
理を、２値のどの様なサイズのイメージに適用できるよ
うにすることにある。

【０００８】本願発明の他の目的は、認識率の高いパタ
ーン（文字または図形）認識システムを提供することに
ある。

【０００９】

【課題を解決するための手段】ビットパターン中に描か
れた２値画像の図形や文字等についてスムージング等の
マスク処理を行うに際し、処理スードの低下を招く要素
となる条件判断及び分岐命令の、if then else や swit
ch構文等を用いずビット列のシフト、論理否定、積、和
等の論理演算のみを用いてスムージング等の処理を行
う。これにより処理の大幅な高速化が達成される。

【００１０】また、バス幅やレジスタの長さ以上のイメ
ージを高速に処理するため、処理対象の左右に必ずしも
論理演算に使用しない元イメージの隣接パターンをロー
ドし、これを処理単位として演算に使用する。そして処
理結果には処理対象の部分を出力する。

【００１１】本発明の一態様においては、（ａ）前記ビ
ットパターンのｉ行目（ｉはｎ以下の自然数）から、処
理対象ｓビット（ｓは自然数）と前記処理対象ｓビット
の直前または直後に連続するａビット（ａは自然数）を
含む処理単位ｔビット（ｔはｍおよびｒ以下の自然数）
を抽出し、前記演算記憶域に格納する段階と、（ｂ）前
記処理対象ｓビットと、前記処理対象の存在するｉ行目
の前に位置するｉ−１行において、前記処理対象と同じ
列に位置する前行処理対象ｓビットと、前記処理対象の
存在するｉ行目の後に位置するｉ＋１行において、前記
処理対象と同じ列に位置する次行処理対象ｓビットの３
個と、前記処理対象、前記前行処理対象、前記次行処理
対象の各々について、左へのビットシフト及び右へのビ
ットシフト演算を施した６個の行変数とを使用した論理
演算を行う段階と、（ｃ）前記論理演算の結果を含むｓ
ビットを処理結果として出力する段階と、（ｄ）前記処
理対象ｓビットに連続するｓビットを新たな処理対象と
して、前記段階（ａ）〜（ｃ）を繰り返す段階と、を含
むｒビット（ｒは自然数）の幅を有する演算記憶域を備
えるコンピュータシステムを使用して、横ｍビット幅で
縦ｎビット行（ｍ，ｎは自然数）のビットパターンのイ
メージを処理する方法が提供される。なお、ここでいう
「演算記憶域」とは、レジスタを含む概念である。

【００１２】本発明の他の一態様においては、（ａ）前
記ビットパターンのｉ行目（ｉはｎ以下の自然数）か
ら、処理対象ｓビット（ｓは自然数）と前記処理対象ｓ
ビットの直前または直後に連続するａビット（ａは自然
数）を含む処理単位ｔビット（ｔはｍおよびｒ以下の自
然数）を抽出し、前記演算記憶域に格納する段階と、
（ｂ）前記ａビットに含まれるビットと前記処理対象ｓ
ビットに含まれるビットを使用した論理演算を行う段階
と、（ｃ）前記論理演算の結果を含むｓビットを処理結
果として出力する段階と、（ｄ）前記処理対象ｓビット
に連続するｓビットを新たな処理対象として、前記段階
（ａ）〜（ｃ）を繰り返す段階と、を含むｒビット（ｒ
は自然数）の幅を有する演算記憶域を備えるコンピュー
タシステムを使用して、横ｍビット幅で縦ｎビット行
（ｍ，ｎは自然数）のビットパターンのイメージを処理
する方法が提供される。

【００１３】本発明の他の一態様においては、（ａ）前
記ビットパターンのｉ行目（ｉはｎ以下の自然数）か
ら、処理対象ｓビット（ｓは自然数）と前記処理対象ｓ
ビットの直前に連続するａ１ビットと前記処理対象ｓビ
ットの直後に連続するａ２ビット（ａ１およびａ２は自
然数）とよりなる処理単位ｔビット（ｔはｍおよびｒ以
下の自然数）を抽出し、前記演算記憶域に格納する段階
と、（ｂ）前記ａ１ビットに含まれるビット及びａ２ビ
ットに含まれるビットと前記処理対象ｓビットに含まれ
るビットを使用した論理演算を行う段階と、（ｃ）前記
論理演算の結果を含むｓビットを処理結果として出力す
る段階と、（ｄ）前記処理対象ｓビットに連続するｓビ
ットを新たな処理対象として、前記段階（ａ）〜（ｃ）
を繰り返す段階と、を含むｒビット（ｒは自然数）の幅
を有する演算記憶域を備えるコンピュータシステムを使
用して、横ｍビット幅で縦ｎビット行（ｍ，ｎは自然
数）のビットパターンのイメージを処理する方法が提供
される。

【００１４】本発明の他の一態様においては、（ａ）前
記ビットパターンのｉ行目（ｉはｎ以下の自然数）か
ら、処理対象ｓビット（ｓは自然数）と前記処理対象ｓ
ビットの直前または直後に連続するａビット（ａは自然
数）を含む処理単位ｔビット（ｔはｍおよびｒ以下の自
然数）を抽出し、前記演算記憶域に格納する段階と、
（ｂ）前記処理対象ｓビットと、前記処理対象の存在す
るｉ行目の前に位置するｉ−１行において、前記処理対
象と同じ列に位置する前行処理対象ｓビットと、前記処
理対象の存在するｉ行目の後に位置するｉ＋１行におい
て、前記処理対象と同じ列に位置する次行処理対象ｓビ
ットの３個と、前記処理対象、前記前行処理対象、前記
次行処理対象の各々について、左へのビットシフト及び
右へのビットシフト演算を施した６個の行変数とを使用
した論理演算を行う段階と、（ｃ）前記論理演算の結果
を含むｓビットを処理結果として出力する段階と、
（ｄ）前記処理対象ｓビットに連続するｓビットを新た
な処理対象として、前記段階（ａ）〜（ｃ）を繰り返す
段階と、（ｅ）出力された処理結果に基づいてパターン
認識を行う段階と、を含むｒビット（ｒは自然数）の幅
を有する演算記憶域を備えるコンピュータシステムを使
用して、横ｍビット幅で縦ｎビット行（ｍ，ｎは自然
数）のビットパターンのイメージを処理する方法が提供
される。

【００１５】本発明の他の一態様においては、（ａ）前
記ビットパターンのイメージを１行ずらして格納する作
業域と、（ｂ１）前記作業域から前記ビットパターンの
ｉ行目（ｉはｎ以下の自然数）から、処理対象ｓビット
（ｓは自然数）と前記処理対象ｓビットの直前または直
後に連続するａビット（ａは自然数）を含む処理単位ｔ
ビット（ｔはｍおよびｒ以下の自然数）を抽出し、前記
演算記憶域に格納し、（ｂ２）前記処理対象ｓビット
と、前記処理対象の存在するｉ行目の前に位置するｉ−
１行において、前記処理対象と同じ列に位置する前行処
理対象ｓビットと、前記処理対象の存在するｉ行目の後
に位置するｉ＋１行において、前記処理対象と同じ列に
位置する次行処理対象ｓビットの３個と、前記処理対
象、前記前行処理対象、前記次行処理対象の各々につい
て、左へのビットシフト及び右へのビットシフト演算を
施した６個の行変数とを使用した論理演算を行い、（ｂ
３）前記論理演算の結果を含むｓビットを処理結果とし
て出力し、（ｂ４）前記処理対象ｓビットに連続するｓ
ビットを新たな処理対象として、前記段階（ｂ１）〜
（ｂ３）を繰り返すイメージ処理部と、（ｃ）処理結果
を格納する処理結果イメージ格納部と、を含むｒビット
（ｒは自然数）の幅を有する演算記憶域を備え、横ｍビ
ット幅で縦ｎビット行（ｍ，ｎは自然数）のビットパタ
ーンのイメージを処理する装置が提供される。

【００１６】本発明の他の一態様においては、（ａ１）
前記ビットパターンのｉ行目（ｉはｎ以下の自然数）か
ら、処理対象ｓビット（ｓは自然数）と前記処理対象ｓ
ビットの直前または直後に連続するａビット（ａは自然
数）を含む処理単位ｔビット（ｔはｍおよびｒ以下の自
然数）を抽出し、前記演算記憶域に格納し、（ａ２）前
記ａビットに含まれるビットと前記処理対象ｓビットに
含まれるビットを使用した論理演算を行い、（ａ３）前
記論理演算の結果を含むｓビットを処理結果として出力
し、（ａ４）前記処理対象ｓビットに連続するｓビット
を新たな処理対象として、前記段階（ａ１）〜（ａ３）
を繰り返すイメージ処理部と、（ｂ）処理結果を格納す
る処理結果イメージ格納部と、を含むｒビット（ｒは自
然数）の幅を有する演算記憶域を備え、横ｍビット幅で
縦ｎビット行（ｍ，ｎは自然数）のビットパターンのイ
メージを処理する装置が提供される。

【００１７】本発明の他の一態様においては、（ａ）前
記ビットパターンのイメージを１行ずらして格納する作
業域と、（ｂ１）前記ビットパターンのｉ行目（ｉはｎ
以下の自然数）から、処理対象ｓビット（ｓは自然数）
と前記処理対象ｓビットの直前または直後に連続するａ
ビット（ａは自然数）を含む処理単位ｔビット（ｔはｍ
およびｒ以下の自然数）を抽出し、前記演算記憶域に格
納し、（ｂ２）前記処理対象ｓビットと、前記処理対象
の存在するｉ行目の前に位置するｉ−１行において、前
記処理対象と同じ列に位置する前行処理対象ｓビット
と、前記処理対象の存在するｉ行目の後に位置するｉ＋
１行において、前記処理対象と同じ列に位置する次行処
理対象ｓビットの３個と、前記処理対象、前記前行処理
対象、前記次行処理対象の各々について、左へのビット
シフト及び右へのビットシフト演算を施した６個の行変
数とを使用した論理演算を行い、（ｂ３）前記論理演算
の結果を含むｓビットを処理結果として出力し、（ｂ
４）前記処理対象ｓビットに連続するｓビットを新たな
処理対象として、前記段階（ｂ１）〜（ｂ３）を繰り返
すイメージ処理部と、（ｃ）処理結果を格納する処理結
果イメージ格納部と、（ｄ）出力された処理結果に基づ
いてパターン認識を行うイメージ認識部と、を含むｒビ
ット（ｒは自然数）の幅を有する演算記憶域を備え、横
ｍビット幅で縦ｎビット行（ｍ，ｎは自然数）のビット
パターンのイメージを処理する装置が提供される。

【００１８】本発明の他の一態様においては、（ａ）前
記ビットパターンのｉ行目（ｉはｎ以下の自然数）か
ら、処理対象ｓビット（ｓは自然数）と前記処理対象ｓ
ビットの直前または直後に連続するａビット（ａは自然
数）を含む処理単位ｔビット（ｔはｍおよびｒ以下の自
然数）を抽出し、前記演算記憶域に格納することを前記
コンピュータシステムに指示するためのプログラムコー
ドと、（ｂ）前記処理対象ｓビットと、前記処理対象の
存在するｉ行目の前に位置するｉ−１行において、前記
処理対象と同じ列に位置する前行処理対象ｓビットと、
前記処理対象の存在するｉ行目の後に位置するｉ＋１行
において、前記処理対象と同じ列に位置する次行処理対
象ｓビットの３個と、前記処理対象、前記前行処理対
象、前記次行処理対象の各々について、左へのビットシ
フト及び右へのビットシフト演算を施した６個の行変数
とを使用した論理演算を行うことを前記コンピュータシ
ステムに指示するためのプログラムコードと、（ｃ）前
記論理演算の結果を含むｓビットを処理結果として出力
することを前記コンピュータシステムに指示するための
プログラムコードと、（ｄ）前記処理対象ｓビットに連
続するｓビットを新たな処理対象として、前記段階
（ａ）〜（ｃ）を繰り返すことを前記コンピュータシス
テムに指示するためのプログラムコードと、を含むｒビ
ット（ｒは自然数）の幅を有する演算記憶域を備えるコ
ンピュータシステムで使用され、横ｍビット幅で縦ｎビ
ット行（ｍ，ｎは自然数）のビットパターンのイメージ
を処理するイメージ処理プログラムを格納した記録媒体
が提供される。

【００１９】本発明の他の一態様において、前記論理演
算は、（ａ）前記処理対象、前記前行処理対象、前記次
行処理対象の各々について、左へのビットシフト及び右
へのビットシフト演算を施した６個の行変数と、前記前
行処理対象と、前記次行処理対象の合計８個の行変数の
内、前記処理対象、前記前行処理対象の各々について、
左へのビットシフト演算を施した２個の行変数と前記前
行処理対象の合計３個の行変数のみを反転させ、該８個
の行変数の論理和を行った演算結果、または、（ｂ）前
記処理対象、前記前行処理対象、前記次行処理対象の各
々について、左へのビットシフト及び右へのビットシフ
ト演算を施した６個の行変数と、前記前行処理対象と、
前記次行処理対象の合計８個の行変数の内、前記処理対
象、前記次行処理対象の各々について、左へのビットシ
フト演算を施した２個の行変数と前記次行処理対象の合
計３個の行変数のみを反転させ、該８個の行変数の論理
和を行った演算結果、または、（ｃ）前記処理対象、前
記前行処理対象、前記次行処理対象の各々について、左
へのビットシフト及び右へのビットシフト演算を施した
６個の行変数と、前記前行処理対象と、前記次行処理対
象の合計８個の行変数の内、前記処理対象、前記前行処
理対象の各々について、右へのビットシフト演算を施し
た２個の行変数と前記前行処理対象の合計３個の行変数
のみを反転させ、該８個の行変数の論理和を行った演算
結果、または、（ｄ）前記処理対象、前記前行処理対
象、前記次行処理対象の各々について、左へのビットシ
フト及び右へのビットシフト演算を施した６個の行変数
と、前記前行処理対象と、前記次行処理対象の合計８個
の行変数の内、前記処理対象、前記次行処理対象の各々
について、右へのビットシフト演算を施した２個の行変
数と前記次行処理対象の合計３個の行変数のみを反転さ
せ、該８個の行変数の論理和を行った演算結果、のいず
れかの演算結果と前記処理対象の論理積を行うことを特
徴とする。

【００２０】本発明の他の一態様において、前記論理演
算は、（ｅ）前記処理対象、前記前行処理対象、前記次
行処理対象の各々について、右へのビットシフト演算を
施した３個の行変数と、前記前行処理対象と、前記次行
処理対象の合計５個の行変数の論理和を行った演算結
果、または、（ｆ）前記処理対象、前記次行処理対象の
各々について、左へのビットシフト及び右ビットシフト
演算を施した４個の行変数と、前記次行処理対象の合計
５個の行変数との論理和を行った演算結果、または、
（ｇ）前記処理対象、前記前行処理対象、前記次行処理
対象の各々について、左へのビットシフト演算を施した
３個の行変数と、前記前行処理対象と、前記次行処理対
象の合計５個の行変数の論理和を行った演算結果、また
は、（ｈ）前記処理対象、前記前行処理対象の各々につ
いて、左へのビットシフト及び右ビットシフト演算を施
した４個の行変数と、前記前行処理対象の合計５個の行
変数の論理和を行った演算結果、のいずれかの演算結果
と前記処理対象の論理積を行うことを特徴とする。

【００２１】本発明の他の一態様においては、（ａ）前
記ビットパターンのｉ行目（ｉはｎ以下の自然数）か
ら、処理対象ｓビット（ｓは自然数）と前記処理対象ｓ
ビットの直前または直後に連続するａビット（ａは自然
数）を含む処理単位ｔビット（ｔはｍおよびｒ以下の自
然数）を抽出し、前記演算記憶域に格納することを前記
コンピュータシステムに指示するためのプログラムコー
ドと、（ｂ）前記ａビットに含まれるビットと前記処理
対象ｓビットに含まれるビットを使用した論理演算を行
うことを前記コンピュータシステムに指示するためのプ
ログラムコードと、（ｃ）前記論理演算の結果を含むｓ
ビットを処理結果として出力することを前記コンピュー
タシステムに指示するためのプログラムコードと、
（ｄ）前記処理対象ｓビットに連続するｓビットを新た
な処理対象として、前記段階（ａ）〜（ｃ）を繰り返す
ことを前記コンピュータシステムに指示するためのプロ
グラムコードと、を含むｒビット（ｒは自然数）の幅を
有する演算記憶域を備えるコンピュータシステムで使用
され、横ｍビット幅で縦ｎビット行（ｍ，ｎは自然数）
のビットパターンのイメージを処理するイメージ処理プ
ログラムを格納した記録媒体が提供される。

【００２２】本発明の他の一態様においては、（ａ）前
記ビットパターンのｉ行目（ｉはｎ以下の自然数）か
ら、処理対象ｓビット（ｓは自然数）と前記処理対象ｓ
ビットの直前または直後に連続するａビット（ａは自然
数）を含む処理単位ｔビット（ｔはｍおよびｒ以下の自
然数）を抽出し、前記演算記憶域に格納することを前記
コンピュータシステムに指示するためのプログラムコー
ドと、（ｂ）前記処理対象ｓビットと、前記処理対象の
存在するｉ行目の前に位置するｉ−１行において、前記
処理対象と同じ列に位置する前行処理対象ｓビットと、
前記処理対象の存在するｉ行目の後に位置するｉ＋１行
において、前記処理対象と同じ列に位置する次行処理対
象ｓビットの３個と、前記処理対象、前記前行処理対
象、前記次行処理対象の各々について、左へのビットシ
フト及び右へのビットシフト演算を施した６個の行変数
とを使用した論理演算を行うことを前記コンピュータシ
ステムに指示するためのプログラムコードと、（ｃ）前
記論理演算の結果を含むｓビットを処理結果として出力
することを前記コンピュータシステムに指示するための
プログラムコードと、（ｄ）前記処理対象ｓビットに連
続するｓビットを新たな処理対象として、前記段階
（ａ）〜（ｃ）を繰り返すことを前記コンピュータシス
テムに指示するためのプログラムコードと、（ｅ）出力
された処理結果に基づいてパターン認識を行うことを前
記コンピュータシステムに指示するためのプログラムコ
ードと、を含むｒビット（ｒは自然数）の幅を有する演
算記憶域を備えるコンピュータシステムで使用され、横
ｍビット幅で縦ｎビット行（ｍ，ｎは自然数）のビット
パターンのイメージを処理するイメージ処理プログラム
を格納した記録媒体が提供される。

【００２３】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１を参照すると、本発明のイメージ処理システ
ムを実施するためのハードウェア構成の概観図が示され
ている。イメージ処理システム１００は、中央処理装置
（ＣＰＵ）１とメモリ４とを含んでいる。ＣＰＵ１とメ
モリ４は、バス２等を介して、補助記憶装置としてのハ
ードディスク装置１３、３１とを接続してある。フロッ
ピーディスク装置（またはＭＯ３２、ＣＤ−ＲＯＭ２
７、３３等の媒体駆動装置２６、２９、３０）２１はフ
ロッピーディスクコントローラ（またはＩＤＥコントロ
ーラ２５、ＳＣＳＩコントローラ２８等の各種コントロ
ーラ）２０を介してバス２へ接続されている。

【００２４】フロッピーディスク装置（またはＭＯ、Ｃ
Ｄ−ＲＯＭ等の媒体駆動装置２６、２９、３０）２１に
は、フロッピーディスク２４（またはＭＯ３２、ＣＤ−
ＲＯＭ２７、３３等の媒体）が挿入され、このフロッピ
ーディスク等やハードディスク装置１３、ＲＯＭ１４等
の記憶媒体には、オペレーティングシステムと協働して
ＣＰＵ等に命令を与え、本発明を実施するためのコンピ
ュータ・プログラムのコードを記録することができ、メ
モリ４にロードされることによって実行される。このコ
ンピュータ・プログラムのコードは圧縮し、または、複
数に分割して、複数の媒体にまたがって記録することも
できる。同様に、上記各種記憶媒体には入力となるイメ
ージデータや処理結果のイメージデータを格納すること
もできる。

【００２５】イメージ処理システム１００は更に、ユー
ザ・インターフェース・ハードウェアを備えたシステム
とすることができ、ユーザ・インターフェース・ハード
ウェアとしては、例えば、画面位置情報を入力をするた
めのポインティング・デバイス（マウス、ジョイスティ
ック、トラックボール等）７、キー入力をサポートする
キーボード６や、イメージデータをユーザに提示するた
めのディスプレイ１１、１２がある。また、スピーカ４
３は、オーディオ・コントローラ４１から音声信号を、
アンプ４２を介して受領し、音声として出力する。

【００２６】本発明のイメージ処理システム１００の入
力となるイメージデータは、好適にはスキャナによって
作成され、パラレルポート１７を介して本イメージ処理
システム１００に入力される。ただし、スキャナによっ
て作成されたイメージデータは、パラレルポート２５で
はなくＳＣＳＩインターフェースや他のインターフェー
スを介して本イメージ処理システム１００に入力されて
もよい。また、シリアルポート１５およびモデムまた
は、トークンリング等の通信アダプタ１８等を介して他
のコンピュータ等と通信を行い、イメージデータを受領
することや、フロッピーディスク２４等の記憶媒体から
も入力可能である。さらにシリアルポート１５等を介し
てデジタルカメラと接続し、イメージデータを受領する
事もできる。

【００２７】このように、本発明は、通常のパーソナル
コンピュータ（ＰＣ）やワークステーションや専用のＯ
ＣＲ、テレビやＦＡＸ等の各種家電製品に組み込まれた
コンピュータ又はこれらの組合せによって実施可能であ
ることを容易に理解できるであろう。ただし、これらの
構成要素は例示であり、その全ての構成成要素が本発明
の必須の構成要素となるわけではない。特に、本発明
は、イメージの平滑化を行うものであるため、シリアル
ポート１５、通信アダプタカード１８、オーディオ・コ
ントローラ２１、アンプ２２、スピーカ２３等の構成要
素は本発明の一態様においては必須のものではない。

【００２８】オペレーティング・システムとしては、Ｗ
ｉｎｄｏｗｓ（マイクロソフトの商標）、ＯＳ／２（Ｉ
ＢＭの商標）、ＡＩＸ（ＩＢＭの商標）上のＸ−ＷＩＮ
ＤＯＷシステム（ＭＩＴの商標）などの、標準でＧＵＩ
マルチウインドウ環境をサポートするものが望ましい
が、特定のオペレーティング・システム環境に限定され
るものではない。

【００２９】また、図１は、スタンド・アロン環境のシ
ステムを示しているが、クライアント／サーバ・システ
ムとして本発明を実現し、クライアント・マシンは、サ
ーバ・マシンに対して、イーサネット、トークン・リン
グなどでＬＡＮ接続し、クライアント・マシン側には、
後述するユーザ入力部と、イメージ表示部と、イメージ
入力部のみを配置し、その他の機能をサーバ・マシン側
に配置してもよい。このように、サーバ・マシン側とク
ライアント・マシン側にどのような機能を配置するかは
設計に際し自由に変更できる事項であり、複数のマシン
を組合せ、それらにどのような機能を配分し、実施する
か等の種々の変更は本発明の思想に包含される概念であ
る。

【００３０】Ｂ．システム構成 次に、図２のブロック図を参照して、本発明のシステム
構成について説明する。本発明の好適な実施例において
は、イメージ処理システム１００は、ユーザ入力部１０
１、制御部１０３、イメージ処理部１０５、処理結果イ
メージ格納部１０７、イメージ認識部１０９、イメージ
表示部１１１、イメージ入力部１１３、及び、作業域１
１５によって構成される。

【００３１】このユーザ入力部１０１は、処理の開始・
終了の命令の入力や、入力イメージの設定、マスクパタ
ーンの設定（角取りまたは飛び出し除去の指定）等の入
力をユーザより受領し、制御部１０３へ伝達する機能を
有する。イメージ入力部１１３は、スキャナ等から入力
された帳票のイメージ情報を保持し、そのイメージ情報
を制御部１０３に伝達する。イメージ処理部１０５は、
作業域１１５を使用し、イメージ入力部１１３で保持さ
れたイメージ情報を平滑化し、制御部１０３に返す。

【００３２】制御部１０３は、イメージ処理部１０５か
ら渡された処理結果のイメージデータを処理結果イメー
ジ格納部１０７に格納する。イメージ表示部１１１は、
イメージ入力部１１３の保持するイメージデータや、処
理結果イメージ格納部１０７の保持するイメージデータ
等を表示画面上１２に表示する。イメージ認識部１０９
は、処理結果イメージ格納部１０７の保持するイメージ
データから特徴抽出を抽出し、パターンマッチングを行
い、認識結果出力を行う。このイメージ認識部１０９は
公知の文字認識エンジン、図形認識エンジンに相当する
ものであり、当業者にとって周知のものであるため、詳
しい説明を省略する。

【００３３】なお、文字認識においては、イメージ処理
部１０５に個別文字の位置／大きさ／文字種の判定機能
や、この判定結果に基づいて、標準の大きさに文字を変
換したり、文字の方向や位置を補正する正規化機能を設
けることもできる。また、単語辞書を使った自動エラー
修正を認識結果出力に先立って行うこともできる。さら
に、図形認識においては、本発明のイメージ処理に先立
って、グレイスケール変換やディザリング変換等により
カラーイメージから白黒二階調イメージへの変換を行っ
てもよい。

【００３４】以上図２に示す各機能ブロックを説明した
が、これらの機能ブロックは、論理的機能ブロックであ
り、各々１つのまとまりを持ったハードウエアやソフト
ウエアによって実現されることを意味するのではなく、
複合し、または共通したハードウエアやソフトウエアに
よって実現可能である。また、ここに示した機能ブロッ
クの全てが本発明の必須の構成要素となるわけではな
い。例えば、本発明による処理の結果物である処理結果
イメージは制御部１０３によって出力されるため、処理
結果イメージ格納部１０７、イメージ認識部１０９やイ
メージ表示部１１１は、本発明の一態様においては不要
な構成要素である。

【００３５】次に、本発明の好適な実施例における具体
的な処理手順の説明に先立って、関連する特願平８−４
２３０２号のイメージ処理方法を説明する。

【００３６】この発明においては以下の２種の高速のス
ムージングを行う方法を開示している。 （１）大きな角のスムージング（角とり） （２）１ドット飛び出し削除によるスムージング

【００３７】この本実施例では、横が８ビット幅でｎ個
の行からなるビットパターン中に描かれた図形に対する
スムージング処理について説明を行っているが、この方
法は同様にして１６／３２／６４ビットと同様の方法で
拡張できる。また、異なるパターンをセットすることに
より他のパターンでのビット単位の処理に柔軟に変更で
きる。

【００３８】（１）大きな角のスムージング 角のスムージング（角とり）では、図３に示すようなイ
メージデータから抽出した横３ビット、縦３ビットのパ
ターンで、以下の４パターン（ＡＢＣＤ）のどれかとマ
ッチングする時、角の１ドットを消去することによって
スムージングする。ここで重要なことは、従来よく用い
られる条件判断によるパターンマッチングを行わず、論
理演算のみを用いて自動的にかつ高速に角のドットが消
去される点にある。

【００３９】

【表１】 Ａ Ｂ ＊＊・ ＊＊・ ・・・ ・・・ ＊＊・ -> ＊・・ ＊＊・ -> ＊・・ ・・・ ・・・ ＊＊・ ＊＊・ Ｃ Ｄ ・＊＊ ・＊＊ ・・・ ・・・ "＊"は黒点 (=1) ・＊＊ -> ・・＊ ・＊＊ -> ・・＊ "・"はブランク (=0) ・・・ ・・・ ・＊＊ ・＊＊

【００４０】上記スムージングを達成するための具体的
な例を横幅が８ビットの場合について説明する。図４に
おいて、２進値（１又は０）で表されたビットパターン
（正規化されたパターン）が図示されている。ここでビ
ットパターン中に描かれた図形や文字において、０はド
ットがないことを、１はドットがあることに対応する。
そして処理単位は横方向の行単位（１行＝８ビット）で
行われる。現在の処理の中心となる行をカレント行（カ
レントライン）またはｃｔと呼び、その上の行をｕｐ、
下をｄｗで表す。またａ点、ｂ点は以降のスムージング
処理の結果、削除されるドットを表している。

【００４１】図５において、さらにこれら３つの行から
派生するビット列を定義する。即ちｕｌ，ｕｒ，ｃｌ，
ｃｒ，ｄｌ，ｄｒである。これらの行名の末尾に記載さ
れるｌ，ｒはそれぞれ左（ｌｅｆｔ）、右（ｒｉｇｈ
ｔ）の頭文字を表し、ｃｌでればカレント行を１ビット
左へシフトするという意味である。ここで「左へシフト
する」とは見る側、つまりセンサ側でのシフトと定義す
る。従ってメモリ中のビット列は反対に右へ１ビットシ
フトすることになる。これら９つのビット列はメモリ中
の作業変数へ格納され、以降の演算の対象とされる。

【００４２】図６〜図１０は上記Ａ〜Ｄパターンにおけ
る実際のスムージング方法について図示したものであ
る。図７において説明されるのはパターンＡのスムージ
ング処理の場合である。９つの升目は、図５のシフト走
査後の作業変数の位置と同じである。つまりカレント行
及びその上下の行を１ビットずつ左右にずらした行を注
目されるドットの回りに論理的に配置することで、以降
の論理演算のみによるスムージング処理が容易に理解さ
れる。

【００４３】パターンＡでは左上隅４ビットが黒点（ド
ットあり）の場合であるから、カレント行以外で黒点に
対応する、ｕｌ，ｕｐ，ｃｌのビット列を反転（黒点対
応）させる。その他のブランクに対応する、ｕｒ，ｃ
ｒ，ｄｌ，ｄｍ，ｄｒはそのまま（ブランク対応）にし
て、８つの作業変数の論理ＯＲを取る。この演算により
大きな角に対応するカレント行中のビット位置が０とし
て計算される。なぜなら上下のラインで１ビット左右に
揺らし、黒点反転を行ったビットの総論理和が０であれ
ばそれは角であるのと同値であるからである。

【００４４】この論理ＯＲの結果をカレント行のビット
列との論理ＡＮＤ（つまりカレント行のビットマスクと
して用いる）をとれば、カレント行のスムージング処理
が終了する。図７の場合、論理ＯＲの結果は全て１なの
でスムージングの対象となる角は無いことが分かる。こ
の処理を全ラインに渡って行えばパターンＡに関しての
スムージング処理は全て終了することになる。

【００４５】図８は、左下隅４ビットが黒点である場合
である。これも図７同様に計算を行い、論理ＯＲの結果
５ビット目が０であるのでカレント行の５ビット目が角
であることが分かり、結局５ビット目、即ち図４におけ
るｂ点は削除される。同様にして図９、図１０において
パターンＣ、Ｄの処理がなされる。図１０では論理ＯＲ
の結果２ビット目が０であるので、図４におけるａ点が
スムージング処理の結果削除される。

【００４６】図１１において角のスムージング処理のフ
ローチャートを示す。まずステップ１においてビットパ
ターンを作業域（行変数）に読み込む。作業域はビット
パターンの総行数をｎと定義すると、上下の２行を余分
に持つのでｎ＋２行となる。従って作業域の２行目から
ビットパターンが読み込まれる。次にステップ２で作業
域の上下の前記２行をブランクにする。そしてステップ
３でループ変数をｉとしてこれを２からｎ＋１まで１ず
つ増加させて、以下のステップ４からステップ９を繰り
返す。

【００４７】ステップ４では作業域ｉ行目の前行（ｉ−
１）、カレント行（ｉ）、次行（ｉ＋１）をそれぞれ作
業変数に代入する。ステップ５において前記作業変数を
それぞれ１ビット右、１ビット左にシフトさせてそれぞ
れ別の作業変数に代入する。従って計９個の作業変数が
作成されることになる。次のステップ６でカレント行で
シフトさせない作業変数を結果作業変数に代入する。

【００４８】ステップ７ではＡ、Ｂ、Ｃ、Ｄ４パターン
毎に以下のステップ８を繰り返す。ステップ８ではカレ
ント行でシフトさせない作業変数を除き、ブランク（空
白部）の位置に対応する作業変数はそのままで、黒点の
位置に対応する作業変数はビットを反転させ、計８つの
作業変数でビットごとの総論理ＯＲをとる。その結果を
結果作業変数とビットごとのＡＮＤをとり、それを結果
作業変数に代入する。

【００４９】最後にステップ９で結果作業変数を作業域
のｉライン目のパターンに代入する。以上で角に関する
スムージング処理が完了する。

【００５０】以下に図１１で示されたフローチャートに
基づく、実際のＣ言語によるコーディング例を記載する
ので参照されたい。

【００５１】 void Smooth24( unsigned short *buf16x24 ／*スムージングされるパターンのポインタ*／){ static unsigned short wkbuf[26]; ／* 作業域 *／ short i; unsigned short ct; ／* center 作業変数 その1 *／ unsigned short cl; ／* c.left 作業変数 その2 *／ unsigned short cr; ／* c.right 作業変数 その3 *／ unsigned short up; ／* up 作業変数 その4 *／ unsigned short ul; ／* u.left 作業変数 その5 *／ unsigned short ur; ／* u.right 作業変数 その6 *／ unsigned short dw; ／* down 作業変数 その7 *／ unsigned short dl; ／* d.left 作業変数 その8 *／ unsigned short dr; ／* d.Right 作業変数 その9 *／ unsigned short wk3; ／* 結果作業変数 *／ ／* 1.横ｍビット x 縦ｎ行のパターンを *／ ／* 1lineずらして作業域(ｍ x (n+2)行)にコピー。 *／ for (i=1; i<25; i++) { wkbuf[i] = *(buf16x24 + i-1); } ／* 2. 作業域のパターンの上下 *／ ／* の行をブランクにする。 *／ wkbuf[0] = 0; wkbuf[25] = 0; ／* 3. 下の4-9を2行目からｎ＋１行目目まで、ループ *／ for (i=1; i<25; i++){ ／* 4.作業域 ｉ−１，ｉ，ｉ＋１行を *／ ／* それぞれ作業変数に代入。 *／ ct = wkbuf[i]; up = wkbuf[i-1]; dw = wkbuf[i+1]; ／* 5. この作業変数をそれぞれ1bit右、1bit左にシフトさせて*／ ／* それぞれ別の作業変数に代入。計9個の作業変数を作る。*／ cl = ct >> 1; cr = ct << 1; ul = up >> 1; ur = up << 1; dl = dw >> 1; dr = dw << 1; ／* 6.現lineでシフトさせない作業変数を結果作業変数に代入。*／ wk3 = ct; ／* 7. ４パターン毎に、8を繰り返す。*／ ／* 8. 現lineでシフトさせない作業変数を除く、上図のBlank*／ ／* Dotの位置に対応する作業変数はそのまま、黒点に対応する*／ ／* 作業変数はビット反転させ、8作業変数でビットごとのORを*／ ／* とる。その結果を結果作業変数とビットごとのANDをとり、*／ ／* それを結果作業変数に代入。 *／ wk3 &= (~ul | ~up | ur | ~cl | cr | dl | dw | dr); wk3 &= ( ul | ~up | ~ur | cl | ~cr | dl | dw | dr); wk3 &= ( ul | up | ur | ~cl | cr | ~dl | ~dw | dr); wk3 &= ( ul | up | ur | cl | ~cr | dl | ~dw | ~dr); ／* 9. 結果作業変数を元の作業域のパターン*／ ／* に代入。 *／ *(buf16x24 + i-1) = wk3; } } ／* End of Smooth24() *／

【００５２】（２）１ドット飛び出し削除によるスムー
ジング １ドット飛び出し削除によるスムージングでは、横３ビ
ット、縦２ビットまたは横２ビット、縦３ビットのパタ
ーンで以下の４パターンのどれかと合う時、中央の１ド
ット消去することによってスムージングする。

【００５３】

【表２】 Ｅ Ｆ ・・ ・・ ＊・ -> ・・ ・＊・ -> ・・・ ・・ ・・ ・・・ ・・・ Ｇ Ｈ ・・ ・・ ・・・ ・・・ "＊"は黒点 (=1) ・＊ -> ・・ ・＊・ -> ・・・ "・"はブランク (=0) ・・ ・・

【００５４】１ドット飛び出し削除によるスムージング
処理の基本的な処理の流れは角のスムージング処理と同
一である。図１２において１ドット飛び出し削除による
スムージング処理のフローチャートを示す。まずステッ
プ１においてビットパターンを作業域に読み込む。作業
域はビットパターンの総行数をｎと定義すると、上下の
２行を余分に持つのでｎ＋２行となる。従って作業域の
２行目からビットパターンが読み込まれる。次にステッ
プ２で作業域の上下の前記２行をブランクにする。そし
てステップ３でループ変数をｉとしてこれを２からｎ＋
１まで１ずつ増加させて、以下のステップ４からステッ
プ９を繰り返す。

【００５５】ステップ４では作業域ｉ行目の前行（ｉ−
１）、カレント行（ｉ）、次行（ｉ＋１）をそれぞれ作
業変数に代入する。ステップ５において前記作業変数を
それぞれ１ビット右、１ビット左にシフトさせてそれぞ
れ別の作業変数に代入する。従って計９個の作業変数が
作成されることになる。次のステップ６でカレント行で
シフトさせない作業変数を結果作業変数に代入する。以
下のステップ７及び８が角のスムージング処理と若干異
なるステップである。

【００５６】ステップ７ではＥ、Ｆ、Ｇ、Ｈ４パターン
毎に以下のステップ８を繰り返す。ステップ８ではカレ
ント行でシフトさせない作業変数を除き、ブランク（空
白部）の位置に対応する５個の作業変数でビットごとの
総論理ＯＲをとる。その結果を結果作業変数とビットご
とのＡＮＤをとり、それを結果作業変数に代入する。

【００５７】最後にステップ９で結果作業変数を作業域
のｉライン目のパターンに代入する。以上で１ドット飛
び出し削除に関するスムージング処理が完了する。

【００５８】以下に図１２で示されたフローチャートに
基づく、実際のＣ言語によるコーディング例を記載する
ので参照されたい。なお、この本願発明は横８ビットの
行を処理単位として説明したが全く同様に方法で１６／
３２／６４ビットと拡張できる。さらに黒点部及びブラ
ンク部のパターンセットのバリーエションを変更するだ
けで異なるスムージング処理が行えるので柔軟性に富
む。従ってパターンを変えれば他のイメージ・エンハン
スにも応用できる。

【００５９】 void DeleteNoise24( unsigned short *buf16x24 ／*スムージングされるパターンのポインタ*／) { static unsigned short wkbuf[26]; ／* 作業域 *／ short i; unsigned short ct; ／* center 作業変数 その1 *／ unsigned short cl; ／* c.left 作業変数 その2 *／ unsigned short cr; ／* c.right 作業変数 その3 *／ unsigned short up; ／* up 作業変数 その4 *／ unsigned short ul; ／* u.left 作業変数 その5 *／ unsigned short ur; ／* u.right 作業変数 その6 *／ unsigned short dw; ／* down 作業変数 その7 *／ unsigned short dl; ／* d.left 作業変数 その8 *／ unsigned short dr; ／* d.Right 作業変数 その9 *／ unsigned short wk3; ／* 結果作業変数 *／ ／* 1.横ｍビット x 縦ｎ行のパターンを *／ ／* 1行ずらして作業域(ｍ x (n+2)行)にコピー。 *／ for (i=1; i<25; i++) { wkbuf[i] = *(buf16x24 + i-1); } ／* 2. 作業域のパターンの上下 *／ ／* の行をブランクにする。 *／ wkbuf[0] = 0; wkbuf[25] = 0; ／* 3. 下の4-9を2行目からｎ＋１行目目まで、ループ *／ for (i=1; i<25; i++){ ／* 4.作業域 ｉ−１，ｉ，ｉ＋１行を *／ ／* それぞれ作業変数に代入。 *／ ct = wkbuf[i]; up = wkbuf[i-1]; dw = wkbuf[i+1]; ／* 5. この作業変数をそれぞれ1bit右、1bit左にシフトさせて*／ ／* それぞれ別の作業変数に代入。計9個の作業変数を作る。*／ cl = ct >> 1; cr = ct << 1; ul = up >> 1; ur = up << 1; dl = dw >> 1; dr = dw << 1; ／* 6.現lineでシフトさせない作業変数を結果作業変数に代入。*／ wk3 = ct; ／* 7.４パターン毎に、8を繰り返す。*／ ／* 8.現lineでシフトさせない作業変数を除く、ブランクの*／ ／* の位置に対応する５作業変数でビットごとのORをとる。*／ ／* その結果を結果作業変数とビットごとのANDをとり、*／ ／* それを結果作業変数に代入。 *／ wk3 &= (cl | cr | ul | up | ur); wk3 &= (cl | cr | dl | dw | dr); wk3 &= (up | dw | ul | cl | dl); wk3 &= (up | dw | ur | cr | dr); ／* 9. 結果作業変数を元のm x n(m bits x n lines)のパターン *／ ／* に代入。 *／ *(buf16x24 + i-1) = wk3; } } ／* End of DeleteNoise() *／

【００６０】以上に説明した特願平８−４２３０２号の
方法の制限(処理単位／レジスタの長さ)以上のイメージ
も現実にはＣＰＵの中でレジスタを使って処理しなけれ
ばならない。この場合、単純に例えば６４ビットずつイ
メージをレジスタにロードして特願平８−４２３０２号
の方法を適用したのでは端の１ビットずつに関しては隣
のビットが存在しないので、この様な単純な処理ではマ
スク処理はできない。そこで図１３の様にif文を含んだ
特殊なビット処理を行わなければならない。処理単位の
境界ビットａは、その周辺のパターンに従って処理され
なければならないからである。

【００６１】そこで図１４のように処理単位（ｔビッ
ト）を重複させ、ｒビットのレジスタ内の中央部には処
理結果を書き込むパターン（処理対象ｓビット）をロー
ドし左右隣には元イメージの隣接パターン（隣接ａ１／
ａ２ビット）をロードして処理する。なお、図１４では
処理単位ｔを６４ビットとし、処理し書き込まれる処理
対象ｓは４８ビットとしている。

【００６２】本発明の好適な実施例においては、図１４
のように左端から４８ビット(ハッチング部分)を処理対
象ｓとして選択する。その左右の８ビット（隣接ａビッ
ト）を加えて処理単位ｔとする。ただし、隣接パターン
ａが存在しない時はビット'０'を８個かそれ以上パディ
ングする。

【００６３】ここで、処理単位ｔとは、演算を同時に行
う単位であって、レジスタ長ｒやバス幅等によって制限
を受ける。本発明の好適な実施例の場合は、処理単位ｔ
がレジスタ長ｒに設定されている。また、処理対象ｓと
は、演算に使用され、処理結果に反映される部分のビッ
ト列である。

【００６４】この処理単位ｔを上述の方法で角取りや飛
び出し除去等のイメージ処理を行う。処理対象ｓ４８ビ
ットを処理結果イメージに書き込む。これを繰り返し右
端までいったら、折り返し左端に戻り同じ処理をする。
これを縦方向(y-axis)で繰り返す。また、右端が４８ビ
ットではないときは、レジスタの右残り（９ビット以
上）に'０'を詰めて処理する。

【００６５】図１５、１６は夫々、角のスムージング
(角とり)、１ドット飛び出し削除によるスムージングを
行う処理手順を示すフローチャートである。本発明の好
適な実施例において主要なアルゴリズムは特願平８−４
２３０２号の方法を使用している。ただし、本発明の思
想は３×３のマスク処理のみに限定されるものではな
く、１×３以上のマスク処理に適用可能なものである。

【００６６】図１５において角のスムージング処理のフ
ローチャートを示す。まずステップ１においてビットパ
ターンを作業域（行変数）に読み込む。作業域はビット
パターンの総行数をｎと定義すると、上下の２行を余分
に持つのでｎ＋２行となる。従って作業域の２行目から
ビットパターンが読み込まれる。次にステップ２で作業
域の上下の前記２行をブランクにする。そしてステップ
３でループ変数をｉとしてこれを２からｎ＋１まで１ず
つ増加させて、以下のステップ４からステップ９を繰り
返す。

【００６７】ステップ４ではｉ行目の左端より順に右端
になるまで処理対象長ずらして処理対象を選択し、以下
のステップ５乃至１１を右端になるまで繰り返す。右端
に達したら折り返し次行で同じ操作をする。図１４の例
においては、処理対象は４８ビットとして設定されてい
る。そして、ステップ５では、処理対象の左右の領域を
付加し、基本処理単位(処理単位)とする。図１４の例で
は処理対象４８ビットに左右８ビットづつ附加され、６
４ビットとして処理されている。

【００６８】ステップ６では作業域ｉ行目の前行（ｉ−
１）、カレント行（ｉ）、次行（ｉ＋１）をそれぞれ作
業変数に代入する。ステップ７において前記作業変数を
それぞれ１ビット右、１ビット左にシフトさせてそれぞ
れ別の作業変数に代入する。従って計９個の作業変数が
作成されることになる。次のステップ８でカレント行で
シフトさせない作業変数を結果作業変数に代入する。

【００６９】ステップ９ではＡ、Ｂ、Ｃ、Ｄ４パターン
毎に以下のステップ１０を繰り返す。ステップ１０では
カレント行でシフトさせない作業変数を除き、ブランク
（空白部）の位置に対応する作業変数はそのままで、黒
点の位置に対応する作業変数はビットを反転させ、計８
つの作業変数でビットごとの総論理ＯＲをとる。その結
果を結果作業変数とビットごとのＡＮＤをとり、それを
結果作業変数に代入する。

【００７０】最後にステップ１１で、結果作業変数の処
理対象部分を処理結果に書き込む。もし、右端が処理対
象部分よりも小さいとき（図１４の一番右側の処理単位
の場合）は、残りをマスクアウトするか残り部分をイメ
ージの幅に含めないようする。

【００７１】以下に図１５で示されたフローチャートに
基づく、実際のＣ言語によるコーディング例を記載する
ので参照されたい。なお、ここでは具体的にmビット幅
でn lines(m x n)のパターンでの角とりと、１ドットノ
イズとりの動作で説明する。このソースコードは、C言
語によりコーディングされており、t bitを32bitとして
いる。

【００７２】 角のスムージング(角とり) #define CHAR_WIDTH 8 #define SHORT_WIDTH 16 #define LONG_WIDTH 32 ／* for big endian system *／ void smooth( char *pImg, ／* pointer of Image (Input) *／ long imgWidth, ／* Image width *／ long imgHeight ／* Image height *／ ){ unsigned long ct; ／* center 作業変数 その1 *／ unsigned long cl; ／* c.left 作業変数 その2 *／ unsigned long cr; ／* c.right 作業変数 その3 *／ unsigned long up; ／* up 作業変数 その4 *／ unsigned long ul; ／* u.left 作業変数 その5 *／ unsigned long ur; ／* u.right 作業変数 その6 *／ unsigned long dw; ／* down 作業変数 その7 *／ unsigned long dl; ／* d.left 作業変数 その8 *／ unsigned long dr; ／* d.Right 作業変数 その9 *／ unsigned long work; ／* 結果作業変数 *／ long* plImg; ／* pointer of Image (Input) *／ short* psImg; ／* pointer of Image (Input) *／ long i, j; ／* counter *／ long cntX; char* pImgTemp; ／* pointer of Image *／ char* pImgWork; ／* pointer of Image (Work Area) *／ char* pImgWorkOrg; ／* pointer of Image (for save pointer) *／ ／* 入力イメージは32bitアラインを仮定。*／ cntX = (imgWidth+31) ／ LONG_WIDTH*2; pImgWorkOrg = (char*)calloc((cntX*(SHORT_WIDTH／CHAR_WIDTH)) * (imgHeight+2)+2, sizeof(char)); ／* m x n(m bits x n lines)のパターンを *／ ／* 1lineずらして作業域(m bits x (n+2)lines)にコピー。 *／ memcpy(pImgWorkOrg+cntX*(SHORT_WIDTH／CHAR_WIDTH)+1, pImg, cntX*(SHORT_WIDTH／CHAR_WIDTH)* imgHeight ); ／* clear *／ memset(pImg, 0, cntX*(SHORT_WIDTH／CHAR_WIDTH)* imgHeight); pImgTemp = pImg; pImgWork = pImgWorkOrg+cntX*(SHORT_WIDTH／CHAR_WIDTH); for (i = 0; i < imgHeight; i++){ ／* loop (y-axis) *／ for (j = 0; j < cntX; j++){ ／* loop(x-axis) by 2byte-unit *／ ／* 左端より順にから右端になるまで処理対象長ずらして *／ ／* 処理対象を選択 *／ ／* 処理対象の左右の領域を付加し、基本処理単位(処理 *／ ／* 単位)とする。 *／ up = *((unsigned long *)(pImgWork - cntX*(SHORT_WIDTH／CHAR_WIDTH))); ct = *((unsigned long *)(pImgWork)); dw = *((unsigned long *)(pImgWork + cntX*(SHORT_WIDTH／CHAR_WIDTH))); ／* イメージの端の補正 *／ if(j==0){ up &= 0x00ffffff; ct &= 0x00ffffff; dw &= 0x00ffffff; }else if(j==cntX-1){ up &= 0xffffff00; ct &= 0xffffff00; dw &= 0xffffff00; } ／* この作業変数をそれぞれ1bit右、1bit左にシフトさせて *／ ／* それぞれ別の作業変数に代入。計9個の作業変数を作る。 *／ cl = ct >> 1; cr = ct << 1; ul = up >> 1; ur = up << 1; dl = dw >> 1; dr = dw << 1; ／* 現lineでシフトさせない作業変数を結果作業変数に代入 *／ work = ct; ／* ４パターン毎に、以下を繰り返す。 *／ ／* 現lineでシフトさせない作業変数を除く、上のBlank *／ ／* Dotの位置に対応する作業変数はそのまま、黒点に対応する *／ ／* 作業変数はビット反転させ、8作業変数でビットごとのORを *／ ／* とる。その結果を結果作業変数とビットごとのANDをとり、 *／ ／* それを結果作業変数に代入。 *／ work &= (~ul | ~up | ur | ~cl | cr | dl | dw | dr); work &= ( ul | ~up | ~ur | cl | ~cr | dl | dw | dr); work &= ( ul | up | ur |~ cl | cr | ~dl | ~dw | dr); work &= ( ul | up | ur | cl | ~cr | dl | ~dw | ~dr); psImg = (unsigned short *)(pImgTemp); *psImg = (unsigned short)(work>>8); pImgTemp += 2; pImgWork += 2; } ／* End of for each j *／ } ／* End of for each i *／ ／* release pointer *／ free(pImgWorkOrg); }

【００７３】図１６は、１ドット飛び出し削除によるス
ムージングを行う処理手順を示すフローチャートであ
る。１ドット飛び出し削除によるスムージング処理の基
本的な処理の流れは角のスムージング処理と同一であ
る。まずステップ１においてビットパターンを作業域に
読み込む。作業域はビットパターンの総行数をｎと定義
すると、上下の２行を余分に持つのでｎ＋２行となる。
従って作業域の２行目からビットパターンが読み込まれ
る。次にステップ２で作業域の上下の前記２行をブラン
クにする。そしてステップ３でループ変数をｉとしてこ
れを２からｎ＋１まで１ずつ増加させて、以下のステッ
プ４からステップ９を繰り返す。

【００７４】ステップ４ではｉ行目の左端より順に右端
になるまで処理対象長ずらして処理対象を選択し、以下
のステップ５乃至１１を右端になるまで繰り返す。右端
に達したら折り返し次行で同じ操作をする。図１４の例
においては、処理対象は４８ビットとして設定されてい
る。そして、ステップ５では、処理対象の左右の領域を
付加し、基本処理単位(処理単位)とする。図１４の例で
は処理対象４８ビットに左右８ビットづつ附加され、６
４ビットとして処理されている。

【００７５】ステップ６では作業域ｉ行目の前行（ｉ−
１）、カレント行（ｉ）、次行（ｉ＋１）をそれぞれ作
業変数に代入する。ステップ７において前記作業変数を
それぞれ１ビット右、１ビット左にシフトさせてそれぞ
れ別の作業変数に代入する。従って計９個の作業変数が
作成されることになる。次のステップ８でカレント行で
シフトさせない作業変数を結果作業変数に代入する。以
下のステップ９及び１０が角のスムージング処理と若干
異なるステップである。

【００７６】ステップ９ではＥ、Ｆ、Ｇ、Ｈ４パターン
毎に以下のステップ１０を繰り返す。ステップ１０では
カレント行でシフトさせない作業変数を除き、ブランク
（空白部）の位置に対応する５個の作業変数でビットご
との総論理ＯＲをとる。その結果を結果作業変数とビッ
トごとのＡＮＤをとり、それを結果作業変数に代入す
る。

【００７７】最後にステップ１１で、結果作業変数の処
理対象部分を処理結果に書き込む。もし、右端が処理対
象部分よりも小さいとき（図１４の一番右側の処理単位
の場合）は、残りをマスクアウトするか残り部分をイメ
ージの幅に含めないようする。以上で１ドット飛び出し
削除に関するスムージング処理が完了する。

【００７８】以下に図１６で示されたフローチャートに
基づく、実際のＣ言語によるコーディング例を記載する
ので参照されたい。

【００７９】 1ドットノイズ取り #define CHAR_WIDTH 8 #define SHORT_WIDTH 16 #define LONG_WIDTH 32 ／* for big endian system *／ void delnoise( char *pImg, ／* pointer of Image (Input) *／ long imgWidth, ／* Image width *／ long imgHeight ／* Image height *／ ){ unsigned long ct; ／* center 作業変数 その1 *／ unsigned long cl; ／* c.left 作業変数 その2 *／ unsigned long cr; ／* c.right 作業変数 その3 *／ unsigned long up; ／* up 作業変数 その4 *／ unsigned long ul; ／* u.left 作業変数 その5 *／ unsigned long ur; ／* u.right 作業変数 その6 *／ unsigned long dw; ／* down 作業変数 その7 *／ unsigned long dl; ／* d.left 作業変数 その8 *／ unsigned long dr; ／* d.Right 作業変数 その9 *／ unsigned long work; ／* 結果作業変数 *／ long* plImg; ／* pointer of Image (Input) *／ short* psImg; ／* pointer of Image (Input) *／ long i, j; ／* counter *／ long cntX; char* pImgTemp; ／* pointer of Image *／ char* pImgWork; ／* pointer of Image (Work Area) *／ char* pImgWorkOrg; ／* pointer of Image (for save pointer) *／ ／* 入力イメージは32bitアラインを仮定。*／ cntX = (imgWidth+31) ／ LONG_WIDTH*2; pImgWorkOrg = (char*)calloc((cntX*(SHORT_WIDTH／CHAR_WIDTH)) * (imgHeight+2)+2, sizeof(char)); ／* m x n(m bits x n lines)のパターンを *／ ／* 1lineずらして作業域(m bits x (n+2)lines)にコピー。 *／ memcpy(pImgWorkOrg+cntX*(SHORT_WIDTH／CHAR_WIDTH)+1, pImg, cntX*(SHORT_WIDTH／CHAR_WIDTH)* imgHeight ); ／* clear *／ memset(pImg, 0, cntX*(SHORT_WIDTH／CHAR_WIDTH)* imgHeight); pImgTemp = pImg; pImgWork = pImgWorkOrg+cntX*(SHORT_WIDTH／CHAR_WIDTH); for (i = 0; i < imgHeight; i++){ ／* loop (y-axis) *／ for (j = 0; j < cntX; j++){ ／* loop(x-axis) by 2byte-unit *／ ／* 左端より順にから右端になるまで処理対象長ずらして *／ ／* 処理対象を選択 *／ ／* 処理対象の左右の領域を付加し、基本処理単位(処理 *／ ／* 単位)とする。 *／ up = *((unsigned long *)(pImgWork - cntX*(SHORT_WIDTH／CHAR_WIDTH))); ct = *((unsigned long *)(pImgWork)); dw = *((unsigned long *)(pImgWork + cntX*(SHORT_WIDTH／CHAR_WIDTH))); ／* イメージの端の補正 *／ if(j==0){ up &= 0x00ffffff; ct &= 0x00ffffff; dw &= 0x00ffffff; }else if(j==cntX-1){ up &= 0xffffff00; ct &= 0xffffff00; dw &= 0xffffff00; } ／* この作業変数をそれぞれ1bit右、1bit左にシフトさせて *／ ／* それぞれ別の作業変数に代入。計9個の作業変数を作る。 *／ cl = ct >> 1; cr = ct << 1; ul = up >> 1; ur = up << 1; dl = dw >> 1; dr = dw << 1; ／* 現lineでシフトさせない作業変数を結果作業変数に代入 *／ work = ct; ／* ４パターン毎に、以下を繰り返す。 *／ ／* 現lineでシフトさせない作業変数を除く、上のBlank *／ ／* Dotの位置に対応する作業変数はそのまま、黒点に対応する *／ ／* 作業変数はビット反転させ、8作業変数でビットごとのORを *／ ／* とる。その結果を結果作業変数とビットごとのANDをとり、 *／ ／* それを結果作業変数に代入。 *／ work &= (cl | cr | ul | up | ur); work &= (cl | cr | dl | dw | dr); work &= (up | dw | ul | cl | dl); work &= (up | dw | ur | cr | dr); psImg = (unsigned short *)(pImgTemp); *psImg = (unsigned short)(work>>8); pImgTemp += 2; pImgWork += 2; } ／* End of for each j *／ } ／* End of for each i *／ ／* release pointer *／ free(pImgWorkOrg); }

【００８０】図１７〜２０において各（１）、（２）の
スムージング処理を行う前のビットパターンと処理後の
ビットパターンを示す。ほぼ無視できる処理スピードで
図１７における大きな角が図１８において削除されてお
り、また図１９における点在する点が図２０において削
除されている。

【００８１】

【発明の効果】以上説明したように、本発明によれば、
ビットパターン中に描かれた図形（ＯＣＲ処理では正規
化パターン）の高速なスムージングを行うことが可能と
なる。

【００８２】また、本発明の一態様においては、ノイズ
除去や拡大イメージの平滑化などマスクを用いる高速な
イメージ処理を、２値のどの様なサイズのイメージに適
用可能となる。

【００８３】さらに、また、本発明の一態様において
は、認識率の高いパターン（文字または図形）認識シス
テムを提供することができる。

【００８４】

【図面の簡単な説明】

【図１】 ハードウェア構成を示すブロック図である。

【図２】 処理要素のブロック図である。

【図３】 入力されたビットマップののイメージデータ
を示した概念図である。

【図４】 ２進値で表されたビットパターンとカレント
行との対応を示す図である。

【図５】 カレント行及びその上下の行からシフトして
作成される行を示す図である。

【図６】 スムージング方法を説明する図である。

【図７】 パターンＡにおけるスムージング方法を表し
た図である。

【図８】 パターンＢにおけるスムージング方法を表し
た図である。

【図９】 パターンＣにおけるスムージング方法を表し
た図である。

【図１０】 パターンＤにおけるスムージング方法を表
した図である。

【図１１】 角のスムージング処理の処理手順を示すフ
ローチャートである。

【図１２】 １ドット飛び出し削除によるスムージング
処理の処理手順を示すフローチャートである。

【図１３】 本発明の好適な実施例におけるスムージン
グ処理の処理単位を示す図である。

【図１４】 本発明の好適な実施例におけるスムージン
グ処理を説明する概念図である。

【図１５】 角のスムージング処理の処理手順を示すフ
ローチャートである。

【図１６】 １ドット飛び出し削除によるスムージング
処理の処理手順を示すフローチャートである。

【図１７】 角のスムージング処理前のビットパターン
を示した図である。

【図１８】 角のスムージング処理後のビットパターン
を示した図である。

【図１９】 １ドット飛び出し削除によるスムージング
処理前のビットパターンを示した図である。

【図２０】 １ドット飛び出し削除によるスムージング
処理後のビットパターンを示した図である。

【符号の説明】

１００ イメージ処理システム １０１ ユーザ入力部 １０３ 制御部 １０５ イメージ処理部 １０７ 処理結果イメージ格納部 １０９ イメージ認識部 １１１ イメージ表示部 １１３ イメージ入力部 １１５ 作業域

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 弘晏 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開 平９−237338（ＪＰ，Ａ) 特公 平１−22664（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06T 3/40 G06F 12/04 540 H04N 1/409

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】ｒビット（ｒは自然数）の幅を有する演算
   記憶域を備えるコンピュータシステムを使用して、横ｍ
   ビット幅で縦ｎビット行（ｍ，ｎは自然数）のビットパ
   ターンのイメージを処理する方法であって、 （ａ）前記ビットパターンのｉ行目（ｉはｎ以下の自然
   数）から、処理対象ｓビット（ｓは自然数）と前記処理
   対象ｓビットの直前または直後に連続するａビット（ａ
   は自然数）を含む処理単位ｔビット（ｔはｍおよびｒ以
   下の自然数）を抽出し、前記演算記憶域に格納する段階
   と、 （ｂ）前記処理対象ｓビットと、前記処理対象の存在す
   るｉ行目の前に位置するｉ−１行において、前記処理対
   象と同じ列に位置する前行処理対象ｓビットと、前記処
   理対象の存在するｉ行目の後に位置するｉ＋１行におい
   て、前記処理対象と同じ列に位置する次行処理対象ｓビ
   ットの３個と、前記処理対象、前記前行処理対象、前記
   次行処理対象の各々について、左へのビットシフト及び
   右へのビットシフト演算を施した６個の行変数とを使用
   した論理演算を行う段階と、 （ｃ）前記論理演算の結果を含むｓビットを処理結果と
   して出力する段階と、 （ｄ）前記処理対象ｓビットに連続するｓビットを新た
   な処理対象として、前記段階（ａ）〜（ｃ）を繰り返す
   段階と、 を含むイメージ処理方法。
2. 【請求項２】前記論理演算を行う段階が、 （ａ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、左へのビットシフト及び右へのビ
   ットシフト演算を施した６個の行変数と、前記前行処理
   対象と、前記次行処理対象の合計８個の行変数の内、前
   記処理対象、前記前行処理対象の各々について、左への
   ビットシフト演算を施した２個の行変数と前記前行処理
   対象の合計３個の行変数のみを反転させ、該８個の行変
   数の論理和を行った演算結果、または、 （ｂ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、左へのビットシフト及び右へのビ
   ットシフト演算を施した６個の行変数と、前記前行処理
   対象と、前記次行処理対象の合計８個の行変数の内、前
   記処理対象、前記次行処理対象の各々について、左への
   ビットシフト演算を施した２個の行変数と前記次行処理
   対象の合計３個の行変数のみを反転させ、該８個の行変
   数の論理和を行った演算結果、または、 （ｃ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、左へのビットシフト及び右へのビ
   ットシフト演算を施した６個の行変数と、前記前行処理
   対象と、前記次行処理対象の合計８個の行変数の内、前
   記処理対象、前記前行処理対象の各々について、右への
   ビットシフト演算を施した２個の行変数と前記前行処理
   対象の合計３個の行変数のみを反転させ、該８個の行変
   数の論理和を行った演算結果、または、 （ｄ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、左へのビットシフト及び右へのビ
   ットシフト演算を施した６個の行変数と、前記前行処理
   対象と、前記次行処理対象の合計８個の行変数の内、前
   記処理対象、前記次行処理対象の各々について、右への
   ビットシフト演算を施した２個の行変数と前記次行処理
   対象の合計３個の行変数のみを反転させ、該８個の行変
   数の論理和を行った演算結果、 のいずれかの演算結果と前記処理対象の論理積を行うこ
   とを特徴とする請求項１記載のイメージ処理方法。
3. 【請求項３】前記論理演算を行う段階が、 （ｅ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、右へのビットシフト演算を施した
   ３個の行変数と、前記前行処理対象と、前記次行処理対
   象の合計５個の行変数の論理和を行った演算結果、また
   は、 （ｆ）前記処理対象、前記次行処理対象の各々につい
   て、左へのビットシフト及び右ビットシフト演算を施し
   た４個の行変数と、前記次行処理対象の合計５個の行変
   数との論理和を行った演算結果、または、 （ｇ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、左へのビットシフト演算を施した
   ３個の行変数と、前記前行処理対象と、前記次行処理対
   象の合計５個の行変数の論理和を行った演算結果、また
   は、 （ｈ）前記処理対象、前記前行処理対象の各々につい
   て、左へのビットシフト及び右ビットシフト演算を施し
   た４個の行変数と、前記前行処理対象の合計５個の行変
   数の論理和を行った演算結果、 のいずれかの演算結果と前記処理対象の論理積を行うこ
   とを特徴とする請求項１記載のイメージ処理方法。
4. 【請求項４】ｒビット（ｒは自然数）の幅を有する演算
   記憶域を備えるコンピュータシステムを使用して、横ｍ
   ビット幅で縦ｎビット行（ｍ，ｎは自然数）のビットパ
   ターンのイメージを処理する方法であって、 （ａ）前記ビットパターンのｉ行目（ｉはｎ以下の自然
   数）から、処理対象ｓビット（ｓは自然数）と前記処理
   対象ｓビットの直前または直後に連続するａビット（ａ
   は自然数）を含む処理単位ｔビット（ｔはｍおよびｒ以
   下の自然数）を抽出し、前記演算記憶域に格納する段階
   と、 （ｂ）前記処理対象ｓビットと、前記処理対象の存在す
   るｉ行目の前に位置するｉ−１行において、前記処理対
   象と同じ列に位置する前行処理対象ｓビットと、前記処
   理対象の存在するｉ行目の後に位置するｉ＋１行におい
   て、前記処理対象と同じ列に位置する次行処理対象ｓビ
   ットの３個と、前記処理対象、前記前行処理対象、前記
   次行処理対象の各々について、左へのビットシフト及び
   右へのビットシフト演算を施した６個の行変数とを使用
   した論理演算を行う段階と、 （ｃ）前記論理演算の結果を含むｓビットを処理結果と
   して出力する段階と、 （ｄ）前記処理対象ｓビットに連続するｓビットを新た
   な処理対象として、前記段階（ａ）〜（ｃ）を繰り返す
   段階と、 （ｅ）出力された処理結果に基づいてパターン認識を行
   う段階と、 を含むイメージ処理方法。
5. 【請求項５】ｒビット（ｒは自然数）の幅を有する演算
   記憶域を備え、横ｍビット幅で縦ｎビット行（ｍ，ｎは
   自然数）のビットパターンのイメージを処理する装置で
   あって、 （ａ）前記ビットパターンのイメージを１行ずらして格
   納する作業域と、 （ｂ１）前記作業域から前記ビットパターンのｉ行目
   （ｉはｎ以下の自然数）から、処理対象ｓビット（ｓは
   自然数）と前記処理対象ｓビットの直前または直後に連
   続するａビット（ａは自然数）を含む処理単位ｔビット
   （ｔはｍおよびｒ以下の自然数）を抽出し、前記演算記
   憶域に格納し、 （ｂ２）前記処理対象ｓビットと、前記処理対象の存在
   するｉ行目の前に位置するｉ−１行において、前記処理
   対象と同じ列に位置する前行処理対象ｓビットと、前記
   処理対象の存在するｉ行目の後に位置するｉ＋１行にお
   いて、前記処理対象と同じ列に位置する次行処理対象ｓ
   ビットの３個と、前記処理対象、前記前行処理対象、前
   記次行処理対象の各々について、左へのビットシフト及
   び右へのビットシフト演算を施した６個の行変数とを使
   用した論理演算を行い、 （ｂ３）前記論理演算の結果を含むｓビットを処理結果
   として出力し、 （ｂ４）前記処理対象ｓビットに連続するｓビットを新
   たな処理対象として、前記段階（ｂ１）〜（ｂ３）を繰
   り返すイメージ処理部と、 （ｃ）処理結果を格納する処理結果イメージ格納部と、 を含むイメージ処理装置。
6. 【請求項６】前記論理演算が、 （ａ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、左へのビットシフト及び右へのビ
   ットシフト演算を施した６個の行変数と、前記前行処理
   対象と、前記次行処理対象の合計８個の行変数の内、前
   記処理対象、前記前行処理対象の各々について、左への
   ビットシフト演算を施した２個の行変数と前記前行処理
   対象の合計３個の行変数のみを反転させ、該８個の行変
   数の論理和を行った演算結果、または、 （ｂ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、左へのビットシフト及び右へのビ
   ットシフト演算を施した６個の行変数と、前記前行処理
   対象と、前記次行処理対象の合計８個の行変数の内、前
   記処理対象、前記次行処理対象の各々について、左への
   ビットシフト演算を施した２個の行変数と前記次行処理
   対象の合計３個の行変数のみを反転させ、該８個の行変
   数の論理和を行った演算結果、または、 （ｃ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、左へのビットシフト及び右へのビ
   ットシフト演算を施した６個の行変数と、前記前行処理
   対象と、前記次行処理対象の合計８個の行変数の内、前
   記処理対象、前記前行処理対象の各々について、右への
   ビットシフト演算を施した２個の行変数と前記前行処理
   対象の合計３個の行変数のみを反転させ、該８個の行変
   数の論理和を行った演算結果、または、 （ｄ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、左へのビットシフト及び右へのビ
   ットシフト演算を施した６個の行変数と、前記前行処理
   対象と、前記次行処理対象の合計８個の行変数の内、前
   記処理対象、前記次行処理対象の各々について、右への
   ビットシフト演算を施した２個の行変数と前記次行処理
   対象の合計３個の行変数のみを反転させ、該８個の行変
   数の論理和を行った演算結果、 のいずれかの演算結果と前記処理対象の論理積を行うこ
   とを特徴とする請求項５記載のイメージ処理装置。
7. 【請求項７】前記論理演算が、 （ｅ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、右へのビットシフト演算を施した
   ３個の行変数と、前記前行処理対象と、前記次行処理対
   象の合計５個の行変数の論理和を行った演算結果、また
   は、 （ｆ）前記処理対象、前記次行処理対象の各々につい
   て、左へのビットシフト及び右ビットシフト演算を施し
   た４個の行変数と、前記次行処理対象の合計５個の行変
   数との論理和を行った演算結果、または、 （ｇ）前記処理対象、前記前行処理対象、前記次行処理
   対象の各々について、左へのビットシフト演算を施した
   ３個の行変数と、前記前行処理対象と、前記次行処理対
   象の合計５個の行変数の論理和を行った演算結果、また
   は、 （ｈ）前記処理対象、前記前行処理対象の各々につい
   て、左へのビットシフト及び右ビットシフト演算を施し
   た４個の行変数と、前記前行処理対象の合計５個の行変
   数の論理和を行った演算結果、 のいずれかの演算結果と前記処理対象の論理積を行うこ
   とを特徴とする請求項５記載のイメージ処理装置。
8. 【請求項８】ｒビット（ｒは自然数）の幅を有する演算
   記憶域を備え、横ｍビット幅で縦ｎビット行（ｍ，ｎは
   自然数）のビットパターンのイメージを処理する装置で
   あって、 （ａ）前記ビットパターンのイメージを１行ずらして格
   納する作業域と、 （ｂ１）前記ビットパターンのｉ行目（ｉはｎ以下の自
   然数）から、処理対象ｓビット（ｓは自然数）と前記処
   理対象ｓビットの直前または直後に連続するａビット
   （ａは自然数）を含む処理単位ｔビット（ｔはｍおよび
   ｒ以下の自然数）を抽出し、前記演算記憶域に格納し、 （ｂ２）前記処理対象ｓビットと、前記処理対象の存在
   するｉ行目の前に位置するｉ−１行において、前記処理
   対象と同じ列に位置する前行処理対象ｓビットと、前記
   処理対象の存在するｉ行目の後に位置するｉ＋１行にお
   いて、前記処理対象と同じ列に位置する次行処理対象ｓ
   ビットの３個と、前記処理対象、前記前行処理対象、前
   記次行処理対象の各々について、左へのビットシフト及
   び右へのビットシフト演算を施した６個の行変数とを使
   用した論理演算を行い、 （ｂ３）前記論理演算の結果を含むｓビットを処理結果
   として出力し、 （ｂ４）前記処理対象ｓビットに連続するｓビットを新
   たな処理対象として、前記段階（ｂ１）〜（ｂ３）を繰
   り返すイメージ処理部と、 （ｃ）処理結果を格納する処理結果イメージ格納部と、 （ｄ）出力された処理結果に基づいてパターン認識を行
   うイメージ認識部と、 を含むイメージ処理装置。
9. 【請求項９】ｒビット（ｒは自然数）の幅を有する演算
   記憶域を備えるコンピュータシステムで使用され、横ｍ
   ビット幅で縦ｎビット行（ｍ，ｎは自然数）のビットパ
   ターンのイメージを処理するイメージ処理プログラムを
   格納した記録媒体であって、 該イメージ処理プログラムは、 （ａ）前記ビットパターンのｉ行目（ｉはｎ以下の自然
   数）から、処理対象ｓビット（ｓは自然数）と前記処理
   対象ｓビットの直前または直後に連続するａビット（ａ
   は自然数）を含む処理単位ｔビット（ｔはｍおよびｒ以
   下の自然数）を抽出し、前記演算記憶域に格納すること
   を前記コンピュータシステムに指示するためのプログラ
   ムコードと、 （ｂ）前記処理対象ｓビットと、前記処理対象の存在す
   るｉ行目の前に位置するｉ−１行において、前記処理対
   象と同じ列に位置する前行処理対象ｓビットと、前記処
   理対象の存在するｉ行目の後に位置するｉ＋１行におい
   て、前記処理対象と同じ列に位置する次行処理対象ｓビ
   ットの３個と、前記処理対象、前記前行処理対象、前記
   次行処理対象の各々について、左へのビットシフト及び
   右へのビットシフト演算を施した６個の行変数とを使用
   した論理演算を行うことを前記コンピュータシステムに
   指示するためのプログラムコードと、 （ｃ）前記論理演算の結果を含むｓビットを処理結果と
   して出力することを前記コンピュータシステムに指示す
   るためのプログラムコードと、 （ｄ）前記処理対象ｓビットに連続するｓビットを新た
   な処理対象として、前記段階（ａ）〜（ｃ）を繰り返す
   ことを前記コンピュータシステムに指示するためのプロ
   グラムコードと、 を含む記録媒体。
10. 【請求項１０】前記論理演算が、 （ａ）前記処理対象、前記前行処理対象、前記次行処理
    対象の各々について、左へのビットシフト及び右へのビ
    ットシフト演算を施した６個の行変数と、前記前行処理
    対象と、前記次行処理対象の合計８個の行変数の内、前
    記処理対象、前記前行処理対象の各々について、左への
    ビットシフト演算を施した２個の行変数と前記前行処理
    対象の合計３個の行変数のみを反転させ、該８個の行変
    数の論理和を行った演算結果、または、 （ｂ）前記処理対象、前記前行処理対象、前記次行処理
    対象の各々について、左へのビットシフト及び右へのビ
    ットシフト演算を施した６個の行変数と、前記前行処理
    対象と、前記次行処理対象の合計８個の行変数の内、前
    記処理対象、前記次行処理対象の各々について、左への
    ビットシフト演算を施した２個の行変数と前記次行処理
    対象の合計３個の行変数のみを反転させ、該８個の行変
    数の論理和を行った演算結果、または、 （ｃ）前記処理対象、前記前行処理対象、前記次行処理
    対象の各々について、左へのビットシフト及び右へのビ
    ットシフト演算を施した６個の行変数と、前記前行処理
    対象と、前記次行処理対象の合計８個の行変数の内、前
    記処理対象、前記前行処理対象の各々について、右への
    ビットシフト演算を施した２個の行変数と前記前行処理
    対象の合計３個の行変数のみを反転させ、該８個の行変
    数の論理和を行った演算結果、または、 （ｄ）前記処理対象、前記前行処理対象、前記次行処理
    対象の各々について、左へのビットシフト及び右へのビ
    ットシフト演算を施した６個の行変数と、前記前行処理
    対象と、前記次行処理対象の合計８個の行変数の内、前
    記処理対象、前記次行処理対象の各々について、右への
    ビットシフト演算を施した２個の行変数と前記次行処理
    対象の合計３個の行変数のみを反転させ、該８個の行変
    数の論理和を行った演算結果、 のいずれかの演算結果と前記処理対象の論理積を行うこ
    とを特徴とする請求項９記載の記録媒体。
11. 【請求項１１】前記論理演算が、 （ｅ）前記処理対象、前記前行処理対象、前記次行処理
    対象の各々について、右へのビットシフト演算を施した
    ３個の行変数と、前記前行処理対象と、前記次行処理対
    象の合計５個の行変数の論理和を行った演算結果、また
    は、 （ｆ）前記処理対象、前記次行処理対象の各々につい
    て、左へのビットシフト及び右ビットシフト演算を施し
    た４個の行変数と、前記次行処理対象の合計５個の行変
    数との論理和を行った演算結果、または、 （ｇ）前記処理対象、前記前行処理対象、前記次行処理
    対象の各々について、左へのビットシフト演算を施した
    ３個の行変数と、前記前行処理対象と、前記次行処理対
    象の合計５個の行変数の論理和を行った演算結果、また
    は、 （ｈ）前記処理対象、前記前行処理対象の各々につい
    て、左へのビットシフト及び右ビットシフト演算を施し
    た４個の行変数と、前記前行処理対象の合計５個の行変
    数の論理和を行った演算結果、 のいずれかの演算結果と前記処理対象の論理積を行うこ
    とを特徴とする請求項９記載の記録媒体。
12. 【請求項１２】ｒビット（ｒは自然数）の幅を有する演
    算記憶域を備えるコンピュータシステムで使用され、横
    ｍビット幅で縦ｎビット行（ｍ，ｎは自然数）のビット
    パターンのイメージを処理するイメージ処理プログラム
    を格納した記録媒体であって、 該イメージ処理プログラムは、 （ａ）前記ビットパターンのｉ行目（ｉはｎ以下の自然
    数）から、処理対象ｓビット（ｓは自然数）と前記処理
    対象ｓビットの直前または直後に連続するａビット（ａ
    は自然数）を含む処理単位ｔビット（ｔはｍおよびｒ以
    下の自然数）を抽出し、前記演算記憶域に格納すること
    を前記コンピュータシステムに指示するためのプログラ
    ムコードと、 （ｂ）前記処理対象ｓビットと、前記処理対象の存在す
    るｉ行目の前に位置するｉ−１行において、前記処理対
    象と同じ列に位置する前行処理対象ｓビットと、前記処
    理対象の存在するｉ行目の後に位置するｉ＋１行におい
    て、前記処理対象と同じ列に位置する次行処理対象ｓビ
    ットの３個と、前記処理対象、前記前行処理対象、前記
    次行処理対象の各々について、左へのビットシフト及び
    右へのビットシフト演算を施した６個の行変数とを使用
    した論理演算を行うことを前記コンピュータシステムに
    指示するためのプログラムコードと、 （ｃ）前記論理演算の結果を含むｓビットを処理結果と
    して出力することを前記コンピュータシステムに指示す
    るためのプログラムコードと、 （ｄ）前記処理対象ｓビットに連続するｓビットを新た
    な処理対象として、前記段階（ａ）〜（ｃ）を繰り返す
    ことを前記コンピュータシステムに指示するためのプロ
    グラムコードと、 （ｅ）出力された処理結果に基づいてパターン認識を行
    うことを前記コンピュータシステムに指示するためのプ
    ログラムコードと、 を含む記録媒体。