JP3071258B2 - キャパシタの製造方法 - Google Patents
キャパシタの製造方法Info
- Publication number
- JP3071258B2 JP3071258B2 JP3238968A JP23896891A JP3071258B2 JP 3071258 B2 JP3071258 B2 JP 3071258B2 JP 3238968 A JP3238968 A JP 3238968A JP 23896891 A JP23896891 A JP 23896891A JP 3071258 B2 JP3071258 B2 JP 3071258B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- capacitor
- film
- silicon film
- crystal grains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＤＲＡＭにおける記
憶保持用キャパシタなどとして利用されるキャパシタを
製造する方法に関するものである。
憶保持用キャパシタなどとして利用されるキャパシタを
製造する方法に関するものである。
【０００２】
【従来の技術】現在、ＤＲＡＭの記憶保持用キャパシタ
としては、多結晶シリコンと多結晶シリコンの間に薄い
絶縁膜を形成し、キャパシタとするスタック構造が主流
となりつつある。
としては、多結晶シリコンと多結晶シリコンの間に薄い
絶縁膜を形成し、キャパシタとするスタック構造が主流
となりつつある。
【０００３】一般的なスタック構造の製造方法を図４に
示す。まず図４（ａ）に示すように通常のＭＯＳＦＥＴ
の製造工程を実施する。すなわち、ＬＯＣＯＳ法により
シリコン基板１１の表面にフィールド酸化膜１２を選択
的に形成後、ゲート酸化を行いゲート絶縁膜１３を形成
し、その後多結晶シリコンでゲート電極１４を形成し、
さらにそのゲート電極１４をマスクとして不純物をドー
ピングしてソース・ドレイン領域１５を形成する工程を
実施する。この工程の後、同じく図４（ａ）に示すよう
に全面に中間絶縁膜１６を形成する。そして、この中間
絶縁膜１６の一部にコンタクトホールを形成した後、全
面にキャパシタのストレージノード（第１電極）形成用
の第２の多結晶シリコン膜１７をＬＰＣＶＤ法により堆
積させる。その後、ＡｓもしくはＰの不純物をイオン注
入法等を用いて第２の多結晶シリコン膜１７に図４
（ｂ）に示すようにドーピングし、次いで熱処理を行い
不純物の活性化および均一化を図る。その後、図４
（ｃ）に示すようにレジストパターン１８をマスクとし
て第２の多結晶シリコン膜１７を所定の形状に加工する
ことにより、キャパシタのストレージノード（第１電
極）１７ａを形成する。その後、ストレージノード１７
ａの表面に図４（ｄ）に示すようにキャパシタの薄い絶
縁膜１９をＣＶＤ法により形成し、さらにその上に第３
の多結晶シリコン膜によりキャパシタのプレート電極
（第２電極）２０を形成する。
示す。まず図４（ａ）に示すように通常のＭＯＳＦＥＴ
の製造工程を実施する。すなわち、ＬＯＣＯＳ法により
シリコン基板１１の表面にフィールド酸化膜１２を選択
的に形成後、ゲート酸化を行いゲート絶縁膜１３を形成
し、その後多結晶シリコンでゲート電極１４を形成し、
さらにそのゲート電極１４をマスクとして不純物をドー
ピングしてソース・ドレイン領域１５を形成する工程を
実施する。この工程の後、同じく図４（ａ）に示すよう
に全面に中間絶縁膜１６を形成する。そして、この中間
絶縁膜１６の一部にコンタクトホールを形成した後、全
面にキャパシタのストレージノード（第１電極）形成用
の第２の多結晶シリコン膜１７をＬＰＣＶＤ法により堆
積させる。その後、ＡｓもしくはＰの不純物をイオン注
入法等を用いて第２の多結晶シリコン膜１７に図４
（ｂ）に示すようにドーピングし、次いで熱処理を行い
不純物の活性化および均一化を図る。その後、図４
（ｃ）に示すようにレジストパターン１８をマスクとし
て第２の多結晶シリコン膜１７を所定の形状に加工する
ことにより、キャパシタのストレージノード（第１電
極）１７ａを形成する。その後、ストレージノード１７
ａの表面に図４（ｄ）に示すようにキャパシタの薄い絶
縁膜１９をＣＶＤ法により形成し、さらにその上に第３
の多結晶シリコン膜によりキャパシタのプレート電極
（第２電極）２０を形成する。
【０００４】なお、スタック構造の変形としてフィン構
造を持つものや、トレンチ内に埋め込む方法も検討され
ているが、基本的構造および基本的製造法は図４と同じ
である。
造を持つものや、トレンチ内に埋め込む方法も検討され
ているが、基本的構造および基本的製造法は図４と同じ
である。
【０００５】
【発明が解決しようとする課題】以上の従来の製造法で
は、キャパシタ絶縁膜が比較的厚い場合は、良好かつ安
定にキャパシタを製造できる。しかし、キャパシタ容量
が面積の縮少により減少する分をキャパシタ絶縁膜を薄
膜化することにより補おうとすることが検討されてお
り、その場合は次のような問題点が発生する。
は、キャパシタ絶縁膜が比較的厚い場合は、良好かつ安
定にキャパシタを製造できる。しかし、キャパシタ容量
が面積の縮少により減少する分をキャパシタ絶縁膜を薄
膜化することにより補おうとすることが検討されてお
り、その場合は次のような問題点が発生する。
【０００６】問題点を図５および図６を用いて説明する
と、図５および図６はストレージノードのエッジ部の拡
大図である。図５（ａ）に示すように、ＬＰＣＶＤ法に
よりＳｉＯ2 膜３１上に形成された多結晶シリコン膜３
２は通常柱状の結晶粒から成っている。これにＡｓもし
くはＰをイオン注入することにより、図５（ｂ）に示す
ように多結晶シリコン膜３２の表面３２ａはアモルファ
ス状態となる。その後、不純物の活性化および均一化の
ための熱処理を行うと、柱状だった結晶粒は、図５
（ｃ）に示すようにアモルファス部も含めて比較的大き
な結晶粒に成長していく。
と、図５および図６はストレージノードのエッジ部の拡
大図である。図５（ａ）に示すように、ＬＰＣＶＤ法に
よりＳｉＯ2 膜３１上に形成された多結晶シリコン膜３
２は通常柱状の結晶粒から成っている。これにＡｓもし
くはＰをイオン注入することにより、図５（ｂ）に示す
ように多結晶シリコン膜３２の表面３２ａはアモルファ
ス状態となる。その後、不純物の活性化および均一化の
ための熱処理を行うと、柱状だった結晶粒は、図５
（ｃ）に示すようにアモルファス部も含めて比較的大き
な結晶粒に成長していく。
【０００７】次に、ホトリソにより多結晶シリコン膜３
２をパターニングするためにエッチングを行う（図６
（ａ））。このとき、エッジ部にあたる結晶粒は切断さ
れ、パターンエッジには小さな結晶粒が残る。その後、
パターニングされた多結晶シリコン膜３２（ストレージ
ノード）の表面に図６（ｂ）に示すようにキャパシタ絶
縁膜３３を形成する。この状態で熱処理を行うと、エッ
ジ部に存在した小さな結晶粒の再成長が起り、応力が発
生する。すなわち、一般に、熱処理による結晶粒の再成
長は、ある温度における臨界半径よりも小さな結晶粒
は、表面エネルギと体積エネルギの関係より存在しなく
なり、臨界半径以上のものはより大きく成長していくこ
とが知られている。このため、前記熱処理を行うと、エ
ッジ部に存在した小さな結晶粒の再成長が起り、応力が
発生する。すると、キャパシタ絶縁膜３３が充分厚い場
合には、発生する応力に対抗することが可能であった
が、薄い場合には応力に対抗できず局所的な薄膜化や図
６（ｃ）に示すようにピンホール３４が発生する。した
がって、次に、図６（ｄ）に示すようにキャパシタのプ
レート電極３５を形成すると、局所的な薄膜点は素子の
信頼性を著しく悪くし、また、ピンホールが形成された
場合は、キャパシタとして機能しなくなる。
２をパターニングするためにエッチングを行う（図６
（ａ））。このとき、エッジ部にあたる結晶粒は切断さ
れ、パターンエッジには小さな結晶粒が残る。その後、
パターニングされた多結晶シリコン膜３２（ストレージ
ノード）の表面に図６（ｂ）に示すようにキャパシタ絶
縁膜３３を形成する。この状態で熱処理を行うと、エッ
ジ部に存在した小さな結晶粒の再成長が起り、応力が発
生する。すなわち、一般に、熱処理による結晶粒の再成
長は、ある温度における臨界半径よりも小さな結晶粒
は、表面エネルギと体積エネルギの関係より存在しなく
なり、臨界半径以上のものはより大きく成長していくこ
とが知られている。このため、前記熱処理を行うと、エ
ッジ部に存在した小さな結晶粒の再成長が起り、応力が
発生する。すると、キャパシタ絶縁膜３３が充分厚い場
合には、発生する応力に対抗することが可能であった
が、薄い場合には応力に対抗できず局所的な薄膜化や図
６（ｃ）に示すようにピンホール３４が発生する。した
がって、次に、図６（ｄ）に示すようにキャパシタのプ
レート電極３５を形成すると、局所的な薄膜点は素子の
信頼性を著しく悪くし、また、ピンホールが形成された
場合は、キャパシタとして機能しなくなる。
【０００８】また、現在主流となっているキャパシタ絶
縁膜をシリコン窒化膜とシリコン酸化膜の多層構造とす
る場合は、ストレージノードとしての多結晶シリコン膜
上にシリコン窒化膜を形成し、その後、そのシリコン窒
化膜の表面を酸化するが、この酸化工程でシリコン窒化
膜にピンホールが形成されると、酸化種はストレージノ
ードの多結晶シリコンと反応し、該多結晶シリコンが酸
化されるのでキャパシタ絶縁膜が厚くなり、充分なキャ
パシタ容量が得られなくなる。
縁膜をシリコン窒化膜とシリコン酸化膜の多層構造とす
る場合は、ストレージノードとしての多結晶シリコン膜
上にシリコン窒化膜を形成し、その後、そのシリコン窒
化膜の表面を酸化するが、この酸化工程でシリコン窒化
膜にピンホールが形成されると、酸化種はストレージノ
ードの多結晶シリコンと反応し、該多結晶シリコンが酸
化されるのでキャパシタ絶縁膜が厚くなり、充分なキャ
パシタ容量が得られなくなる。
【０００９】この発明は上記の点に鑑みなされたもの
で、キャパシタ絶縁膜形成後もしくは形成中に電極多結
晶シリコンの結晶粒の再成長が起ることを極力抑え、応
力の発生を抑えることにより、高信頼性のキャパシタを
安定して得ることのできるキャパシタの製造方法を提供
することを目的とする。
で、キャパシタ絶縁膜形成後もしくは形成中に電極多結
晶シリコンの結晶粒の再成長が起ることを極力抑え、応
力の発生を抑えることにより、高信頼性のキャパシタを
安定して得ることのできるキャパシタの製造方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段】この発明では、キャパシ
タを製造する際に、下記（１），（２），（３）のいず
れかを行う。 （１） 電極形成用多結晶シリコン膜の結晶粒を充分大
きなものとしてから、該多結晶シリコン膜を電極形状に
パターニングする。 （２） 電極形成用多結晶シリコン膜を電極形状にパタ
ーニングした後、一度熱処理を行い、エッジ部分の小さ
な結晶粒を大きくしてから、キャパシタ絶縁膜を形成す
る。 （３） 電極形成用多結晶シリコン膜に、結晶粒の成長
を抑える不純物をドーピングする。
タを製造する際に、下記（１），（２），（３）のいず
れかを行う。 （１） 電極形成用多結晶シリコン膜の結晶粒を充分大
きなものとしてから、該多結晶シリコン膜を電極形状に
パターニングする。 （２） 電極形成用多結晶シリコン膜を電極形状にパタ
ーニングした後、一度熱処理を行い、エッジ部分の小さ
な結晶粒を大きくしてから、キャパシタ絶縁膜を形成す
る。 （３） 電極形成用多結晶シリコン膜に、結晶粒の成長
を抑える不純物をドーピングする。
【００１１】
【作用】上記（１）によれば、多結晶シリコン膜の結晶
粒を充分大きなものとしてから電極形状にパターニング
するから、パターニングしても、エッジ部において結晶
粒を大きくすることができる。したがって、以後、キャ
パシタ絶縁膜を形成し、その際、あるいは形成後熱処理
があっても、多結晶シリコン膜の結晶粒の再成長は抑制
され、応力がキャパシタ絶縁膜に加わることを抑制でき
る。なお、結晶粒が充分大きな多結晶シリコン膜を得る
方法としては、多結晶シリコン膜を成長させ、それに不
純物をイオン注入して全域を一旦アモルファス化した
後、熱処理を行って全域を再結晶させる方法と、アモル
ファス状態のシリコン膜を成長させ、それを熱処理で結
晶化させる方法の２通りが挙げられる。
粒を充分大きなものとしてから電極形状にパターニング
するから、パターニングしても、エッジ部において結晶
粒を大きくすることができる。したがって、以後、キャ
パシタ絶縁膜を形成し、その際、あるいは形成後熱処理
があっても、多結晶シリコン膜の結晶粒の再成長は抑制
され、応力がキャパシタ絶縁膜に加わることを抑制でき
る。なお、結晶粒が充分大きな多結晶シリコン膜を得る
方法としては、多結晶シリコン膜を成長させ、それに不
純物をイオン注入して全域を一旦アモルファス化した
後、熱処理を行って全域を再結晶させる方法と、アモル
ファス状態のシリコン膜を成長させ、それを熱処理で結
晶化させる方法の２通りが挙げられる。
【００１２】上記（２）においても、多結晶シリコン膜
のパターニング後、キャパシタ絶縁膜の形成前に一度熱
処理を行ってエッジ部分の小さな結晶粒を大きくするこ
とにより、キャパシタ絶縁膜の形成時あるいは形成後に
熱処理があっても、その時結晶粒が再成長することが抑
制され、応力がキャパシタ絶縁膜に加わることが抑制さ
れる。
のパターニング後、キャパシタ絶縁膜の形成前に一度熱
処理を行ってエッジ部分の小さな結晶粒を大きくするこ
とにより、キャパシタ絶縁膜の形成時あるいは形成後に
熱処理があっても、その時結晶粒が再成長することが抑
制され、応力がキャパシタ絶縁膜に加わることが抑制さ
れる。
【００１３】上記（３）においては、結晶粒の成長を抑
える不純物を電極形成用多結晶シリコン膜にドーピング
したので、キャパシタ絶縁膜の形成時、あるいは形成後
に熱処理があっても、多結晶シリコン膜の結晶粒は小さ
いままに抑えられ、（１）および（２）と同様に応力が
キャパシタ絶縁膜に加わることが抑制される。
える不純物を電極形成用多結晶シリコン膜にドーピング
したので、キャパシタ絶縁膜の形成時、あるいは形成後
に熱処理があっても、多結晶シリコン膜の結晶粒は小さ
いままに抑えられ、（１）および（２）と同様に応力が
キャパシタ絶縁膜に加わることが抑制される。
【００１４】
【実施例】以下この発明の実施例を図面を参照して説明
する。まずこの発明の第１の実施例を図１を参照して説
明する。図１（ａ）に示すように、通常のＬＰＣＶＤ法
でＳｉＯ2 膜４１上に多結晶シリコン膜４２を厚さ２０
００Å程度成長させる。次に、その多結晶シリコン膜４
２に図１（ｂ）に示すようにイオン注入法を用いてｎ+
となる不純物（ＡｓまたはＰ）をドーズ量１×１０15／
cm2 以上，加速電圧１６０keV （Ａｓ），５０keV
（Ｐ）で導入する。この時、ドーズ量２×１０15／c
m2 ，加速電圧４０keV 程度の通常の条件では、多結晶
シリコン膜４２の表面層のみがアモルファス層となる。
しかし、イオン注入の加速電圧を前記のように適当に設
定し、イオンの平均飛程ＲPが多結晶シリコン膜厚の中
心に位置するように制御することにより、前記図１
（ｂ）に示すように多結晶シリコン膜４２の全域をアモ
ルファス化することが可能となる。
する。まずこの発明の第１の実施例を図１を参照して説
明する。図１（ａ）に示すように、通常のＬＰＣＶＤ法
でＳｉＯ2 膜４１上に多結晶シリコン膜４２を厚さ２０
００Å程度成長させる。次に、その多結晶シリコン膜４
２に図１（ｂ）に示すようにイオン注入法を用いてｎ+
となる不純物（ＡｓまたはＰ）をドーズ量１×１０15／
cm2 以上，加速電圧１６０keV （Ａｓ），５０keV
（Ｐ）で導入する。この時、ドーズ量２×１０15／c
m2 ，加速電圧４０keV 程度の通常の条件では、多結晶
シリコン膜４２の表面層のみがアモルファス層となる。
しかし、イオン注入の加速電圧を前記のように適当に設
定し、イオンの平均飛程ＲPが多結晶シリコン膜厚の中
心に位置するように制御することにより、前記図１
（ｂ）に示すように多結晶シリコン膜４２の全域をアモ
ルファス化することが可能となる。
【００１５】次に全域がアモルファス化した図１（ｂ）
に示すシリコン膜４２ａ内の不純物の活性化の熱処理を
８５０°〜９００℃で３０分間行う。この時、通常であ
れば、アモルファス層の再成長は下層に残った多結晶層
を核として成長が始まるため、下層に残った多結晶層の
結晶粒径に最終的な平均結晶粒径が左右されるため、そ
れほど大きなものとはならない。一方、本方法では、不
純物やＳｉＯ2 膜４１との界面が再成長の核となるた
め、最終的な結晶粒径は図１（ｃ）に示すように非常に
大きなものとなる。具体的には１μｍ程度の結晶粒径と
なる。したがって、次に、再結晶した図１（ｃ）のシリ
コン膜４２ｂをホトリソ・エッチング法でパターニング
して図１（ｄ）に示すようにキャパシタのストレージノ
ード４２ｃ（第１電極）を形成するが、そのエッジ部に
も大きな結晶粒が存在することとなる。したがって、そ
の後、図１（ｅ）に示すようにストレージノード４２ｃ
の表面にＬＰＣＶＤ法でキャパシタ絶縁膜４３を厚さ６
０〜７０Å程度に形成するが、この状態で熱処理を行っ
ても、ストレージノード４２ｃのエッジ部に充分大きな
結晶粒が存在しているため結晶粒の再成長は起らず、キ
ャパシタ絶縁膜４２への応力を抑えることができる。そ
の後、キャパシタ絶縁膜４３上に図示しないがＬＰＣＶ
Ｄ法とホトリソ・エッチング法で厚さ１５００〜２００
０Å程度の多結晶シリコン膜によりプレート電極（第２
電極）を形成し、キャパシタを完成させる。
に示すシリコン膜４２ａ内の不純物の活性化の熱処理を
８５０°〜９００℃で３０分間行う。この時、通常であ
れば、アモルファス層の再成長は下層に残った多結晶層
を核として成長が始まるため、下層に残った多結晶層の
結晶粒径に最終的な平均結晶粒径が左右されるため、そ
れほど大きなものとはならない。一方、本方法では、不
純物やＳｉＯ2 膜４１との界面が再成長の核となるた
め、最終的な結晶粒径は図１（ｃ）に示すように非常に
大きなものとなる。具体的には１μｍ程度の結晶粒径と
なる。したがって、次に、再結晶した図１（ｃ）のシリ
コン膜４２ｂをホトリソ・エッチング法でパターニング
して図１（ｄ）に示すようにキャパシタのストレージノ
ード４２ｃ（第１電極）を形成するが、そのエッジ部に
も大きな結晶粒が存在することとなる。したがって、そ
の後、図１（ｅ）に示すようにストレージノード４２ｃ
の表面にＬＰＣＶＤ法でキャパシタ絶縁膜４３を厚さ６
０〜７０Å程度に形成するが、この状態で熱処理を行っ
ても、ストレージノード４２ｃのエッジ部に充分大きな
結晶粒が存在しているため結晶粒の再成長は起らず、キ
ャパシタ絶縁膜４２への応力を抑えることができる。そ
の後、キャパシタ絶縁膜４３上に図示しないがＬＰＣＶ
Ｄ法とホトリソ・エッチング法で厚さ１５００〜２００
０Å程度の多結晶シリコン膜によりプレート電極（第２
電極）を形成し、キャパシタを完成させる。
【００１６】以上の第１の実施例では、ＳｉＯ2 膜４１
上に多結晶シリコン膜４２を成長させ、これの全域をイ
オン注入法を用いてアモルファス状態としたが、多結晶
シリコン膜を成長させる代りに低温（４００℃以下）の
ＬＰＣＶＤ法もしくはスパッタ法により直接ＳｉＯ2 膜
４１上にアモルファス状態のシリコン膜を成長させても
よい。これがこの発明の第２の実施例である。第２の実
施例において、アモルファス状態のシリコン膜を得た後
の工程は第１の実施例と同一である。
上に多結晶シリコン膜４２を成長させ、これの全域をイ
オン注入法を用いてアモルファス状態としたが、多結晶
シリコン膜を成長させる代りに低温（４００℃以下）の
ＬＰＣＶＤ法もしくはスパッタ法により直接ＳｉＯ2 膜
４１上にアモルファス状態のシリコン膜を成長させても
よい。これがこの発明の第２の実施例である。第２の実
施例において、アモルファス状態のシリコン膜を得た後
の工程は第１の実施例と同一である。
【００１７】次にこの発明の第３の実施例を図２を参照
して説明する。まず図２（ａ）に示すように、通常のＬ
ＰＣＶＤ法でＳｉＯ2 膜５１上に多結晶シリコン膜５２
を厚さ２０００Å程度成長させる。次に、その多結晶シ
リコン膜５２にイオン注入法を用いて図２（ｂ）に示す
ようにｎ+ となる不純物（ＡｓまたはＰ）をドーズ量２
×１０15／cm2 ，加速電圧４０keV 程度で導入する。こ
のイオン注入により多結晶シリコン膜５２の表面層５２
ａはアモルファス状態となる。次に、ホトリソ・エッチ
ング法で多結晶シリコン膜５２のパターニングを図２
（ｃ）に示すように行い、キャパシタのストレージノー
ド５２ｂを形成する。
して説明する。まず図２（ａ）に示すように、通常のＬ
ＰＣＶＤ法でＳｉＯ2 膜５１上に多結晶シリコン膜５２
を厚さ２０００Å程度成長させる。次に、その多結晶シ
リコン膜５２にイオン注入法を用いて図２（ｂ）に示す
ようにｎ+ となる不純物（ＡｓまたはＰ）をドーズ量２
×１０15／cm2 ，加速電圧４０keV 程度で導入する。こ
のイオン注入により多結晶シリコン膜５２の表面層５２
ａはアモルファス状態となる。次に、ホトリソ・エッチ
ング法で多結晶シリコン膜５２のパターニングを図２
（ｃ）に示すように行い、キャパシタのストレージノー
ド５２ｂを形成する。
【００１８】その後、キャパシタ絶縁膜を形成する前
に、８５０℃〜９００℃，３０分間程度の熱処理を行
い、不純物の活性化および結晶粒成長を行う。この熱処
理によりストレージノード５２ｂの粒結晶は図２（ｄ）
に示すようにアモルファス部も含めて比較的大きな結晶
粒に成長し、エッジ部分の結晶粒も他の部分の結晶粒と
変らない大きなものとなる。具体的にはエッジ部も２０
００〜３０００Å程度の大きな結晶粒となる。したがっ
て、次に図２（ｅ）に示すようにストレージノード５２
ｂの表面にＬＰＣＶＤ法でキャパシタ絶縁膜５３を厚さ
６０〜７０Å程度に形成するが、この状態で熱処理を行
っても、ストレージノード５２ｂのエッジ部の結晶粒が
既に大きくなっていて、再成長が生じないので、キャパ
シタ絶縁膜５３に応力が加わらない。その後、キャパシ
タ絶縁膜５３上に図示しないがＬＰＣＶＤ法とホトリソ
・エッチング法で、厚さ１５００〜２０００Å程度の多
結晶シリコン膜によりプレート電極を形成し、キャパシ
タを完成させる。
に、８５０℃〜９００℃，３０分間程度の熱処理を行
い、不純物の活性化および結晶粒成長を行う。この熱処
理によりストレージノード５２ｂの粒結晶は図２（ｄ）
に示すようにアモルファス部も含めて比較的大きな結晶
粒に成長し、エッジ部分の結晶粒も他の部分の結晶粒と
変らない大きなものとなる。具体的にはエッジ部も２０
００〜３０００Å程度の大きな結晶粒となる。したがっ
て、次に図２（ｅ）に示すようにストレージノード５２
ｂの表面にＬＰＣＶＤ法でキャパシタ絶縁膜５３を厚さ
６０〜７０Å程度に形成するが、この状態で熱処理を行
っても、ストレージノード５２ｂのエッジ部の結晶粒が
既に大きくなっていて、再成長が生じないので、キャパ
シタ絶縁膜５３に応力が加わらない。その後、キャパシ
タ絶縁膜５３上に図示しないがＬＰＣＶＤ法とホトリソ
・エッチング法で、厚さ１５００〜２０００Å程度の多
結晶シリコン膜によりプレート電極を形成し、キャパシ
タを完成させる。
【００１９】次にこの発明の第４の実施例を図３を参照
して説明する。まず図３（ａ）に示すように、ＳｉＯ2
膜６１上に多結晶シリコン膜６２をＬＰＣＶＤ法で厚さ
２０００Å程度に成長させる。次にその多結晶シリコン
膜６２にｎ型不純物となるＡｓもしくはＰを図３（ｂ）
に示すようにイオン注入法によりドーズ量２×１０15／
cm2 ，加速電圧４０keV で導入する。この時同時もしく
は前後して、多結晶シリコンの結晶粒の再成長を阻害す
る不純物をイオン注入法により多結晶シリコン膜６２に
導入する。この阻害する不純物としては具体的には弗素
（Ｆ）が挙げられる。この弗素をドーズ量１×１０15〜
２×１０15／cm2 ，加速電圧４０keV で多結晶シリコン
膜６２に導入する。弗素は、Ｓｉ原子の未結合手と強力
に結び付き、熱処理が行われても分解せず、結晶粒の再
結合を阻害するように作用する。なお、多結晶シリコン
の結晶粒の再成長を阻害する不純物としては、弗素の外
には塩素（Ｃｌ），アルゴン（Ａｒ）などが挙げられ
る。また、これら阻害不純物およびｎ型不純物のイオン
注入により、多結晶シリコン膜６２の表面層６２ａはア
モルファス状態となる。
して説明する。まず図３（ａ）に示すように、ＳｉＯ2
膜６１上に多結晶シリコン膜６２をＬＰＣＶＤ法で厚さ
２０００Å程度に成長させる。次にその多結晶シリコン
膜６２にｎ型不純物となるＡｓもしくはＰを図３（ｂ）
に示すようにイオン注入法によりドーズ量２×１０15／
cm2 ，加速電圧４０keV で導入する。この時同時もしく
は前後して、多結晶シリコンの結晶粒の再成長を阻害す
る不純物をイオン注入法により多結晶シリコン膜６２に
導入する。この阻害する不純物としては具体的には弗素
（Ｆ）が挙げられる。この弗素をドーズ量１×１０15〜
２×１０15／cm2 ，加速電圧４０keV で多結晶シリコン
膜６２に導入する。弗素は、Ｓｉ原子の未結合手と強力
に結び付き、熱処理が行われても分解せず、結晶粒の再
結合を阻害するように作用する。なお、多結晶シリコン
の結晶粒の再成長を阻害する不純物としては、弗素の外
には塩素（Ｃｌ），アルゴン（Ａｒ）などが挙げられ
る。また、これら阻害不純物およびｎ型不純物のイオン
注入により、多結晶シリコン膜６２の表面層６２ａはア
モルファス状態となる。
【００２０】次に、注入不純物を活性化させるための熱
処理（８５０℃〜９００℃，３０分間）を行った後、も
しくは行う前に多結晶シリコン膜６２をホトリソ・エッ
チング法で図３（ｃ）に示すようにパターニングするこ
とにより、キャパシタのストレージノード６２ｂを形成
し、熱処理が未だ未実施の場合はこの後に行う。この不
純物活性化のための熱処理時、本方法においては多結晶
シリコン膜６２に結晶粒の再成長を阻害する不純物が導
入されているため、結晶粒の再成長は起らず、多結晶シ
リコン膜６２（ストレージノード６２ａ）は、多結晶シ
リコン堆積時の柱状の小さな結晶粒状態を維持する。た
だし、表面のアモルファス層部分は、下層の多結晶部分
を核として同一結晶粒の多結晶シリコンに回復する。
処理（８５０℃〜９００℃，３０分間）を行った後、も
しくは行う前に多結晶シリコン膜６２をホトリソ・エッ
チング法で図３（ｃ）に示すようにパターニングするこ
とにより、キャパシタのストレージノード６２ｂを形成
し、熱処理が未だ未実施の場合はこの後に行う。この不
純物活性化のための熱処理時、本方法においては多結晶
シリコン膜６２に結晶粒の再成長を阻害する不純物が導
入されているため、結晶粒の再成長は起らず、多結晶シ
リコン膜６２（ストレージノード６２ａ）は、多結晶シ
リコン堆積時の柱状の小さな結晶粒状態を維持する。た
だし、表面のアモルファス層部分は、下層の多結晶部分
を核として同一結晶粒の多結晶シリコンに回復する。
【００２１】その後、ストレージノード６２ｂの表面に
図３（ｄ）に示すようにＬＰＣＶＤ法で厚さ６０〜７０
Å程度にキャパシタ絶縁膜６３を形成する。この時に熱
処理を行っても、本方法においてはストレージノード多
結晶シリコンに結晶粒の再成長を阻害する不純物が存在
しているために結晶粒の再成長が起らず、キャパシタ絶
縁膜６３に応力が加わることはない。その後、キャパシ
タ絶縁膜６３上にＬＰＣＶＤ法とホトリソ・エッチング
法で厚さ１５００〜２０００Å程度の多結晶シリコン膜
により図３（ｅ）に示すようにプレート電極６４を形成
し、キャパシタを完成させる。
図３（ｄ）に示すようにＬＰＣＶＤ法で厚さ６０〜７０
Å程度にキャパシタ絶縁膜６３を形成する。この時に熱
処理を行っても、本方法においてはストレージノード多
結晶シリコンに結晶粒の再成長を阻害する不純物が存在
しているために結晶粒の再成長が起らず、キャパシタ絶
縁膜６３に応力が加わることはない。その後、キャパシ
タ絶縁膜６３上にＬＰＣＶＤ法とホトリソ・エッチング
法で厚さ１５００〜２０００Å程度の多結晶シリコン膜
により図３（ｅ）に示すようにプレート電極６４を形成
し、キャパシタを完成させる。
【００２２】なお、以上の各実施例はＤＲＡＭの記憶保
持用キャパシタの製造法として利用できることは勿論で
あるが、その他用途のキャパシタの製造法として利用で
きることも言うまでもない。
持用キャパシタの製造法として利用できることは勿論で
あるが、その他用途のキャパシタの製造法として利用で
きることも言うまでもない。
【００２３】
【発明の効果】以上詳細に説明したように、この発明に
よれば、多結晶シリコン膜を用いたキャパシタ電極のエ
ッジ部の結晶粒を大きくすることが可能となる、もしく
は、エッジ部の結晶粒を小さいまま保持することが可能
となり、キャパシタ絶縁膜形成後もしくは形成中に結晶
粒の成長を抑えることができる。これにより、結晶粒の
成長の際に発生するキャパシタ絶縁膜に加わる応力を抑
えることが可能となり、キャパシタ絶縁膜に薄膜部やピ
ンホールの発生しない高信頼性のキャパシタを安定して
得ることが可能となる。また、ピンホールの発生を防止
できるからシリコン窒化膜とシリコン酸化膜の２層キャ
パシタ絶縁膜形成において、該キャパシタ絶縁膜が厚く
なることを防止でき、充分な容量のキャパシタを得るこ
とが可能となる。
よれば、多結晶シリコン膜を用いたキャパシタ電極のエ
ッジ部の結晶粒を大きくすることが可能となる、もしく
は、エッジ部の結晶粒を小さいまま保持することが可能
となり、キャパシタ絶縁膜形成後もしくは形成中に結晶
粒の成長を抑えることができる。これにより、結晶粒の
成長の際に発生するキャパシタ絶縁膜に加わる応力を抑
えることが可能となり、キャパシタ絶縁膜に薄膜部やピ
ンホールの発生しない高信頼性のキャパシタを安定して
得ることが可能となる。また、ピンホールの発生を防止
できるからシリコン窒化膜とシリコン酸化膜の２層キャ
パシタ絶縁膜形成において、該キャパシタ絶縁膜が厚く
なることを防止でき、充分な容量のキャパシタを得るこ
とが可能となる。
【図１】この発明の第１の実施例を示す工程断面図であ
る。
る。
【図２】この発明の第３の実施例を示す工程断面図であ
る。
る。
【図３】この発明の第４の実施例を示す工程断面図であ
る。
る。
【図４】従来の製造方法を示す工程断面図である。
【図５】従来の問題点を説明するための工程断面図であ
る。
る。
【図６】従来の問題点を説明するための工程断面図であ
る。
る。
４２ 多結晶シリコン膜 ４２ａ アモルファス状態のシリコン膜 ４２ｂ 再結晶状態のシリコン膜 ４２ｃ ストレージノード ４３ キャパシタ絶縁膜 ５２ 多結晶シリコン膜 ５２ｂ ストレージノード ５３ キャパシタ絶縁膜 ６２ 多結晶シリコン膜 ６２ｂ ストレージノード ６３ キャパシタ絶縁膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (1)
- 【請求項１】 選択的に形成された多結晶シリコンより
なるキャパシタ第1電極であって、多結晶シリコン膜の
結晶成長を抑制する不純物を含有するキャパシタ第1電
極を有する半導体基板を準備する第1の工程と、 前記キャパシタ第1電極上にキャパシタ絶縁膜を形成す
る第2の工程と、 前記第2の工程によって得られた半導体基板を熱処理す
る工程とを有することを特徴とするキャパシタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238968A JP3071258B2 (ja) | 1991-08-27 | 1991-08-27 | キャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238968A JP3071258B2 (ja) | 1991-08-27 | 1991-08-27 | キャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555510A JPH0555510A (ja) | 1993-03-05 |
| JP3071258B2 true JP3071258B2 (ja) | 2000-07-31 |
Family
ID=17037973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3238968A Expired - Fee Related JP3071258B2 (ja) | 1991-08-27 | 1991-08-27 | キャパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3071258B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2982739B2 (ja) * | 1997-04-22 | 1999-11-29 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-08-27 JP JP3238968A patent/JP3071258B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555510A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123073B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3974542B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| US4992846A (en) | Polycrystalline silicon active layer for good carrier mobility | |
| US5627086A (en) | Method of forming thin-film single crystal for semiconductor | |
| JP2826982B2 (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| US5631189A (en) | Method of forming element isolation region | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| US6238973B1 (en) | Method for fabricating capacitors with hemispherical grains | |
| JP3071258B2 (ja) | キャパシタの製造方法 | |
| JP3153911B2 (ja) | 半導体装置の製法 | |
| JPH07161835A (ja) | 半導体記憶装置の製造方法 | |
| JP2633541B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPH09260679A (ja) | 半導体装置およびその製造方法 | |
| JPH0685258A (ja) | 薄膜トランジスタとその製造方法 | |
| JP3907100B2 (ja) | Ｍｆｍｏｓ／ｍｆｍｓ不揮発性メモリトランジスタおよびその製造方法 | |
| JPH11238872A (ja) | 半導体装置 | |
| JP3131850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3054614B2 (ja) | 半導体装置 | |
| JP3451930B2 (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| JP2951319B2 (ja) | 半導体装置の製造方法 | |
| JP3025342B2 (ja) | 薄膜トランジスタおよびその形成方法 | |
| JPH05226609A (ja) | 半導体装置の製造方法 | |
| JP2539304B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2983963B2 (ja) | 半導体装置 | |
| JPS6038026B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000509 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |