JP3070682B2 - 微細配線基板およびその製造方法 - Google Patents
微細配線基板およびその製造方法Info
- Publication number
- JP3070682B2 JP3070682B2 JP10312583A JP31258398A JP3070682B2 JP 3070682 B2 JP3070682 B2 JP 3070682B2 JP 10312583 A JP10312583 A JP 10312583A JP 31258398 A JP31258398 A JP 31258398A JP 3070682 B2 JP3070682 B2 JP 3070682B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- insulating layer
- forming
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は微細配線基板および
その製造方法に関し、特に大規模集積回路（ＬＳＩ；Ｌ
ａｒｇｅ Ｓｃａｌｅ Ｉｔｅｇｒａｔｅｄ ｃｉｒｃ
ｕｉｔ）を搭載する微細配線基板およびその製造方法に
関する。
その製造方法に関し、特に大規模集積回路（ＬＳＩ；Ｌ
ａｒｇｅ Ｓｃａｌｅ Ｉｔｅｇｒａｔｅｄ ｃｉｒｃ
ｕｉｔ）を搭載する微細配線基板およびその製造方法に
関する。
【０００２】
【従来の技術】ＬＳＩの高速化が進むにつれて、ＬＳＩ
パッケージ内のノイズおよび配線長が問題視されるよう
になってきている。ＬＳＩ内部は微細化がすすみ、その
動作周波数も現在では５００ＭＨｚが実現できるまでに
なっているにもかかわらず、ひとたびＬＳＩから出た信
号はやっと１００ＭＨｚで動作するようになってきたの
が現状である。その原因の１つは、ＬＳＩ外部の実装構
造によりノイズが発生し、信号波形が正確に伝わらない
ことによる。例えば、ＬＳＩを、表面実装部品の１つで
あるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）にワイ
ヤボンディング方式で実装し、さらに配線基板に実装し
たとすると、ＬＳＩから出た信号は、インピーダンスの
不連続点であるワイヤ，ＢＧＡ基板のスルーホール，Ｂ
ＧＡのボールで反射が生じ波形を乱すこととなる。信号
を伝達する相手のＬＳＩが同様の実装形態をしていた場
合、ノイズが発生する箇所は２倍になる。
パッケージ内のノイズおよび配線長が問題視されるよう
になってきている。ＬＳＩ内部は微細化がすすみ、その
動作周波数も現在では５００ＭＨｚが実現できるまでに
なっているにもかかわらず、ひとたびＬＳＩから出た信
号はやっと１００ＭＨｚで動作するようになってきたの
が現状である。その原因の１つは、ＬＳＩ外部の実装構
造によりノイズが発生し、信号波形が正確に伝わらない
ことによる。例えば、ＬＳＩを、表面実装部品の１つで
あるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）にワイ
ヤボンディング方式で実装し、さらに配線基板に実装し
たとすると、ＬＳＩから出た信号は、インピーダンスの
不連続点であるワイヤ，ＢＧＡ基板のスルーホール，Ｂ
ＧＡのボールで反射が生じ波形を乱すこととなる。信号
を伝達する相手のＬＳＩが同様の実装形態をしていた場
合、ノイズが発生する箇所は２倍になる。
【０００３】そこで、最近では、ワイヤを使用しないフ
リップチップ接続方式によるＬＳＩの接続が一般的にな
っている（例えば、特許第２７５７５７４号参照）。フ
リップチップ接続方式は、ＬＳＩの回路面を下にして回
路面上のバンプとＢＧＡ基板上のパッドとを直接接続す
るため、ワイヤを使用するものに比べるとノイズは小さ
くなる。さらに、高速信号伝達を必要とするＬＳＩ同士
は、１枚のＢＧＡ基板に実装してマルチチップモジュー
ル（Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅ；以下、ＭＣ
Ｍと略記する）を形成する方法も採られている。このフ
リップチップ接続方式のＭＣＭにより、ＬＳＩとＬＳＩ
との間の信号にはフリップチップのバンプが２箇所ある
だけとなり、電気特性的にはかなりよくなっている。
リップチップ接続方式によるＬＳＩの接続が一般的にな
っている（例えば、特許第２７５７５７４号参照）。フ
リップチップ接続方式は、ＬＳＩの回路面を下にして回
路面上のバンプとＢＧＡ基板上のパッドとを直接接続す
るため、ワイヤを使用するものに比べるとノイズは小さ
くなる。さらに、高速信号伝達を必要とするＬＳＩ同士
は、１枚のＢＧＡ基板に実装してマルチチップモジュー
ル（Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅ；以下、ＭＣ
Ｍと略記する）を形成する方法も採られている。このフ
リップチップ接続方式のＭＣＭにより、ＬＳＩとＬＳＩ
との間の信号にはフリップチップのバンプが２箇所ある
だけとなり、電気特性的にはかなりよくなっている。
【０００４】しかし、プロセスの進歩で微細化および高
速化が可能なＬＳＩとは異なり、ＬＳＩ外部の実装基板
は、ＬＳＩの大きさが変化しないばかりか大型化してい
くなかで、ＬＳＩと同様に高速化を図ることは困難であ
る。そこで、ＬＳＩ外部のデータ転送では動作周波数を
高くすると同時に、データ転送のバンド幅を太くする方
法が採られ始めている。例えば、１００ＭＨｚで８ｂｉ
ｔの転送と、５０ＭＨｚで１６ｂｉｔの信号の転送とで
は、時間あたりのデータ転送量が同じになるという具合
である。こうした傾向を考えると、ＬＳＩ内部の高速化
に対して、外部ではＬＳＩの多ピン化が急速に進むもの
と考えられる。
速化が可能なＬＳＩとは異なり、ＬＳＩ外部の実装基板
は、ＬＳＩの大きさが変化しないばかりか大型化してい
くなかで、ＬＳＩと同様に高速化を図ることは困難であ
る。そこで、ＬＳＩ外部のデータ転送では動作周波数を
高くすると同時に、データ転送のバンド幅を太くする方
法が採られ始めている。例えば、１００ＭＨｚで８ｂｉ
ｔの転送と、５０ＭＨｚで１６ｂｉｔの信号の転送とで
は、時間あたりのデータ転送量が同じになるという具合
である。こうした傾向を考えると、ＬＳＩ内部の高速化
に対して、外部ではＬＳＩの多ピン化が急速に進むもの
と考えられる。
【０００５】ＬＳＩの多ピン化に対してフリップチップ
接続方式でＭＣＭを作成した場合には、以下のような問
題点がある。
接続方式でＭＣＭを作成した場合には、以下のような問
題点がある。
【０００６】多ピン化ということは配線数が増大すると
いうことである。ＬＳＩサイズはあまり変化しないわけ
であるから、配線密度も増大し、微細加工が要求され
る。微細加工については、技術の進歩によりビルドアッ
プ基板などの薄膜プロセスで可能になっているが、配線
幅が細くなった場合、配線の配線抵抗が大きくなるとい
う問題点が発生し、最悪では、プロセス上は微細化が可
能であるが、電気特性上微細化できない事態も考えられ
る。こうなると、配線層を多層化して多くの配線を収容
させることになってしまう。プロセス的に可能でかつ、
配線長が短いために配線抵抗的にも細くてよいパターン
を、配線長が長く、抵抗を下げるために太くして配線さ
せなければならないパターンに合わせなければならない
点が問題であると考えられる。
いうことである。ＬＳＩサイズはあまり変化しないわけ
であるから、配線密度も増大し、微細加工が要求され
る。微細加工については、技術の進歩によりビルドアッ
プ基板などの薄膜プロセスで可能になっているが、配線
幅が細くなった場合、配線の配線抵抗が大きくなるとい
う問題点が発生し、最悪では、プロセス上は微細化が可
能であるが、電気特性上微細化できない事態も考えられ
る。こうなると、配線層を多層化して多くの配線を収容
させることになってしまう。プロセス的に可能でかつ、
配線長が短いために配線抵抗的にも細くてよいパターン
を、配線長が長く、抵抗を下げるために太くして配線さ
せなければならないパターンに合わせなければならない
点が問題であると考えられる。
【０００７】解決策として、ＬＳＩ間の近い配線に関し
ては細い配線を、長い配線については太く抵抗の小さい
配線を使用する方法があるが、配線インピーダンスを均
一にするためには同一層には同じ線幅の配線しか引くこ
とはできない。そこで、配線幅毎に層を変える方法があ
る。細い配線を引く層と太い配線を引く層とを決めて、
それぞれに絶縁層の厚さをコントロールしてインピーダ
ンスを一定にすることができる。目的は異なるが、層毎
に配線幅を変える方法は、ＬＳＩの配線では一般的に採
用されている。
ては細い配線を、長い配線については太く抵抗の小さい
配線を使用する方法があるが、配線インピーダンスを均
一にするためには同一層には同じ線幅の配線しか引くこ
とはできない。そこで、配線幅毎に層を変える方法があ
る。細い配線を引く層と太い配線を引く層とを決めて、
それぞれに絶縁層の厚さをコントロールしてインピーダ
ンスを一定にすることができる。目的は異なるが、層毎
に配線幅を変える方法は、ＬＳＩの配線では一般的に採
用されている。
【０００８】図３は、従来の微細配線基板の一例を示す
断面図である。この微細配線基板は、ベース基板３１
と、薄膜配線層５０とから、その主要部が構成されてい
る。薄膜配線層５０上には、４つのＬＳＩ３０がボール
４０を介して搭載されている。
断面図である。この微細配線基板は、ベース基板３１
と、薄膜配線層５０とから、その主要部が構成されてい
る。薄膜配線層５０上には、４つのＬＳＩ３０がボール
４０を介して搭載されている。
【０００９】次に、このような従来の微細配線基板の製
造方法について、図４（ａ）〜（ｋ）を参照して説明す
る。
造方法について、図４（ａ）〜（ｋ）を参照して説明す
る。
【００１０】まず、ベース基板３１を準備する（図４
（ａ）参照）。次に、ベース基板３１の上に第１絶縁層
３２を形成する（図４（ｂ）参照）。続いて、第１絶縁
層３２上に第１接地層３３を形成する（図４（ｃ）参
照）。次に、第１接地層３３上に第２絶縁層３４を形成
する（図４（ｄ）参照）。第２絶縁層３４には、 第１
接地層３３への接続用のビアホール（層に穿設された透
孔をいう。以下同様）を形成する。続いて、第２絶縁層
３４上に第１配線層３５を形成する（図４（ｅ）参
照）。次に、第２絶縁層３４および第１配線層３５上に
第３絶縁層３６を形成する（図４（ｆ）参照）。第３絶
縁層３６には、第１接地層３３および第１配線層３５の
配線に接続するビアホールを形成する。続いて、第３絶
縁層３６上に第２接地層３７を形成する（図４（ｇ）参
照）。次に、第３絶縁層３６および第２接地層３７上に
第４絶縁層４１を形成する（図４（ｈ）参照）。第４絶
縁層４１には、第１接地層３３，第１配線層３５および
第２接地層３７の配線に接続するビアホールを形成す
る。続いて、第４絶縁層４１上に第２配線層４２を形成
する（図４（ｉ）参照）。次に、第４絶縁層４１および
第２配線層４２上に第５絶縁層４３を形成する（図４
（ｊ）参照）。第５絶縁層４３には、第１接地層３３，
第１配線層３５，第２接地層３７および第２配線層４２
の配線に接続するビアホールを形成する。続いて、第５
絶縁層４３上に第４接地層４４を形成する（図４（ｋ）
参照）。最後に、ＬＳＩ３０を搭載するパッド等を形成
する。
（ａ）参照）。次に、ベース基板３１の上に第１絶縁層
３２を形成する（図４（ｂ）参照）。続いて、第１絶縁
層３２上に第１接地層３３を形成する（図４（ｃ）参
照）。次に、第１接地層３３上に第２絶縁層３４を形成
する（図４（ｄ）参照）。第２絶縁層３４には、 第１
接地層３３への接続用のビアホール（層に穿設された透
孔をいう。以下同様）を形成する。続いて、第２絶縁層
３４上に第１配線層３５を形成する（図４（ｅ）参
照）。次に、第２絶縁層３４および第１配線層３５上に
第３絶縁層３６を形成する（図４（ｆ）参照）。第３絶
縁層３６には、第１接地層３３および第１配線層３５の
配線に接続するビアホールを形成する。続いて、第３絶
縁層３６上に第２接地層３７を形成する（図４（ｇ）参
照）。次に、第３絶縁層３６および第２接地層３７上に
第４絶縁層４１を形成する（図４（ｈ）参照）。第４絶
縁層４１には、第１接地層３３，第１配線層３５および
第２接地層３７の配線に接続するビアホールを形成す
る。続いて、第４絶縁層４１上に第２配線層４２を形成
する（図４（ｉ）参照）。次に、第４絶縁層４１および
第２配線層４２上に第５絶縁層４３を形成する（図４
（ｊ）参照）。第５絶縁層４３には、第１接地層３３，
第１配線層３５，第２接地層３７および第２配線層４２
の配線に接続するビアホールを形成する。続いて、第５
絶縁層４３上に第４接地層４４を形成する（図４（ｋ）
参照）。最後に、ＬＳＩ３０を搭載するパッド等を形成
する。
【００１１】ところで、ＬＳＩ−ＬＳＩ間およびＬＳＩ
−入出力端子間を接続する配線には、ＬＳＩや入出力端
子の配置により配線長が長いものがあったり、短いもの
があったりする。特に、多ピンのＬＳＩを複数搭載する
ＭＣＭでは、隣接するＬＳＩ同士の接続が多くなると配
線長の短い信号が半分以上を占める場合が多くなる。ま
た、近年では、配線の微細加工化が進み、ＭＣＭの基板
上でさえ、配線形成面の平坦化ができていれば１０μｍ
幅以下の配線を形成可能になっている。
−入出力端子間を接続する配線には、ＬＳＩや入出力端
子の配置により配線長が長いものがあったり、短いもの
があったりする。特に、多ピンのＬＳＩを複数搭載する
ＭＣＭでは、隣接するＬＳＩ同士の接続が多くなると配
線長の短い信号が半分以上を占める場合が多くなる。ま
た、近年では、配線の微細加工化が進み、ＭＣＭの基板
上でさえ、配線形成面の平坦化ができていれば１０μｍ
幅以下の配線を形成可能になっている。
【００１２】微細化が可能になる一方で、微細化が進め
られないことも発生している。あまりに微細化を進めた
場合、配線長の長い配線は配線抵抗値が大きくなって、
信号波形のなまりが大きくなってしまうのである。一般
的に、配線抵抗は特性インピーダンスの３０％程度まで
といわれており、５０オームの特性インピーダンスの配
線の場合、１５オーム程度までが限界といわれている。
られないことも発生している。あまりに微細化を進めた
場合、配線長の長い配線は配線抵抗値が大きくなって、
信号波形のなまりが大きくなってしまうのである。一般
的に、配線抵抗は特性インピーダンスの３０％程度まで
といわれており、５０オームの特性インピーダンスの配
線の場合、１５オーム程度までが限界といわれている。
【００１３】
【発明が解決しようとする課題】上述した従来の微細配
線基板およびその製造方法では、フリップチップ接続方
式のＭＣＭで層毎に配線幅を変える場合、線長の短い配
線は上層の配線層（第２配線層４２）でＬＳＩに近い位
置にある必要があるのに対して、上層の配線層（第２配
線層４２）に短い微細配線を形成しようとすると、下層
の配線層（第１配線層３５）の凸凹が影響し加工が困難
になるという問題点がある。
線基板およびその製造方法では、フリップチップ接続方
式のＭＣＭで層毎に配線幅を変える場合、線長の短い配
線は上層の配線層（第２配線層４２）でＬＳＩに近い位
置にある必要があるのに対して、上層の配線層（第２配
線層４２）に短い微細配線を形成しようとすると、下層
の配線層（第１配線層３５）の凸凹が影響し加工が困難
になるという問題点がある。
【００１４】本発明の目的は、下層の配線層（第１配線
層）の上に平坦化絶縁層を設けることにより凸凹を吸収
し、上層の配線層（第２配線層）の加工を容易にし、フ
リップチップ接続方式のＭＣＭでの配線幅を変えた微細
配線基板を提供することにある。
層）の上に平坦化絶縁層を設けることにより凸凹を吸収
し、上層の配線層（第２配線層）の加工を容易にし、フ
リップチップ接続方式のＭＣＭでの配線幅を変えた微細
配線基板を提供することにある。
【００１５】また、本発明の他の目的は、上記微細配線
基板の製造方法を提供することにある。
基板の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】本発明の微細配線基板
は、ベース基板上に複数層の配線層を備える薄膜配線層
が形成された微細配線基板において、前記薄膜配線層
が、配線長の長い配線をある配線幅で収容する下層の配
線層と、この下層の配線層の上位に該下層の配線層によ
る凸凹の影響を無くして平坦化するために形成された平
坦化絶縁層と、この平坦化絶縁層の上位に配線長の短い
配線を前記下層の配線層の配線幅よりも細い配線幅で収
容する上層の配線層とを備える。
は、ベース基板上に複数層の配線層を備える薄膜配線層
が形成された微細配線基板において、前記薄膜配線層
が、配線長の長い配線をある配線幅で収容する下層の配
線層と、この下層の配線層の上位に該下層の配線層によ
る凸凹の影響を無くして平坦化するために形成された平
坦化絶縁層と、この平坦化絶縁層の上位に配線長の短い
配線を前記下層の配線層の配線幅よりも細い配線幅で収
容する上層の配線層とを備える。
【００１７】また、本発明の微細配線基板は、ベース基
板上に複数層の配線層を備える薄膜配線層が形成され、
複数のＬＳＩをフリップチップ接続することによりマル
チチップモジュールを構成する微細配線基板において、
前記薄膜配線層が、ＬＳＩ−ＬＳＩ間およびＬＳＩ−入
出力端子間を接続する配線の中で配線長の長い配線をあ
る配線幅で収容する下層の配線層と、この下層の配線層
の上位に該下層の配線層による凸凹の影響を無くして平
坦化するために形成された平坦化絶縁層と、この平坦化
絶縁層の上位にＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力
端子間を接続する配線の中で配線長の短い配線を前記下
層の配線層の配線幅よりも細い配線幅で収容する上層の
配線層とを備える。
板上に複数層の配線層を備える薄膜配線層が形成され、
複数のＬＳＩをフリップチップ接続することによりマル
チチップモジュールを構成する微細配線基板において、
前記薄膜配線層が、ＬＳＩ−ＬＳＩ間およびＬＳＩ−入
出力端子間を接続する配線の中で配線長の長い配線をあ
る配線幅で収容する下層の配線層と、この下層の配線層
の上位に該下層の配線層による凸凹の影響を無くして平
坦化するために形成された平坦化絶縁層と、この平坦化
絶縁層の上位にＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力
端子間を接続する配線の中で配線長の短い配線を前記下
層の配線層の配線幅よりも細い配線幅で収容する上層の
配線層とを備える。
【００１８】さらに、本発明の微細配線基板は、ベース
基板上に複数層の配線層を備える薄膜配線層が形成され
た微細配線基板において、前記薄膜配線層が、前記ベー
ス基板上に形成された第１絶縁層と、前記第１絶縁層上
に形成された第１接地層と、前記第１接地層上に形成さ
れた第２絶縁層と、前記第２絶縁層上に配線長の長い配
線をある配線幅で収容するように形成された第１配線層
と、前記第２絶縁層および前記第１配線層上に形成され
た第３絶縁層と、前記第３絶縁層上に形成された第２接
地層と、前記第２接地層上に形成された平坦化絶縁層
と、前記平坦化絶縁層上に形成された第３接地層と、前
記第３接地層上に形成された第４絶縁層と、前記第４絶
縁層上に配線長の短い配線を前記第１配線層の配線幅よ
りも細い配線幅で収容するように形成された第２配線層
と、前記第４絶縁層および前記第２配線層上に形成され
た第５絶縁層と、前記第５絶縁層上に形成された第４接
地層とを有する。さらにまた、本発明の微細配線基板
は、ベース基板上に複数層の配線層を備える薄膜配線層
が形成され、複数のＬＳＩをフリップチップ接続するこ
とによりマルチチップモジュールを構成する微細配線基
板において、前記薄膜配線層が、前記ベース基板上に形
成された第１絶縁層と、前記第１絶縁層上に形成された
第１接地層と、前記第１接地層上に形成された第２絶縁
層と、前記第２絶縁層上にＬＳＩ−ＬＳＩ間およびＬＳ
Ｉ−入出力端子間を接続する配線の中で配線長の長い配
線をある配線幅で収容するように形成された第１配線層
と、前記第２絶縁層および前記第１配線層上に形成され
た第３絶縁層と、前記第３絶縁層上に形成された第２接
地層と、前記第２接地層上に形成された平坦化絶縁層
と、前記平坦化絶縁層上に形成された第３接地層と、前
記第３接地層上に形成された第４絶縁層と、前記第４絶
縁層上にＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力端子間
を接続する配線の中で配線長の短い配線を前記第１配線
層の配線幅よりも細い配線幅で収容するように形成され
た第２配線層と、前記第４絶縁層および前記第２配線層
上に形成された第５絶縁層と、前記第５絶縁層上に形成
された第４接地層とを有する。
基板上に複数層の配線層を備える薄膜配線層が形成され
た微細配線基板において、前記薄膜配線層が、前記ベー
ス基板上に形成された第１絶縁層と、前記第１絶縁層上
に形成された第１接地層と、前記第１接地層上に形成さ
れた第２絶縁層と、前記第２絶縁層上に配線長の長い配
線をある配線幅で収容するように形成された第１配線層
と、前記第２絶縁層および前記第１配線層上に形成され
た第３絶縁層と、前記第３絶縁層上に形成された第２接
地層と、前記第２接地層上に形成された平坦化絶縁層
と、前記平坦化絶縁層上に形成された第３接地層と、前
記第３接地層上に形成された第４絶縁層と、前記第４絶
縁層上に配線長の短い配線を前記第１配線層の配線幅よ
りも細い配線幅で収容するように形成された第２配線層
と、前記第４絶縁層および前記第２配線層上に形成され
た第５絶縁層と、前記第５絶縁層上に形成された第４接
地層とを有する。さらにまた、本発明の微細配線基板
は、ベース基板上に複数層の配線層を備える薄膜配線層
が形成され、複数のＬＳＩをフリップチップ接続するこ
とによりマルチチップモジュールを構成する微細配線基
板において、前記薄膜配線層が、前記ベース基板上に形
成された第１絶縁層と、前記第１絶縁層上に形成された
第１接地層と、前記第１接地層上に形成された第２絶縁
層と、前記第２絶縁層上にＬＳＩ−ＬＳＩ間およびＬＳ
Ｉ−入出力端子間を接続する配線の中で配線長の長い配
線をある配線幅で収容するように形成された第１配線層
と、前記第２絶縁層および前記第１配線層上に形成され
た第３絶縁層と、前記第３絶縁層上に形成された第２接
地層と、前記第２接地層上に形成された平坦化絶縁層
と、前記平坦化絶縁層上に形成された第３接地層と、前
記第３接地層上に形成された第４絶縁層と、前記第４絶
縁層上にＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力端子間
を接続する配線の中で配線長の短い配線を前記第１配線
層の配線幅よりも細い配線幅で収容するように形成され
た第２配線層と、前記第４絶縁層および前記第２配線層
上に形成された第５絶縁層と、前記第５絶縁層上に形成
された第４接地層とを有する。
【００１９】一方、本発明の微細配線基板の製造方法
は、ベース基板上に複数層の配線層を備える薄膜配線層
を形成する微細配線基板の製造方法において、配線長の
長い配線をある配線幅で収容する下層の配線層を形成す
る工程と、前記下層の配線層の上位に該下層の配線層に
よる凸凹の影響を無くして平坦化するために平坦化絶縁
層を形成する工程と、前記平坦化絶縁層の上位に配線長
の短い配線を前記下層の配線層の配線幅よりも細い配線
幅で収容する上層の配線層を形成する工程とを含む。
は、ベース基板上に複数層の配線層を備える薄膜配線層
を形成する微細配線基板の製造方法において、配線長の
長い配線をある配線幅で収容する下層の配線層を形成す
る工程と、前記下層の配線層の上位に該下層の配線層に
よる凸凹の影響を無くして平坦化するために平坦化絶縁
層を形成する工程と、前記平坦化絶縁層の上位に配線長
の短い配線を前記下層の配線層の配線幅よりも細い配線
幅で収容する上層の配線層を形成する工程とを含む。
【００２０】また、本発明の微細配線基板の製造方法
は、ベース基板上に複数層の配線層を備える薄膜配線層
を形成し、複数のＬＳＩをフリップチップ接続すること
によりマルチチップモジュールを構成する微細配線基板
の製造方法において、ＬＳＩ−ＬＳＩ間およびＬＳＩ−
入出力端子間を接続する配線の中で配線長の長い配線を
ある配線幅で収容する下層の配線層を形成する工程と、
前記下層の配線層の上位に該下層の配線層による凸凹の
影響を無くして平坦化するための平坦化絶縁層を形成す
る工程と、前記平坦化絶縁層の上位にＬＳＩ−ＬＳＩ間
およびＬＳＩ−入出力端子間を接続する配線の中で配線
長の短い配線を前記下層の配線層の配線幅よりも細い配
線幅で収容する上層の配線層を形成する工程とを含む。
は、ベース基板上に複数層の配線層を備える薄膜配線層
を形成し、複数のＬＳＩをフリップチップ接続すること
によりマルチチップモジュールを構成する微細配線基板
の製造方法において、ＬＳＩ−ＬＳＩ間およびＬＳＩ−
入出力端子間を接続する配線の中で配線長の長い配線を
ある配線幅で収容する下層の配線層を形成する工程と、
前記下層の配線層の上位に該下層の配線層による凸凹の
影響を無くして平坦化するための平坦化絶縁層を形成す
る工程と、前記平坦化絶縁層の上位にＬＳＩ−ＬＳＩ間
およびＬＳＩ−入出力端子間を接続する配線の中で配線
長の短い配線を前記下層の配線層の配線幅よりも細い配
線幅で収容する上層の配線層を形成する工程とを含む。
【００２１】さらに、本発明の微細配線基板の製造方法
は、ベース基板上に複数層の配線層を備える薄膜配線層
を形成する微細配線基板の製造方法において、前記ベー
ス基板の上に第１絶縁層を形成する工程と、前記第１絶
縁層上に第１接地層を形成工程と、前記第１接地層上に
第２絶縁層を形成工程と、前記第２絶縁層上に配線長の
長い配線をある配線幅で収容する第１配線層を形成する
工程と、前記第２絶縁層および前記第１配線層上に第３
絶縁層を形成する工程と、前記第３絶縁層上に第２接地
層を形成する工程と、前記第２接地層上に平坦化絶縁層
を形成する工程と、前記平坦化絶縁層上に第３接地層を
形成する工程と、前記第３接地層上に第４絶縁層を形成
する工程と、前記第４絶縁層上に配線長の短い配線を前
記第１配線層の配線幅よりも細い配線幅で収容する第２
配線層を形成する工程と、前記第４絶縁層および前記第
２配線層上に第５絶縁層を形成する工程と、前記第５絶
縁層上に第４接地層を形成する工程とを含む。さらにま
た、本発明の微細配線基板の製造方法は、ベース基板上
に複数層の配線層を備える薄膜配線層を形成し、複数の
ＬＳＩをフリップチップ接続することによりマルチチッ
プモジュールを構成する微細配線基板の製造方法におい
て、前記ベース基板の上に第１絶縁層を形成する工程
と、前記第１絶縁層上に第１接地層を形成工程と、前記
第１接地層上に第２絶縁層を形成工程と、前記第２絶縁
層上にＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力端子間を
接続する配線の中で配線長の長い配線をある配線幅で収
容する第１配線層を形成する工程と、前記第２絶縁層お
よび前記第１配線層上に第３絶縁層を形成する工程と、
前記第３絶縁層上に第２接地層を形成する工程と、前記
第２接地層上に平坦化絶縁層を形成する工程と、前記平
坦化絶縁層上に第３接地層を形成する工程と、前記第３
接地層上に第４絶縁層を形成する工程と、前記第４絶縁
層上にＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力端子間を
接続する配線の中で配線長の短い配線を前記第１配線層
の配線幅よりも細い配線幅で収容する第２配線層を形成
する工程と、前記第４絶縁層および前記第２配線層上に
第５絶縁層を形成する工程と、前記第５絶縁層上に第４
接地層を形成する工程とを含む。
は、ベース基板上に複数層の配線層を備える薄膜配線層
を形成する微細配線基板の製造方法において、前記ベー
ス基板の上に第１絶縁層を形成する工程と、前記第１絶
縁層上に第１接地層を形成工程と、前記第１接地層上に
第２絶縁層を形成工程と、前記第２絶縁層上に配線長の
長い配線をある配線幅で収容する第１配線層を形成する
工程と、前記第２絶縁層および前記第１配線層上に第３
絶縁層を形成する工程と、前記第３絶縁層上に第２接地
層を形成する工程と、前記第２接地層上に平坦化絶縁層
を形成する工程と、前記平坦化絶縁層上に第３接地層を
形成する工程と、前記第３接地層上に第４絶縁層を形成
する工程と、前記第４絶縁層上に配線長の短い配線を前
記第１配線層の配線幅よりも細い配線幅で収容する第２
配線層を形成する工程と、前記第４絶縁層および前記第
２配線層上に第５絶縁層を形成する工程と、前記第５絶
縁層上に第４接地層を形成する工程とを含む。さらにま
た、本発明の微細配線基板の製造方法は、ベース基板上
に複数層の配線層を備える薄膜配線層を形成し、複数の
ＬＳＩをフリップチップ接続することによりマルチチッ
プモジュールを構成する微細配線基板の製造方法におい
て、前記ベース基板の上に第１絶縁層を形成する工程
と、前記第１絶縁層上に第１接地層を形成工程と、前記
第１接地層上に第２絶縁層を形成工程と、前記第２絶縁
層上にＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力端子間を
接続する配線の中で配線長の長い配線をある配線幅で収
容する第１配線層を形成する工程と、前記第２絶縁層お
よび前記第１配線層上に第３絶縁層を形成する工程と、
前記第３絶縁層上に第２接地層を形成する工程と、前記
第２接地層上に平坦化絶縁層を形成する工程と、前記平
坦化絶縁層上に第３接地層を形成する工程と、前記第３
接地層上に第４絶縁層を形成する工程と、前記第４絶縁
層上にＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力端子間を
接続する配線の中で配線長の短い配線を前記第１配線層
の配線幅よりも細い配線幅で収容する第２配線層を形成
する工程と、前記第４絶縁層および前記第２配線層上に
第５絶縁層を形成する工程と、前記第５絶縁層上に第４
接地層を形成する工程とを含む。
【００２２】本発明では、隣接するＬＳＩ同士を接続す
る配線長の短い配線は、ＬＳＩ直下の上層の配線層に形
成し、さらに、配線長が短いためにその中でも最も長い
配線長の配線抵抗値が条件を満たす配線幅を採用する。
この方法により、上層の配線層には、微細配線かつ配線
長の短い配線を形成することができ、大幅に配線収容性
を向上させることができる。
る配線長の短い配線は、ＬＳＩ直下の上層の配線層に形
成し、さらに、配線長が短いためにその中でも最も長い
配線長の配線抵抗値が条件を満たす配線幅を採用する。
この方法により、上層の配線層には、微細配線かつ配線
長の短い配線を形成することができ、大幅に配線収容性
を向上させることができる。
【００２３】また、ＬＳＩ−ＬＳＩ間およびＬＳＩ−入
出力端子間の配線長の長い配線は、下層の配線層に形成
する。配線長の長い配線は、抵抗が大きくなるため、微
細化はできず、ある程度配線幅を太くするが、本数も少
なくなるため、下層の配線層は、微細化を行う必要はな
く、ある程度ラフなピッチで配線を形成することができ
る。
出力端子間の配線長の長い配線は、下層の配線層に形成
する。配線長の長い配線は、抵抗が大きくなるため、微
細化はできず、ある程度配線幅を太くするが、本数も少
なくなるため、下層の配線層は、微細化を行う必要はな
く、ある程度ラフなピッチで配線を形成することができ
る。
【００２４】このとき、下層の配線層と上層の配線層と
の間には、下層の配線層による凸凹を吸収して平坦化
し、上層の配線層の製造品質を向上させるための平坦化
絶縁層を形成する。平坦化絶縁層が無い場合は、下層の
配線層の凸凹が上層の配線層の製造時にガラスマスクの
露光現像に悪影響を与え、上層の配線層の製造品質を落
としてしまう。上層の配線層は、下層の配線層よりも微
細加工を必要としているため、平坦化は必要である。
の間には、下層の配線層による凸凹を吸収して平坦化
し、上層の配線層の製造品質を向上させるための平坦化
絶縁層を形成する。平坦化絶縁層が無い場合は、下層の
配線層の凸凹が上層の配線層の製造時にガラスマスクの
露光現像に悪影響を与え、上層の配線層の製造品質を落
としてしまう。上層の配線層は、下層の配線層よりも微
細加工を必要としているため、平坦化は必要である。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２６】図１は、本発明の一実施の形態に係る微細
配線基板の構造を示す断面図である。本実施の形態に係
る微細配線基板は、ベース基板１と、薄膜配線層２０と
から、その主要部が構成されている。薄膜配線層２０上
には、４つのＬＳＩ３０がボール４０を介して搭載され
ている。
配線基板の構造を示す断面図である。本実施の形態に係
る微細配線基板は、ベース基板１と、薄膜配線層２０と
から、その主要部が構成されている。薄膜配線層２０上
には、４つのＬＳＩ３０がボール４０を介して搭載され
ている。
【００２７】薄膜配線層２０は、ＬＳＩ−ＬＳＩ間およ
びＬＳＩ−入出力端子間を接続する配線を形成する層で
あるが、その他にも電源層やグランド層（以下、接地層
と総称する）を設ける必要がある。詳しくは、薄膜配線
層２０は、第１絶縁層２と、第１接地層３と、第２絶縁
層４と、第１配線層５と、第３絶縁層６と、第２接地層
７と、平坦化絶縁層８と、第３接地層１０と、第４絶縁
層１１と、第２配線層１２と、第５絶縁層１３と、第４
接地層１４とを含んで構成されている。
びＬＳＩ−入出力端子間を接続する配線を形成する層で
あるが、その他にも電源層やグランド層（以下、接地層
と総称する）を設ける必要がある。詳しくは、薄膜配線
層２０は、第１絶縁層２と、第１接地層３と、第２絶縁
層４と、第１配線層５と、第３絶縁層６と、第２接地層
７と、平坦化絶縁層８と、第３接地層１０と、第４絶縁
層１１と、第２配線層１２と、第５絶縁層１３と、第４
接地層１４とを含んで構成されている。
【００２８】第１配線層５と第２配線層１２とは、それ
ぞれ、第１接地層３および第２接地層７と、第３接地層
１０および第４接地層１４とによりストリップライン構
造がとられている。
ぞれ、第１接地層３および第２接地層７と、第３接地層
１０および第４接地層１４とによりストリップライン構
造がとられている。
【００２９】なお、本実施の形態に係る微細配線基板
は、４つのＬＳＩ３０を搭載するＭＣＭの実装基板とな
っており、各ＬＳＩ３０はフリップチップ接続方式で実
装されていて、そのバンプピッチは０．１ｍｍから０．
２ｍｍである。
は、４つのＬＳＩ３０を搭載するＭＣＭの実装基板とな
っており、各ＬＳＩ３０はフリップチップ接続方式で実
装されていて、そのバンプピッチは０．１ｍｍから０．
２ｍｍである。
【００３０】次に、本実施の形態に係る微細配線基板の
製造方法について、図２（ａ）〜（ｎ）を参照して説明
する。
製造方法について、図２（ａ）〜（ｎ）を参照して説明
する。
【００３１】まず、ベース基板１として、厚さ２ｍｍ、
外形１０ｃｍ角のセラミック基板を準備する（図２
（ａ）参照）。例えば、ベース基板１としては、アルミ
ナセラミックスの板が使用される。ベース基板１は、そ
の主な役割がＬＳＩ３０，配線層，入出力端子等の土台
であるので、アルミナ以外に、ＦＲ４（エポキシ樹脂）
やＢＴレジン（Ｂｉｓｍａｌｅｉｄｅ，Ｔｒｉａｚｉｎ
ｅを主成分とする樹脂）などのプリント基板材料でも反
りなどを抑えられる厚さにしておけば使用可能である。
また、その他にＬＳＩ３０の冷却を行う働きをもたせる
ことも必要となるため、ＡｌＮ（窒化アルミ）などの熱
抵抗の低い材質が好ましいこともある。
外形１０ｃｍ角のセラミック基板を準備する（図２
（ａ）参照）。例えば、ベース基板１としては、アルミ
ナセラミックスの板が使用される。ベース基板１は、そ
の主な役割がＬＳＩ３０，配線層，入出力端子等の土台
であるので、アルミナ以外に、ＦＲ４（エポキシ樹脂）
やＢＴレジン（Ｂｉｓｍａｌｅｉｄｅ，Ｔｒｉａｚｉｎ
ｅを主成分とする樹脂）などのプリント基板材料でも反
りなどを抑えられる厚さにしておけば使用可能である。
また、その他にＬＳＩ３０の冷却を行う働きをもたせる
ことも必要となるため、ＡｌＮ（窒化アルミ）などの熱
抵抗の低い材質が好ましいこともある。
【００３２】次に、ベース基板１の上に厚さ１０μｍ程
度のポリイミドの第１絶縁層２を形成する（図２（ｂ）
参照）。
度のポリイミドの第１絶縁層２を形成する（図２（ｂ）
参照）。
【００３３】続いて、第１絶縁層２上に第１接地層３を
銅（Ｃｕ）または金（Ａｕ）でめっき厚１０μｍ程度に
形成する（図２（ｃ）参照）。第１接地層３は、メッシ
ュ状になっており、メッシュ格子の比率は、薄膜配線層
２０の特性インピーダンスが目的の値となるようにコン
トロールされる。
銅（Ｃｕ）または金（Ａｕ）でめっき厚１０μｍ程度に
形成する（図２（ｃ）参照）。第１接地層３は、メッシ
ュ状になっており、メッシュ格子の比率は、薄膜配線層
２０の特性インピーダンスが目的の値となるようにコン
トロールされる。
【００３４】次に、第１接地層３上に第２絶縁層４を絶
縁厚１０〜２０μｍに形成する（図２（ｄ）参照）。第
２絶縁層４の層間厚も、薄膜配線層２０の特性インピー
ダンスに対してコントロールされる。第２絶縁層４に
は、第１接地層３への接続用のビアホールを形成する。
ビアホールサイズは、４０〜５０μｍφである。絶縁層
形成工程は、例えば、セラミック組成物および感光ビヒ
クルからなる光硬化性絶縁層ペーストを印刷して乾燥し
た後、マスクを用いてビアホールパターンを露光して現
像し、さらにビアホール部分に導体ペーストを埋め込ん
で焼成する工程でなる（以下同様）。
縁厚１０〜２０μｍに形成する（図２（ｄ）参照）。第
２絶縁層４の層間厚も、薄膜配線層２０の特性インピー
ダンスに対してコントロールされる。第２絶縁層４に
は、第１接地層３への接続用のビアホールを形成する。
ビアホールサイズは、４０〜５０μｍφである。絶縁層
形成工程は、例えば、セラミック組成物および感光ビヒ
クルからなる光硬化性絶縁層ペーストを印刷して乾燥し
た後、マスクを用いてビアホールパターンを露光して現
像し、さらにビアホール部分に導体ペーストを埋め込ん
で焼成する工程でなる（以下同様）。
【００３５】続いて、第２絶縁層４上に第１配線層５を
銅（Ｃｕ）または金（Ａｕ）で配線幅３０μｍ程度に形
成する（図２（ｅ）参照）。第１配線層５は、ＬＳＩ−
ＬＳＩ間およびＬＳＩ−入出力端子間を接続する配線の
中で、線長の長い配線を収容する。配線層形成工程は、
例えば、フォトレジストをコーティング後、露光して現
像することでマスクパターンを形成し、さらに選択的に
メッキを施す工程からなる（以下同様）。
銅（Ｃｕ）または金（Ａｕ）で配線幅３０μｍ程度に形
成する（図２（ｅ）参照）。第１配線層５は、ＬＳＩ−
ＬＳＩ間およびＬＳＩ−入出力端子間を接続する配線の
中で、線長の長い配線を収容する。配線層形成工程は、
例えば、フォトレジストをコーティング後、露光して現
像することでマスクパターンを形成し、さらに選択的に
メッキを施す工程からなる（以下同様）。
【００３６】次に、第２絶縁層４および第１配線層５上
に第３絶縁層６を絶縁厚１０〜２０μｍ程度に形成する
（図２（ｆ）参照）。第３絶縁層６の層間厚も、薄膜配
線層２０の特性インピーダンスに対してコントロールさ
れる。第３絶縁層６には、第１接地層３および第１配線
層５の配線に接続するビアホールを形成する。ビアホー
ルサイズは、４０〜５０μｍφである。
に第３絶縁層６を絶縁厚１０〜２０μｍ程度に形成する
（図２（ｆ）参照）。第３絶縁層６の層間厚も、薄膜配
線層２０の特性インピーダンスに対してコントロールさ
れる。第３絶縁層６には、第１接地層３および第１配線
層５の配線に接続するビアホールを形成する。ビアホー
ルサイズは、４０〜５０μｍφである。
【００３７】続いて、第３絶縁層６上に第２接地層７を
銅（Ｃｕ）または金（Ａｕ）でめっき厚１０μｍ程度に
形成する（図２（ｇ）参照）。第２接地層７は、メッシ
ュ状になっており、メッシュ格子の比率は、薄膜配線層
２０の特性インピーダンスが目的の値となるようにコン
トロールされる。
銅（Ｃｕ）または金（Ａｕ）でめっき厚１０μｍ程度に
形成する（図２（ｇ）参照）。第２接地層７は、メッシ
ュ状になっており、メッシュ格子の比率は、薄膜配線層
２０の特性インピーダンスが目的の値となるようにコン
トロールされる。
【００３８】次に、第３絶縁層６および第２接地層７上
に第１平坦化絶縁層８ａを形成する（図２（ｈ）参
照）。第１平坦化絶縁層８ａの層厚は、１５μｍとす
る。第１平坦化絶縁層８ａには、第１接地層３，第１配
線層５および第２接地層７の配線に接続するビアホール
を形成する。ビアホールサイズは、４０〜５０μｍφで
ある。
に第１平坦化絶縁層８ａを形成する（図２（ｈ）参
照）。第１平坦化絶縁層８ａの層厚は、１５μｍとす
る。第１平坦化絶縁層８ａには、第１接地層３，第１配
線層５および第２接地層７の配線に接続するビアホール
を形成する。ビアホールサイズは、４０〜５０μｍφで
ある。
【００３９】続いて、第１平坦化絶縁層８ａ上に第２平
坦化絶縁層８ｂを形成する（図２（ｉ）参照）。第２平
坦化絶縁層８ｂの層厚は、１５μｍとする。これによ
り、第１平坦化絶縁層８ａと第２平坦化絶縁層８ｂとを
合わせた平坦化絶縁層８（図１参照）の層厚が３０μｍ
程度となり、第１接地層３，第２接地層７，および第１
配線層５による凸凹を緩和することができる。平坦化絶
縁層８を第１平坦化絶縁層８ａおよび第２平坦化絶縁層
８ｂの２層で形成したのは、第１配線層５の形成により
生じた凸凹を十分に吸収できるように、平坦化絶縁層８
をできるだけ厚く形成するためである。
坦化絶縁層８ｂを形成する（図２（ｉ）参照）。第２平
坦化絶縁層８ｂの層厚は、１５μｍとする。これによ
り、第１平坦化絶縁層８ａと第２平坦化絶縁層８ｂとを
合わせた平坦化絶縁層８（図１参照）の層厚が３０μｍ
程度となり、第１接地層３，第２接地層７，および第１
配線層５による凸凹を緩和することができる。平坦化絶
縁層８を第１平坦化絶縁層８ａおよび第２平坦化絶縁層
８ｂの２層で形成したのは、第１配線層５の形成により
生じた凸凹を十分に吸収できるように、平坦化絶縁層８
をできるだけ厚く形成するためである。
【００４０】次に、第２平坦化絶縁層８ｂ上に第３接地
層１０を銅（Ｃｕ）または金（Ａｕ）でめっき厚１０μ
ｍ程度に形成する（図２（ｊ）参照）。第３接地層１０
は、メッシュ状になっており、メッシュ格子の比率は、
第１配線層５の特性インピーダンスが目的の値となるよ
うにコントロールされる。
層１０を銅（Ｃｕ）または金（Ａｕ）でめっき厚１０μ
ｍ程度に形成する（図２（ｊ）参照）。第３接地層１０
は、メッシュ状になっており、メッシュ格子の比率は、
第１配線層５の特性インピーダンスが目的の値となるよ
うにコントロールされる。
【００４１】続いて、第２平坦化絶縁層８ｂおよび第３
接地層１０上に第４絶縁層１１を絶縁厚５〜１０μｍ程
度に形成する（図２（ｋ）参照）。第４絶縁層１１の層
間厚は、第２配線層１２の特性インピーダンスに対して
コントロールされる。第４絶縁層１１には、第１接地層
３，第１配線層５，第２接地層７および第３接地層１０
の配線に接続するビアホールを形成する。ビアホールサ
イズは、１０〜２０μｍφである。
接地層１０上に第４絶縁層１１を絶縁厚５〜１０μｍ程
度に形成する（図２（ｋ）参照）。第４絶縁層１１の層
間厚は、第２配線層１２の特性インピーダンスに対して
コントロールされる。第４絶縁層１１には、第１接地層
３，第１配線層５，第２接地層７および第３接地層１０
の配線に接続するビアホールを形成する。ビアホールサ
イズは、１０〜２０μｍφである。
【００４２】次に、第４絶縁層１１上に第２配線層１２
を銅（Ｃｕ）または金（Ａｕ）で配線幅１０μｍ程度に
形成する（図２（ｌ）参照）。第２配線層１２は、主に
ＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力端子間を接続す
る配線のうちの配線長の短い配線を収容する。なお、配
線長が短いためにその中でも最も長い配線長の配線抵抗
値が条件を満たす配線幅を採用する。
を銅（Ｃｕ）または金（Ａｕ）で配線幅１０μｍ程度に
形成する（図２（ｌ）参照）。第２配線層１２は、主に
ＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力端子間を接続す
る配線のうちの配線長の短い配線を収容する。なお、配
線長が短いためにその中でも最も長い配線長の配線抵抗
値が条件を満たす配線幅を採用する。
【００４３】続いて、第４絶縁層１１および第２配線層
１２上に第５絶縁層１３を絶縁厚５〜１０μｍ程度に形
成する（図２（ｍ）参照）。第５絶縁層１３の層間厚
は、第２配線層１２の特性インピーダンスに対してコン
トロールされる。第５絶縁層１３には、第１接地層３，
第１配線層５，第２接地層７，第３接地層１０および第
２配線層１２の配線に接続するビアホールを形成する。
ビアホールサイズは、１０〜２０μｍφである。
１２上に第５絶縁層１３を絶縁厚５〜１０μｍ程度に形
成する（図２（ｍ）参照）。第５絶縁層１３の層間厚
は、第２配線層１２の特性インピーダンスに対してコン
トロールされる。第５絶縁層１３には、第１接地層３，
第１配線層５，第２接地層７，第３接地層１０および第
２配線層１２の配線に接続するビアホールを形成する。
ビアホールサイズは、１０〜２０μｍφである。
【００４４】次に、第５絶縁層１３上に第４接地層１４
を銅（Ｃｕ）または金（Ａｕ）でめっき厚１０μｍ程度
に形成する（図２（ｎ）参照）。第４接地層１４は、メ
ッシュ状になっており、メッシュ格子の比率は、第２配
線層１２の特性インピーダンスが目的の値となるように
コントロールされる。
を銅（Ｃｕ）または金（Ａｕ）でめっき厚１０μｍ程度
に形成する（図２（ｎ）参照）。第４接地層１４は、メ
ッシュ状になっており、メッシュ格子の比率は、第２配
線層１２の特性インピーダンスが目的の値となるように
コントロールされる。
【００４５】最後に、ＬＳＩ３０を搭載するパッド等を
形成する。
形成する。
【００４６】ところで、上記実施の形態では、微細配線
基板に形成される配線層を第１配線層５および第２配線
層１２の２層としたが、３層以上の配線層を有する微細
配線基板にも、本発明が同様に適用できることはいうま
でもない。
基板に形成される配線層を第１配線層５および第２配線
層１２の２層としたが、３層以上の配線層を有する微細
配線基板にも、本発明が同様に適用できることはいうま
でもない。
【００４７】
【発明の効果】以上説明したように、本発明の微細配線
基板によれば、薄膜配線層の下層の配線層と上層の配線
層との間に平坦化絶縁層を形成して、上層の配線層を下
層の配線層より微細配線とすることにより、上層の配線
層に短い配線を高密度に収容することができるという効
果がある。
基板によれば、薄膜配線層の下層の配線層と上層の配線
層との間に平坦化絶縁層を形成して、上層の配線層を下
層の配線層より微細配線とすることにより、上層の配線
層に短い配線を高密度に収容することができるという効
果がある。
【００４８】また、下層の配線層の配線密度を下げ、長
い配線を太幅配線で形成することができるという効果が
ある。
い配線を太幅配線で形成することができるという効果が
ある。
【００４９】さらに、ＬＳＩ直下の上層の配線層が微細
化および高密度化可能となり、下層の配線層に接続する
ビアホールの個数を削減することができ、下層の配線層
の配線数を削減することができるという効果がある。
化および高密度化可能となり、下層の配線層に接続する
ビアホールの個数を削減することができ、下層の配線層
の配線数を削減することができるという効果がある。
【図１】本発明の一実施の形態に係る微細配線基板の構
造を示す断面図である。
造を示す断面図である。
【図２】本発明の一実施の形態に係る微細配線基板の製
造工程図である。
造工程図である。
【図３】従来の微細配線基板の構造を示す断面図であ
る。
る。
【図４】従来の微細配線基板の製造工程図である。
１ ベース基板 ２ 第１絶縁層 ３ 第１接地層 ４ 第２絶縁層 ５ 第１配線層 ６ 第３絶縁層 ７ 第２接地層 ８ 平坦化絶縁層 ８ａ 第１平坦化絶縁層 ８ｂ 第２平坦化絶縁層 １０ 第３接地層 １１ 第４絶縁層 １２ 第２配線層 １３ 第５絶縁層 １４ 第４接地層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 23/12 H01L 23/52 H05K 3/46
Claims (8)
- 【請求項１】 ベース基板上に複数層の配線層を備える
薄膜配線層が形成された微細配線基板において、前記薄膜配線層が、 配線長の長い配線を ある配線幅で収容する下層の配線層
と、 この下層の配線層の上位に該下層の配線層による凸凹の
影響を無くして平坦化するために形成された平坦化絶縁
層と、 この平坦化絶縁層の上位に配線長の短い配線を前記下層
の配線層の配線幅よりも細い配線幅で収容する上層の配
線層とを備えることを特徴とする微細配線基板。 - 【請求項２】 ベース基板上に複数層の配線層を備える
薄膜配線層が形成され、複数のＬＳＩをフリップチップ
接続することによりマルチチップモジュールを構成する
微細配線基板において、前記薄膜配線層が、 ＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力端子間を接続す
る配線の中で配線長の長い配線をある配線幅で収容する
下層の配線層と、 この下層の配線層の上位に該下層の配線層による凸凹の
影響を無くして平坦化するために形成された平坦化絶縁
層と、 この平坦化絶縁層の上位にＬＳＩ−ＬＳＩ間およびＬＳ
Ｉ−入出力端子間を接続する配線の中で配線長の短い配
線を前記下層の配線層の配線幅よりも細い配線幅で収容
する上層の配線層とを備えることを特徴とする微細配線
基板。 - 【請求項３】 ベース基板上に複数層の配線層を備える
薄膜配線層が形成された微細配線基板において、 前記薄膜配線層が、 前記ベース基板上に形成された第１絶縁層と、 前記第１絶縁層上に形成された第１接地層と、 前記第１接地層上に形成された第２絶縁層と、 前記第２絶縁層上に配線長の長い配線をある配線幅で収
容するように形成された 第１配線層と、 前記第２絶縁層および前記第１配線層上に形成された第
３絶縁層と、 前記第３絶縁層上に形成された第２接地層と、 前記第２接地層上に形成された平坦化絶縁層と、 前記平坦化絶縁層上に形成された第３接地層と、 前記第３接地層上に形成された第４絶縁層と、 前記第４絶縁層上に配線長の短い配線を前記第１配線層
の配線幅よりも細い配線幅で収容するように形成された
第２配線層と、 前記第４絶縁層および前記第２配線層上に形成された第
５絶縁層と、 前記第５絶縁層上に形成された第４接地層とを有するこ
とを特徴とする 微細配線基板。 - 【請求項４】 ベース基板上に複数層の配線層を備える
薄膜配線層が形成され、複数のＬＳＩをフリップチップ
接続することによりマルチチップモジュールを構成する
微細配線基板において、 前記薄膜配線層が、 前記ベース基板上に形成された第１絶縁層と、 前記第１絶縁層上に形成された第１接地層と、 前記第１接地層上に形成された第２絶縁層と、 前記第２絶縁層上にＬＳＩ−ＬＳＩ間およびＬＳＩ−入
出力端子間を接続する配線の中で配線長の長い配線をあ
る配線幅で収容するように形成された第１配線層と、 前記第２絶縁層および前記第１配線層上に形成された第
３絶縁層と、 前記第３絶縁層上に形成された第２接地層と、 前記第２接地層上に形成された平坦化絶縁層と、 前記平坦化絶縁層上に形成された第３接地層と、 前記第３接地層上に形成された第４絶縁層と、 前記第４絶縁層上にＬＳＩ−ＬＳＩ間およびＬＳＩ−入
出力端子間を接続する配線の中で配線長の短い配線を前
記第１配線層の配線幅よりも細い配線幅で収容するよう
に形成された第２配線層と、 前記第４絶縁層および前記第２配線層上に形成された第
５絶縁層と、 前記第５絶縁層上に形成された第４接地層とを有するこ
とを特徴とする微細配線基板。 - 【請求項５】 ベース基板上に複数層の配線層を備える
薄膜配線層を形成する微細配線基板の製造方法におい
て、配線長の長い配線を ある配線幅で収容する下層の配線層
を形成する工程と、 前記下層の配線層の上位に該下層の配線層による凸凹の
影響を無くして平坦化するために平坦化絶縁層を形成す
る工程と、 前記平坦化絶縁層の上位に配線長の短い配線を前記下層
の配線層の配線幅よりも細い配線幅で収容する上層の配
線層を形成する工程とを含むことを特徴とする微細配線
基板の製造方法。 - 【請求項６】 ベース基板上に複数層の配線層を備える
薄膜配線層を形成し、複数のＬＳＩをフリップチップ接
続することによりマルチチップモジュールを構成する微
細配線基板の製造方法において、 ＬＳＩ−ＬＳＩ間およびＬＳＩ−入出力端子間を接続す
る配線の中で配線長の長い配線をある配線幅で収容する
下層の配線層を形成する工程と、 前記下層の配線層の上位に該下層の配線層による凸凹の
影響を無くして平坦化するための平坦化絶縁層を形成す
る工程と、 前記平坦化絶縁層の上位にＬＳＩ−ＬＳＩ間およびＬＳ
Ｉ−入出力端子間を接続する配線の中で配線長の短い配
線を前記下層の配線層の配線幅よりも細い配線幅で収容
する上層の配線層を形成する工程とを含むことを特徴と
する微細配線基板の製造方法。 - 【請求項７】 ベース基板上に複数層の配線層を備える
薄膜配線層を形成する微細配線基板の製造方法におい
て、 前記ベース基板の上に第１絶縁層を形成する工程と、 前記第１絶縁層上に第１接地層を形成工程と、 前記第１接地層上に第２絶縁層を形成工程と、 前記第２絶縁層上に配線長の長い配線をある配線幅で収
容する第１配線層を形成する工程と、 前記第２絶縁層および前記第１配線層上に第３絶縁層を
形成する工程と、 前記第３絶縁層上に第２接地層を形成する工程と、 前記第２接地層上に平坦化絶縁層を形成する工程と、 前記平坦化絶縁層上に第３接地層を形成する工程と、 前記第３接地層上に第４絶縁層を形成する工程と、 前記第４絶縁層上に配線長の短い配線を前記第１配線層
の配線幅よりも細い配線幅で収容する第２配線層を形成
する工程と、 前記第４絶縁層および前記第２配線層上に第５絶縁層を
形成する工程と、 前記第５絶縁層上に第４接地層を形成する工程とを含む
ことを特徴とする 微細配線基板の製造方法。 - 【請求項８】 ベース基板上に複数層の配線層を備える
薄膜配線層を形成し、複数のＬＳＩをフリップチップ接
続することによりマルチチップモジュールを構成する微
細配線基板の製造方法において、 前記ベース基板の上に第１絶縁層を形成する工程と、 前記第１絶縁層上に第１接地層を形成工程と、 前記第１接地層上に第２絶縁層を形成工程と、 前記第２絶縁層上にＬＳＩ−ＬＳＩ間およびＬＳＩ−入
出力端子間を接続する配線の中で配線長の長い配線をあ
る配線幅で収容する第１配線層を形成する工程と、 前記第２絶縁層および前記第１配線層上に第３絶縁層を
形成する工程と、 前記第３絶縁層上に第２接地層を形成する工程と、 前記第２接地層上に平坦化絶縁層を形成する工程と、 前記平坦化絶縁層上に第３接地層を形成する工程と、 前記第３接地層上に第４絶縁層を形成する工程と、 前記第４絶縁層上にＬＳＩ−ＬＳＩ間およびＬＳＩ−入
出力端子間を接続する配線の中で配線長の短い配線を前
記第１配線層の配線幅よりも細い配線幅で収容する第２
配線層を形成する工程と、 前記第４絶縁層および前記第２配線層上に第５絶縁層を
形成する工程と、 前記第５絶縁層上に第４接地層を形成する工程とを含む
ことを特徴とする微細配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10312583A JP3070682B2 (ja) | 1998-11-02 | 1998-11-02 | 微細配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10312583A JP3070682B2 (ja) | 1998-11-02 | 1998-11-02 | 微細配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138458A JP2000138458A (ja) | 2000-05-16 |
| JP3070682B2 true JP3070682B2 (ja) | 2000-07-31 |
Family
ID=18030961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10312583A Expired - Fee Related JP3070682B2 (ja) | 1998-11-02 | 1998-11-02 | 微細配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070682B2 (ja) |
-
1998
- 1998-11-02 JP JP10312583A patent/JP3070682B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000138458A (ja) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7087991B2 (en) | Integrated circuit package and method of manufacture | |
| US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| US6320256B1 (en) | Quick turn around fabrication process for packaging substrates and high density cards | |
| US7235477B2 (en) | Multi-layer interconnection circuit module and manufacturing method thereof | |
| US8633587B2 (en) | Package structure | |
| JP3214470B2 (ja) | マルチチップモジュール及びその製造方法 | |
| US9922916B2 (en) | High density package interconnects | |
| US7718470B2 (en) | Package substrate and method for fabricating the same | |
| US7399661B2 (en) | Method for making an integrated circuit substrate having embedded back-side access conductors and vias | |
| US20110314667A1 (en) | Method of manufacturing printed circuit board including electronic component embedded therein | |
| JP2002527909A (ja) | 相互接続された接地平面を有するテープボールグリッドアレイ | |
| US6127726A (en) | Cavity down plastic ball grid array multi-chip module | |
| JP2974159B2 (ja) | 薄膜再分配域を備えた多層モジュール | |
| JP3070682B2 (ja) | 微細配線基板およびその製造方法 | |
| JP3618044B2 (ja) | 多層薄膜配線基板 | |
| KR100196991B1 (ko) | 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리 | |
| JP2002083900A (ja) | チップサイズパッケージ | |
| JP2859741B2 (ja) | プリント配線板の製造方法 | |
| JP2000022331A (ja) | ビルドアップ多層基板の配線パターン形成方法 | |
| US20010000156A1 (en) | Package board structure and manufacturing method thereof | |
| JP2003243439A (ja) | 半導体装置およびその製造方法 | |
| JPH08293661A (ja) | セラミックス回路基板及びその製造方法 | |
| JP2004040032A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2004014568A (ja) | 半導体装置 | |
| JPH05109823A (ja) | 配線用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |