JP3067261B2 - 画像信号処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばファクシミリ装
置に適用される画像信号処理装置に関する。

【０００２】

【従来の技術】光電変換素子を使用した画像信号処理装
置では原稿読取り領域を端から端まで均一に照明するこ
とは困難である。また縮小光学系等を使用している場合
はレンズ等の光学系による影響も大きく、さらにライン
状の光電変換素子では各画素の感度にばらつきがあり、
これら様々な要因から光電変換素子から出力される画像
信号にはシェーディングと呼ばれるムラが重畳される。

【０００３】このシェーディング歪みを取り除く方法と
して特開昭５５−１１２６８５号公報に見られるよう
に、補正メモリに予め記憶された補正データを使用して
補正をおこなってから２値化処理する方法が知られてい
る。

【０００４】また２値化方法として特開昭６３−１０２
４７３号公報に見られるように、高階調性と高解像度が
両立し、かつモアレ模様の発生抑制効果が大きい誤差拡
散法が知られている。

【０００５】

【発明が解決しようとする課題】しかしながら従来はシ
ェーディング補正を施した多値正規化データを使用して
誤差拡散法による２値化処理を行うというようにシェー
ディング補正処理系と誤差拡散法による２値化処理系を
別々に設けているため装置規模が大きくなるとともにコ
スト高となり、かつ処理時間も長くなるという問題があ
った。

【０００６】そこで本発明は、シェーディング補正処理
と誤差拡散法による２値化処理を１つの処理系を使用し
て同時に行うことができ、構成を簡単化できるとともに
コスト低下を図ることができ、かつ処理時間の短縮化を
図ることができる画像信号処理装置を提供しようとする
ものである。

【０００７】

【課題を解決するための手段】請求項１対応の発明は、
原稿及び基準白パターンを読取る光電変換素子と、この
光電変換素子からのアナログ信号をデジタル信号に変換
するアナログ／デジタル変換器と、光電変換素子が基準
白パターンを読取ったときのアナログ／デジタル変換器
出力を１ライン分記憶する基準白記憶手段と、光電変換
素子が原稿を読取ったときのアナログ／デジタル変換器
出力を２値化するときに、２値化の対象である注目画素
の２値化誤差値をその周辺の画素に分配して記憶する誤
差記憶手段と、アナログ／デジタル変換器からの注目画
素の値と誤差記憶手段に記憶された注目画素に対応した
集積誤差値を加算して補正注目画素値を出力する加算手
段と、基準白記憶手段から読み出される補正注目画素の
位置に対応する基準白値に基づいて設定される閾値と加
算手段からの補正注目画素値を比較し、補正注目画素の
２値化レベルを決定する２値化手段を設けたものであ
る。

【０００８】請求項２対応の発明は、基準白記憶手段か
ら読み出される補正注目画素の位置に対応する基準白値
をｎ（０＜ｎ＜１）倍して閾値を出力する閾値出力手段
と、この閾値出力手段のｎ値をランダムに切替えるラン
ダム発生器と、閾値出力手段からの閾値と加算手段から
の補正注目画素値を比較し、補正注目画素の２値化レベ
ルを決定する２値化手段を設けたものである。

【０００９】請求項３対応の発明は、基準白記憶手段か
ら読み出される補正注目画素の位置に対応する基準白値
にディザマトリクスの閾値に対応した重み付けを行って
閾値を出力する閾値出力手段と、この閾値出力手段から
の閾値と加算手段からの補正注目画素値を比較し、補正
注目画素の２値化レベルを決定する２値化手段を設けた
ものである。

【００１０】請求項４対応の発明は、注目画素の２値化
誤差値をその周辺の画素に分配する分配係数を、その分
配する画素の位置に対応する基準白値に比例して重み付
けさせる重み付け手段と、この重み付け手段により重み
付けされた誤差記憶手段からの注目画素に対応した集積
誤差値とアナログ／デジタル変換器からの注目画素の値
を加算して補正注目画素値を出力する加算手段と、基準
白記憶手段から読み出される補正注目画素の位置に対応
する基準白値に基づいて設定される閾値と加算手段から
の補正注目画素値を比較し、補正注目画素の２値化レベ
ルを決定する２値化手段を設けたものである。

【００１１】請求項５対応の発明は、加算手段への集積
誤差値の入力及び入力禁止を制御する制御手段と、基準
白記憶手段から読み出される補正注目画素の位置に対応
する基準白値に基づいて設定される閾値と加算手段から
の補正注目画素値を比較し、補正注目画素の２値化レベ
ルを決定する２値化手段を設け、制御手段により集積誤
差値の入力及び入力禁止を行うことによりランダムディ
ザ処理、単純２値化処理及び組織的ディザ処理の１つを
選択的に行うものである。

【００１２】

【作用】このような構成の本発明においては、光電変換
素子が基準白パターンを読取ったときのアナログ／デジ
タル変換器出力を基準白記憶手段に１ライン分記憶す
る。また光電変換素子が原稿を読取ったときのアナログ
／デジタル変換器出力を２値化するときに、２値化の対
象である注目画素の２値化誤差値をその周辺の画素に分
配して誤差記憶手段に記憶する。そしてアナログ／デジ
タル変換器からの注目画素の値と誤差記憶手段に記憶さ
れた注目画素に対応した集積誤差値を加算手段により加
算して補正注目画素値を出力し、２値化手段によりその
補正注目画素値と基準白記憶手段から読み出される補正
注目画素の位置に対応する基準白値に基づいて設定され
る閾値を比較して補正注目画素の２値化レベルを決定す
る。

【００１３】また２値化手段に供給する閾値を、基準白
記憶手段から読み出される補正注目画素の位置に対応す
る基準白値をｎ（０＜ｎ＜１）倍して出力させる。そし
てその閾値をランダム発生器によって可変させる。

【００１４】また２値化手段に供給する閾値に、基準白
記憶手段から読み出される補正注目画素の位置に対応す
る基準白値にディザマトリクスの閾値に対応した重み付
けを行う。また注目画素の２値化誤差値をその周辺の画
素に分配する分配係数を、その分配する画素の位置に対
応する基準白値に比例して重み付けさせる。

【００１５】さらに制御手段により加算手段への集積誤
差値の入力及び入力禁止を制御し、これによりランダム
ディザ処理、単純２値化処理及び組織的ディザ処理の１
つを選択的に行う。

【００１６】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１において１は光電変換素子としてのライン
状のＣＣＤ（電化結合素子）センサで、原稿及び基準白
パターンを１ラインずつ読取るようになっている。

【００１７】前記ＣＣＤセンサ１からのアナログ信号
（電圧信号）をアナログ／デジタル（以下、Ａ／Ｄと称
する。）変換器２で８ビットのデジタルな画素信号に変
換し、切替スイッチ３のａ接点を介して加算器（加算手
段）４に供給するとともに前記切替スイッチ３のｂ接点
を介してメモリ５に供給するようにしている。前記メモ
リ５は前記ＣＣＤセンサ１が基準白パターンを読取った
ときのＡ／Ｄ変換器２からの画素信号を主走査方向の１
ライン分記憶するようになっている。

【００１８】そして前記メモリ５に記憶された画素信号
の１画素をラッチ回路６でラッチするとともに、そのラ
ッチ回路６の出力をさらにラッチ回路７でラッチするよ
うになっている。

【００１９】前記ラッチ回路６からの１画素信号を１／
２回路８に供給して基準白信号の値を１／２にするよう
になっている。すなわち前記１／２回路８は図２に示す
ように基準白データの各画素信号値Ｗm を１／２にして
いる。前記メモリ５及び各ラッチ回路６，７の出力を誤
差分配回路９に供給するとともに前記１／２回路８の出
力を２値化手段である比較器１０に供給している。

【００２０】前記比較器１０にはまた前記加算器４の出
力が供給されている。前記比較器１０は前記１／２回路
８の出力Ｗm ／２を閾値Ｔh として前記加算器４の出力
を比較し２値化するようになっている。

【００２１】前記比較器１０に入力される前記加算器４
の出力と前記比較器１０の出力との２値化誤差値を減算
器１１で算出し、その２値化誤差値を前記誤差分配回路
９に供給している。

【００２２】前記誤差分配回路９は減算器１１からの注
目画素に対応した２値化誤差値Ｅm,n とラッチ回路６か
らの注目画素に対応した基準白値Ｗm、メモリ５からの
１つ後の基準白値Ｗm+1 、ラッチ回路７からの１つ前の
基準白値Ｗm-1 を入力して２値化誤差値Ｅm,n を誤差記
憶手段である誤差メモリ１２に対して注目画素に対応す
る集積誤差値Ｐm,n の周辺画素Ｐm+1,n 、Ｐm+1,n+1 、
Ｐm,n+1 、Ｐm-1,n+1に分配して記憶させるようになっ
ている。前記誤差メモリ１２の集積誤差値Ｐm,n を前記
加算器４に供給している。

【００２３】この装置においては、先ず切替スイッチ３
のｂ接点をＯＮにしてＣＣＤセンサ１に基準白色板を読
取らせ、そのときＡ／Ｄ変換器２から得られる１ライン
の画素信号をメモリ５に記憶させる。次に切替スイッチ
３のａ接点をＯＮにしてＣＣＤセンサ１に原稿を読取ら
せ、そのときＡ／Ｄ変換器２から得られる画素信号を加
算器４に供給する。

【００２４】一方、前記メモリ５から読み込まれた原稿
の画素信号に同期して同一画素の基準白値（基準白の画
素信号）Ｗm を読出してラッチ回路６にラッチさせ、さ
らに１／２回路８によって値Ｗm を１／２にする。そし
てこの１／２した値Ｗm ／２を閾値Ｔh として前記比較
器１０に供給する。なお、１／２回路８としては割算器
やバスのビットシフトのみを利用したものであってもよ
い。

【００２５】加算器４はＡ／Ｄ変換器２からの注目画素
Ｉm,n と前記誤差メモリ１２からの集積誤差値Ｐm,n を
加算し、その加算値Ｉm,n＋Ｐm,n を比較器１０に供給
する。

【００２６】これにより比較器１０ではＩm,n ＋Ｐm,n
≧Ｔh すなわちＷm ／２のとき白と判定して２５５（＝
11111111）Ｏm,n を出力し、またＩm,n ＋Ｐm,n ＜Ｔh
のとき黒と判定して０（＝00000000）Ｏm,n を出力す
る。

【００２７】そしてこの比較器１０での２値化のとき減
算器１１から２値化誤差Ｅm,n ＝Ｏm,n −（Ｉm,n ＋Ｐ
m,n ）が発生し誤差分配回路９に供給される。そして誤
差分配回路９は２値化誤差Ｅm,n を未処理の周辺画素Ｐ
m+1,n 、Ｐm+1,n+1 、Ｐm,n+1 、Ｐm-1,n+1 に分配す
る。例えば通常の誤差拡散法で均等に１／４ずつ分配す
る場合は、 Ｐm+1,n ＝Ｅm,n ／４ …(1) Ｐm+1,n+1 ＝Ｅm,n ／４ …(2) Ｐm,n+1 ＝Ｅm,n ／４ …(3) Ｐm-1,n+1 ＝Ｅm,n ／４ …(4)

【００２８】となるが、本実施例では２値化の際の閾値
を基準白パターン信号をもとに生成しているため基準白
信号のダイナミックレンジに合わせて分配係数を決定し
ている。すなわち、 Ｐm+1,n ＝Ｅm,n ／４＊（Ｗm+1 ／２５５） …(5) Ｐm+1,n+1 ＝Ｅm,n ／４＊（Ｗm+1 ／２５５） …(6) Ｐm,n+1 ＝Ｅm,n ／４＊（Ｗm ／２５５） …(7) Ｐm-1,n+1 ＝Ｅm,n ／４＊（Ｗm-1 ／２５５） …(8) としている。これにより基準白データの各位置のダイナ
ミックレンジに対応した誤差配分が可能となる。

【００２９】このようにして得られる周辺画素に分配さ
れる誤差分は対応する誤差メモリ１２のアドレスに格納
される。ここで注目画素Ｉm,n に対する集積誤差値Ｐm,
n は下記の式で表されたものが誤差メモリ１２に記憶さ
れることになる。 Ｐm,n ＝（Ｅm-1,n ／４＋Ｅm+1,n-1 ／４＋Ｅm,n-1 ／４＋Ｅm-1,n-1 ／４）＊ （Ｗm ／２５５） …(9)

【００３０】この集積誤差値Ｐm,n を注目画素値Ｉm,n
に加算することにより補正注目画素Ｉm,n ＋Ｐm,n を得
る。そしてこの補正注目画素Ｉm,n ＋Ｐm,n を比較器１
０に供給して１／２回路８からの閾値Ｔh と比較して２
値化出力Ｏm,n を得ることになる。

【００３１】このような処理を行うことにより多値正規
化データを求めること無くシェーディング補正と誤差拡
散２値化処理を１つの処理系を使用して同時に行うこと
ができる。従って構成の簡単化、コスト低下を図ること
ができ、また処理時間の短縮化を図ることができる。

【００３２】なお、本実施例では誤差拡散において未処
理周辺画素への分配係数を均等に１／４ずつ振分けたが
必ずしもこれに限定されるものではなく、どのような分
配の仕方でもよい。また誤差分を分配する未処理周辺画
素の領域を４画素としたが必ずしもこれに限定されるも
のでないのは勿論である。次に本発明の他の実施例を図
面を参照して説明する。なお、前記実施例と同一の部分
には同一の符号を付して詳細な説明は省略する。

【００３３】図３に示すものは、１／２回路８に代えて
乗算器１３及びランダム発生器１４を使用したものであ
る。すなわち前記乗算器１３はラッチ回路６からの基準
白画素値Ｗm をｎ（０＜ｎ＜１）倍して出力し、前記ラ
ンダム発生器１４は前記乗算器１３のｎ値をランダムに
切替えるようになっている。

【００３４】このように基準白画素値Ｗm をｎ倍した出
力を比較器１０での閾値Ｔh としても同様の処理が行え
る。従ってこのようにしても前記実施例と同様の効果が
得られるものである。またｎ値をランダムに切替えるこ
とにより誤差拡散処理特有の縞模様の発生を防止するこ
とが可能となる。

【００３５】図４に示すものは１／２回路８に代えてＲ
ＯＭ（リード・オンリー・メモリ）１５を使用したもの
である。そしてこのＲＯＭ１５中にラッチ回路６からの
基準白画素値Ｗm に対してディザマトリクスに対応する
重み付けを行うデータを格納している。例えば図６に示
す４×４のｂａｙｅｒ型のディザマトリクスを使用し、
図５に示すような処理を副走査方向に４ライン分行い、
この４ライン周期で処理を繰返すことによって原稿１頁
分のディザマトリクスの閾値に対応する重み付けを行な
うことができる。

【００３６】このように２値化の閾値にディザマトリク
スの閾値に対応する重み付けをしたデータを使用するこ
とで、２値化出力はディザマトリクスの周期性に関係す
る特性を持つ。従って得られる２値化データは誤差拡散
処理によるものではあるが画像符号化において圧縮効果
を期待できる。

【００３７】なお、本実施例においてもシェーディング
補正と誤差拡散２値化処理を１つの処理系を使用して同
時に行うことができるので、前記実施例と同様の効果が
得られるものである。

【００３８】図７に示すものは、図１に示した実施例が
誤差分配回路９において基準白データのダイナミックレ
ンジ分の補正を行なって得られる分配係数（式(5) 〜
(8) で示す係数）に基づいて２値化誤差値Ｅm,n を誤差
メモリ１２に対して注目画素に対応する集積誤差値Ｐm,
n の周辺画素Ｐm+1,n 、Ｐm+1,n+1 、Ｐm,n+1 、Ｐm-1,
n+1 に分配して記憶させたのに対して、誤差分配回路
９′は通常の誤差拡散法で均等に１／４ずつ分配する係
数（式(1) 〜(4) で示す係数）に基づいて２値化誤差値
Ｅm,n を誤差メモリ１２に対して注目画素に対応する集
積誤差値Ｐm,n の周辺画素Ｐm+1,n 、Ｐm+1,n+1 、Ｐm,
n+1 、Ｐm-1,n+1 に分配して記憶させている。そして基
準白レベル補正回路１６を別途設けて誤差メモリ１２か
らの集積誤差値Ｐm,n に対して基準白レベルのダイナミ
ックレンジ補正、すなわち＊（Ｗm+1／２５５）をかけ
るようにしている。そして基準白レベル補正回路１６か
らの補正された集積誤差値Ｐm,n を加算器４に供給して
いる。このようにすれば演算回数を減らすことができ、
さらに処理時間の短縮化を図ることができるとともに回
路構成も簡単化できる。

【００３９】図８に示すものは、図７の実施例において
基準白レベル補正回路１６から加算器４への集積誤差値
Ｐm,n の供給部にゲート回路１７を介挿し、制御信号Ｓ
1 によって前記ゲート回路１７を制御して加算器４に対
する集積誤差値Ｐm,n の入力、入力禁止を選択できるよ
うになっている。

【００４０】またＲＯＭ１５′は制御信号Ｓ2 によって
ラッチ回路６からの基準白データを単純に１／２にする
か、あるいはディザマトリクスの閾値に対する重み付け
を行なうか選択できるようになっている。

【００４１】このようにすれば制御信号Ｓ1 によってゲ
ート回路１７を制御して加算器４に対して集積誤差値Ｐ
m,n を入力できようにすれば誤差拡散処理ができ、また
制御信号Ｓ1 によってゲート回路１７を制御して加算器
４に対する集積誤差値Ｐm,nの入力を禁止し、かつ制御
信号Ｓ2 によってＲＯＭ１５′による基準白データを１
／２にする処理を選択すれば単純２値化処理ができ、さ
らに制御信号Ｓ1 によってゲート回路１７を制御して加
算器４に対する集積誤差値Ｐm,n の入力を禁止し、かつ
制御信号Ｓ2 によってＲＯＭ１５′による基準白データ
をディザマトリクスの閾値に対する重み付けを行なう処
理を選択すれば組織的ディザ処理ができる。このように
制御信号Ｓ1 ，Ｓ2 によって各種の２値化処理が簡単に
実現できる。

【００４２】なお、本実施例においても誤差拡散処理を
選択したときにはシェーディング補正と誤差拡散２値化
処理を１つの処理系を使用して同時に行うことができる
ので、前記実施例と同様の効果が得られるものである。

【００４３】

【発明の効果】以上詳述したように本発明によれば、シ
ェーディング補正処理と誤差拡散法による２値化処理を
１つの処理系を使用して同時に行うことができ、構成を
簡単化できるとともにコスト低下を図ることができ、か
つ処理時間の短縮化を図ることができる画像信号処理装
置を提供できるものである。

【図面の簡単な説明】

【図１】 本発明の一実施例を示す回路ブロック図。

【図２】 同実施例における基準白データと閾値との関
係を示すグラフ。

【図３】 本発明の他の実施例を示す回路ブロック図。

【図４】 本発明の他の実施例を示す回路ブロック図。

【図５】 同実施例における基準白データに対する重み
付けを示すグラフ。

【図６】 同実施例における基準白データに対する重み
付けに使用されるディザマトリクスの一例を示す図。

【図７】 本発明の他の実施例を示す回路ブロック図。

【図８】 本発明の他の実施例を示す回路ブロック図。

【符号の説明】 １…ＣＣＤセンサ、２…Ａ／Ｄ変換器、４…加算器、５
…メモリ、８…１／２回路、９…誤差分配回路、１０…
比較器、１１…減算器、１２…誤差メモリ。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 原稿及び基準白パターンを読取る光電変
   換素子と、この光電変換素子からのアナログ信号をデジ
   タル信号に変換するアナログ／デジタル変換器と、前記
   光電変換素子が基準白パターンを読取ったときの前記ア
   ナログ／デジタル変換器出力を１ライン分記憶する基準
   白記憶手段と、前記光電変換素子が原稿を読取ったとき
   の前記アナログ／デジタル変換器出力を２値化するとき
   に、２値化の対象である注目画素の２値化誤差値をその
   周辺の画素に分配して記憶する誤差記憶手段と、前記ア
   ナログ／デジタル変換器からの注目画素の値と前記誤差
   記憶手段に記憶された注目画素に対応した集積誤差値を
   加算して補正注目画素値を出力する加算手段と、前記基
   準白記憶手段から読み出される補正注目画素の位置に対
   応する基準白値に基づいて設定される閾値と前記加算手
   段からの補正注目画素値を比較し、補正注目画素の２値
   化レベルを決定する２値化手段を設けたことを特徴とす
   る画像信号処理装置。
2. 【請求項２】 原稿及び基準白パターンを読取る光電変
   換素子と、この光電変換素子からのアナログ信号をデジ
   タル信号に変換するアナログ／デジタル変換器と、前記
   光電変換素子が基準白パターンを読取ったときの前記ア
   ナログ／デジタル変換器出力を１ライン分記憶する基準
   白記憶手段と、前記光電変換素子が原稿を読取ったとき
   の前記アナログ／デジタル変換器出力を２値化するとき
   に、２値化の対象である注目画素の２値化誤差値をその
   周辺の画素に分配して記憶する誤差記憶手段と、前記ア
   ナログ／デジタル変換器からの注目画素の値と前記誤差
   記憶手段に記憶された注目画素に対応した集積誤差値を
   加算して補正注目画素値を出力する加算手段と、前記基
   準白記憶手段から読み出される補正注目画素の位置に対
   応する基準白値をｎ（０＜ｎ＜１）倍して閾値を出力す
   る閾値出力手段と、この閾値出力手段のｎ値をランダム
   に切替えるランダム発生器と、前記閾値出力手段からの
   閾値と前記加算手段からの補正注目画素値を比較し、補
   正注目画素の２値化レベルを決定する２値化手段を設け
   たことを特徴とする画像信号処理装置。
3. 【請求項３】 原稿及び基準白パターンを読取る光電変
   換素子と、この光電変換素子からのアナログ信号をデジ
   タル信号に変換するアナログ／デジタル変換器と、前記
   光電変換素子が基準白パターンを読取ったときの前記ア
   ナログ／デジタル変換器出力を１ライン分記憶する基準
   白記憶手段と、前記光電変換素子が原稿を読取ったとき
   の前記アナログ／デジタル変換器出力を２値化するとき
   に、２値化の対象である注目画素の２値化誤差値をその
   周辺の画素に分配して記憶する誤差記憶手段と、前記ア
   ナログ／デジタル変換器からの注目画素の値と前記誤差
   記憶手段に記憶された注目画素に対応した集積誤差値を
   加算して補正注目画素値を出力する加算手段と、前記基
   準白記憶手段から読み出される補正注目画素の位置に対
   応する基準白値にディザマトリクスの閾値に対応した重
   み付けを行って閾値を出力する閾値出力手段と、この閾
   値出力手段からの閾値と前記加算手段からの補正注目画
   素値を比較し、補正注目画素の２値化レベルを決定する
   ２値化手段を設けたことを特徴とする画像信号処理装
   置。
4. 【請求項４】 原稿及び基準白パターンを読取る光電変
   換素子と、この光電変換素子からのアナログ信号をデジ
   タル信号に変換するアナログ／デジタル変換器と、前記
   光電変換素子が基準白パターンを読取ったときの前記ア
   ナログ／デジタル変換器出力を１ライン分記憶する基準
   白記憶手段と、前記光電変換素子が原稿を読取ったとき
   の前記アナログ／デジタル変換器出力を２値化するとき
   に、２値化の対象である注目画素の２値化誤差値をその
   周辺の画素に分配して記憶する誤差記憶手段と、注目画
   素の２値化誤差値をその周辺の画素に分配する分配係数
   を、その分配する画素の位置に対応する基準白値に比例
   して重み付けさせる重み付け手段と、この重み付け手段
   により重み付けされた前記誤差記憶手段からの注目画素
   に対応した集積誤差値と前記アナログ／デジタル変換器
   からの注目画素の値を加算して補正注目画素値を出力す
   る加算手段と、前記基準白記憶手段から読み出される補
   正注目画素の位置に対応する基準白値に基づいて設定さ
   れる閾値と前記加算手段からの補正注目画素値を比較
   し、補正注目画素の２値化レベルを決定する２値化手段
   を設けたことを特徴とする画像信号処理装置。
5. 【請求項５】 原稿及び基準白パターンを読取る光電変
   換素子と、この光電変換素子からのアナログ信号をデジ
   タル信号に変換するアナログ／デジタル変換器と、前記
   光電変換素子が基準白パターンを読取ったときの前記ア
   ナログ／デジタル変換器出力を１ライン分記憶する基準
   白記憶手段と、前記光電変換素子が原稿を読取ったとき
   の前記アナログ／デジタル変換器出力を２値化するとき
   に、２値化の対象である注目画素の２値化誤差値をその
   周辺の画素に分配して記憶する誤差記憶手段と、前記ア
   ナログ／デジタル変換器からの注目画素の値と前記誤差
   記憶手段に記憶された注目画素に対応した集積誤差値を
   加算して補正注目画素値を出力する加算手段と、この加
   算手段への集積誤差値の入力及び入力禁止を制御する制
   御手段と、前記基準白記憶手段から読み出される補正注
   目画素の位置に対応する基準白値に基づいて設定される
   閾値と前記加算手段からの補正注目画素値を比較し、補
   正注目画素の２値化レベルを決定する２値化手段を設
   け、前記制御手段により集積誤差値の入力及び入力禁止
   を行うことによりランダムディザ処理、単純２値化処理
   及び組織的ディザ処理の１つを選択的に行うことを特徴
   とする画像信号処理装置。