JP3054249B2 - Lead frame assembly - Google Patents

Lead frame assembly

Info

Publication number
JP3054249B2
JP3054249B2 JP28022691A JP28022691A JP3054249B2 JP 3054249 B2 JP3054249 B2 JP 3054249B2 JP 28022691 A JP28022691 A JP 28022691A JP 28022691 A JP28022691 A JP 28022691A JP 3054249 B2 JP3054249 B2 JP 3054249B2
Authority
JP
Japan
Prior art keywords
metal plate
lead
lead frame
chip
wiring path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28022691A
Other languages
Japanese (ja)
Other versions
JPH05121639A (en
Inventor
正人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP28022691A priority Critical patent/JP3054249B2/en
Publication of JPH05121639A publication Critical patent/JPH05121639A/en
Application granted granted Critical
Publication of JP3054249B2 publication Critical patent/JP3054249B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積装置のパッ
ケージングに適用するリードフレーム組立体に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame assembly used for packaging a semiconductor integrated device.

【0002】[0002]

【従来の技術】図3は従来のリードフレーム組立体の構
造図である。1は打ち抜き加工によって多数のリード
(代表して1a、1b)を形成した単体の金属部品(い
わゆるリードフレーム)であり、リードフレーム1の多
数のリードは、それぞれ電源用、グランド用、および入
出力信号用に割り当てられている。以下、リード1aを
グランド用,リード1bを電源用、その他の図示しない
リードを入出力信号用とする。
2. Description of the Related Art FIG. 3 is a structural view of a conventional lead frame assembly. Reference numeral 1 denotes a single metal component (a so-called lead frame) in which a number of leads (1a and 1b) are formed by punching, and a number of leads of the lead frame 1 are used for a power supply, a ground, and an input / output, respectively. Assigned for signals. Hereinafter, the lead 1a is used for ground, the lead 1b is used for power, and other leads (not shown) are used for input / output signals.

【0003】リード1aには第1の金属板2が、また、
リード1bには第2の金属板3が接続されており、全て
のリードと第2の金属板3の間、および第2の金属板3
と第1の金属板2の間に、絶縁樹脂4、5が挟装されて
いる。すなわち下側から順次に、第1の金属板2、絶縁
樹脂4、第2の金属板3,絶縁樹脂5および全てのリー
ドが積層され、いわゆる多層リードフレームと呼ばれる
組立体を構成している。ちなみに,絶縁樹脂4,5は,
通常,樹脂製テ−プの両面に接着剤層を形成したものが
用いられている。なお、第1、第2の金属板2、3と絶
縁樹脂4、5によって形成された凹部はキャビティであ
り、このキャビティ内に半導体集積装置のチップ6が搭
載されるようになっている。
A lead 1a is provided with a first metal plate 2,
The second metal plate 3 is connected to the lead 1b, and is connected between all the leads and the second metal plate 3, and between the second metal plate 3 and the lead 1b.
Insulating resins 4 and 5 are interposed between the first metal plate 2 and the first metal plate 2. That is, the first metal plate 2, the insulating resin 4, the second metal plate 3, the insulating resin 5, and all the leads are sequentially laminated from the lower side to form an assembly called a so-called multilayer lead frame. By the way, the insulating resins 4 and 5
Usually, a resin tape in which an adhesive layer is formed on both sides is used. The recess formed by the first and second metal plates 2 and 3 and the insulating resins 4 and 5 is a cavity, and the chip 6 of the semiconductor integrated device is mounted in the cavity.

【0004】このような多層リードフレーム組立体によ
れば、キャビティ内に搭載されたチップ6が直接第1の
金属板2に接触し、この第1の金属板2がヒートスプレ
ッタ(放熱板)として機能するので、熱放散性を向上で
きる。また、グランド用リード1aと電源用リード1b
によって伝えられた電源電圧を、第1および第2の金属
板2、3によってチップ6のきわめて近くまで配電で
き、微小断面径のワイヤ長を短縮化して電源系のリード
インダクタンス分を少なくすることができる。これは、
線路特性の改善であり、例えば電源系であればバウンス
雑音を抑制するのに有効である。
According to such a multilayer lead frame assembly, the chip 6 mounted in the cavity directly contacts the first metal plate 2, and the first metal plate 2 functions as a heat spreader (radiator plate). Therefore, heat dissipation can be improved. Also, a ground lead 1a and a power lead 1b
The power supply voltage transmitted by the first and second metal plates 2 and 3 can be distributed to a position very close to the chip 6, and the wire length of a minute cross section can be shortened to reduce the lead inductance of the power supply system. it can. this is,
This is an improvement in line characteristics. For example, a power supply system is effective in suppressing bounce noise.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来例のように、特定のリードに接続した金属板を介して
信号の受け渡しを行い、これによって線路特性の改善を
図るようにしたものにあっては、金属板の積層限界か
ら、線路特性の改善作用をリード2本程度のきわめて少
ない信号種(上記の従来例ではグランドと電源の2種
類)にしか適用できないという問題点がある。
However, as in the above-mentioned conventional example, signals are transferred via a metal plate connected to a specific lead, thereby improving line characteristics. However, there is a problem that the effect of improving the line characteristics can be applied only to a very small number of signal types (about two types of grounds and power sources in the above-described conventional example) due to the limit of lamination of metal plates.

【0006】なお、インナーリードをチップ6方向に延
長すれば、かかる問題点を解決できるが、チップ6に近
付くにつれてインナーリードの間隔が狭くなるため、特
に多ピンリードフレームの場合に限界がある。そこで、
本発明は、熱放散性を向上しつつ、ピン数に制限される
ことなく多くの信号種の線路特性を改善することを目的
とする。
If the inner leads are extended in the direction of the chip 6, such a problem can be solved. However, since the distance between the inner leads becomes smaller as the inner leads are approached, there is a limit particularly in the case of a multi-pin lead frame. Therefore,
An object of the present invention is to improve the line characteristics of many signal types without being limited by the number of pins while improving heat dissipation.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために、インナーリードの内端部が取り囲む領域
よりも大きな面を持つ金属板と、前記金属板の面に絶縁
を介して形成された配線経路とを備え、前記金属板及
び前記絶縁層を貫通する貫通穴の内壁にめっきを施して
形成したスルーホールにより所定の配線経路と前記金属
板との間を電気的に接続したこと、及び前記インナーリ
ードの内端部と前記配線経路の外端部とを接合したこと
を特徴とする。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a metal plate having a surface larger than a region surrounded by an inner end of an inner lead;
A shape made the wiring path through the layer, the metal plate及
And plating the inner wall of the through hole penetrating the insulating layer.
A predetermined wiring path and the metal
A plate is electrically connected to the inner lead , and an inner end of the inner lead is joined to an outer end of the wiring path.

【0008】また、好ましくは、金属板を、グランド層
又は電源層として用いることを特徴とする。
[0008] In addition, preferably, a metallic plate, the ground layer
Alternatively, it is characterized by being used as a power supply layer .

【0009】[0009]

【作用】本発明では、導電膜上の配線経路と搭載チップ
の間がワイヤで接続され、すなわちワイヤと配線経路を
介してチップとインナーリードの間が接続される。ここ
で、配線経路はエッチング等の微細加工によって精密か
つ自在に作られる。したがって、ピン数に制限されるこ
となく、線路特性の改善が図られる。
According to the present invention, the wiring path on the conductive film and the mounted chip are connected by a wire, that is, the chip and the inner lead are connected via the wire and the wiring path. Here, the wiring path is made precisely and freely by fine processing such as etching. Therefore, the line characteristics can be improved without being limited by the number of pins.

【0010】また、強度のほとんどを金属板によって負
担できるので、絶縁材料を薄くでき、導電膜に伝えられ
るチップ熱を効率よく金属板へと逃すことができる。
Further, since most of the strength can be borne by the metal plate, the thickness of the insulating material can be reduced, and the chip heat transmitted to the conductive film can be efficiently released to the metal plate.

【0011】[0011]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1、図2は本発明に係るリードフレーム組立体
の一実施例を示す図である。図1において、本実施例の
リードフレーム組立体10は、打ち抜き加工によって多
数のリード11a、11bを形成した単体の金属部品1
1(リードフレーム)と、リード11a、11bのイン
ナーリード側に接続されるチップ搭載用基板12とを有
する。
Embodiments of the present invention will be described below with reference to the drawings. 1 and 2 are views showing an embodiment of a lead frame assembly according to the present invention. In FIG. 1, a lead frame assembly 10 of the present embodiment is a single metal component 1 having a large number of leads 11a and 11b formed by punching.
1 (lead frame) and a chip mounting substrate 12 connected to the inner leads of the leads 11a and 11b.

【0012】チップ搭載用基板12は金属板13の一面
に絶縁樹脂等の絶縁材料14を介して銅箔15を被着し
構成する。導電膜としての銅箔15には、エッチング加
工によるパターンが形成される。それぞのパターンは、
半導体集積装置のチップ16を搭載するための部分17
(以下、チップ搭載部分)や、多数の配線経路(代表し
て18〜22)など、用途別に最適な形状、最適なルー
トとなるように形成されている。ここで、金属板13に
は、複数個のスルーホール23、24が開けられてお
り、スルーホールのめっきと金属板13の裏面めっきと
を介して、例えばグランド用の特定の配線経路と金属板
13との間が電気的に接続されるようになっている。な
お、25はソルダーレジストである。
The chip mounting substrate 12 is formed by attaching a copper foil 15 to one surface of a metal plate 13 via an insulating material 14 such as an insulating resin. On the copper foil 15 as the conductive film, a pattern is formed by etching. Each pattern is
Part 17 for mounting chip 16 of semiconductor integrated device
(Hereinafter, a chip mounting portion) and a large number of wiring paths (typically 18 to 22) are formed so as to have an optimal shape and an optimal route for each application. Here, a plurality of through holes 23 and 24 are formed in the metal plate 13. For example, a specific wiring path for ground and a metal plate are formed through the plating of the through holes and the back surface plating of the metal plate 13. 13 is electrically connected. In addition, 25 is a solder resist.

【0013】次に、図2を参照しながら、チップ搭載用
基板12の製造工程を説明する。 [図2(a)の工程]まず、金属板13の一面に、耐熱
性、絶縁性および接着性(強度は重要ではない)を備え
た絶縁材料14(好ましくはエポキシ系樹脂またはポリ
イミド系樹脂)を介して銅箔15を積層し、 [図2(b)の工程]所定の位置に貫通穴(スルーホー
ル)23、24を穿設する。 [図2(c)の工程]次いで、スルーホール23、24
の内壁と金属板13の裏面を含む全体にめっきを施した
後、 [図2(d)の工程]銅箔15をエッチング加工して、
チップ搭載部分17や多数の配線経路(代表して18〜
22)などを形成し、 [図2(e)の工程]最後に、金属板13の裏面側にソ
ルダーレジスト25を付けて完成する。
Next, the manufacturing process of the chip mounting substrate 12 will be described with reference to FIG. [Step of FIG. 2A] First, an insulating material 14 (preferably epoxy resin or polyimide resin) having heat resistance, insulation and adhesion (strength is not important) is provided on one surface of a metal plate 13. [Step of FIG. 2 (b)] Through holes (through holes) 23 and 24 are formed at predetermined positions. [Step of FIG. 2 (c)] Then, through holes 23 and 24
After plating the entire surface including the inner wall of the metal plate 13 and the back surface of the metal plate 13, the process shown in FIG.
The chip mounting portion 17 and a large number of wiring paths (typically 18 to
22), etc. [Step of FIG. 2 (e)] Finally, a solder resist 25 is applied to the back surface of the metal plate 13 to complete the process.

【0014】以上のような構造を有する本実施例のリー
ドフレーム組立体によれば、 (1) チップ16の保持強度は、主として金属板13
が負担するので、絶縁樹脂14を薄くすることができ、
銅箔15に伝えられたチップ16の熱を金属板13へと
効率よく逃すことができる。したがって、熱放散性を向
上できる。 (2) 銅箔15に対するエッチング加工によって配線
経路を精密かつ自在に形成できるので、ピン数が多い場
合でも線路特性の改善を支障なく図ることができる。 (3) スルーホールによって特定の配線経路と金属板
13とを接続するので、金属板13を例えばグランド層
あるいは電源層として使用できる。 (4) 通常のプリント基板の製造工程を利用できるの
で、コスト的に有利なものとすることができる。
According to the lead frame assembly of the present embodiment having the above-described structure, (1) the holding strength of the chip 16 is mainly
, The insulating resin 14 can be made thinner,
The heat of the chip 16 transmitted to the copper foil 15 can be efficiently released to the metal plate 13. Therefore, heat dissipation can be improved. (2) Since the wiring path can be formed accurately and freely by etching the copper foil 15, even if the number of pins is large, the line characteristics can be improved without any trouble. (3) Since a specific wiring path is connected to the metal plate 13 by a through hole, the metal plate 13 can be used as, for example, a ground layer or a power supply layer. (4) Since a normal printed circuit board manufacturing process can be used, the cost can be reduced.

【0015】なお、実施例では、配線経路と金属板との
間の電気的接続をスルーホールによって行っているが、
例えば、絶縁材料14の所定位置を切り欠き、その切り
欠き部を介して直接、配線経路(銅箔15)と金属板1
3を接続してもよい。また、実施例では、チップ搭載用
基板12上にチップ16だけを搭載しているが、これに
限らず、例えば抵抗等の回路素子を搭載してもよい。
In the embodiment, the electrical connection between the wiring path and the metal plate is made by a through hole.
For example, a predetermined position of the insulating material 14 is cut out, and the wiring path (copper foil 15) and the metal plate 1 are directly cut through the cutout.
3 may be connected. In the embodiment, only the chip 16 is mounted on the chip mounting substrate 12, but the invention is not limited to this, and a circuit element such as a resistor may be mounted.

【0016】[0016]

【発明の効果】本発明によれば、チップ搭載時には、イ
ンナーリードとチップ間に、エッチング加工によって形
成した配線経路を介在させ得るように構成したので、熱
放散性を向上しつつ、ピン数に制限されることなく多く
の信号種の線路特性を改善することができる。
According to the present invention, when a chip is mounted, a wiring path formed by etching can be interposed between the inner lead and the chip, so that the number of pins can be reduced while improving heat dissipation. The line characteristics of many signal types can be improved without limitation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】一実施例の構造図である。FIG. 1 is a structural diagram of one embodiment.

【図2】一実施例のチップ搭載用基板の製造工程図であ
る。
FIG. 2 is a manufacturing process diagram of the chip mounting substrate of one embodiment.

【図3】従来例の構造図である。FIG. 3 is a structural view of a conventional example.

【符号の説明】[Explanation of symbols]

16:チップ 13:金属板 14:絶縁材料 15:銅箔(導電膜) 17:チップの搭載部分 18〜22:配線経路 16: Chip 13: Metal plate 14: Insulating material 15: Copper foil (conductive film) 17: Chip mounting portion 18-22: Wiring path

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】インナーリードの内端部が取り囲む領域よ
りも大きな面を持つ金属板と、前記金属板の面に絶縁
を介して形成された配線経路とを備え、前記金属板及び
前記絶縁層を貫通する貫通穴の内壁にめっきを施して形
成したスルーホールにより所定の配線経路と前記金属板
との間を電気的に接続したこと、及び前記インナーリー
ドの内端部と前記配線経路の外端部とを接合したことを
特徴とするリードフレーム組立体。
And 1. A metal having a large surface of the inner end portion surrounds the region of the inner lead plate, and a shape made the wiring path through the insulating layer <br/> on the surface of the metal plate, wherein Metal plate and
The inner wall of the through hole penetrating the insulating layer is plated to form
A predetermined wiring route and the metal plate
And an inner end of the inner lead and an outer end of the wiring path are joined.
【請求項2】前記金属板を、グランド層又は電源層とし
て用いることを特徴とする請求項1記載のリードフレー
ム組立体。
2. The method according to claim 1, wherein the metal plate is a ground layer or a power supply layer.
Claim 1 lead frame assembly, wherein the use Te.
JP28022691A 1991-10-28 1991-10-28 Lead frame assembly Expired - Fee Related JP3054249B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28022691A JP3054249B2 (en) 1991-10-28 1991-10-28 Lead frame assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28022691A JP3054249B2 (en) 1991-10-28 1991-10-28 Lead frame assembly

Publications (2)

Publication Number Publication Date
JPH05121639A JPH05121639A (en) 1993-05-18
JP3054249B2 true JP3054249B2 (en) 2000-06-19

Family

ID=17622071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28022691A Expired - Fee Related JP3054249B2 (en) 1991-10-28 1991-10-28 Lead frame assembly

Country Status (1)

Country Link
JP (1) JP3054249B2 (en)

Also Published As

Publication number Publication date
JPH05121639A (en) 1993-05-18

Similar Documents

Publication Publication Date Title
US5631497A (en) Film carrier tape and laminated multi-chip semiconductor device incorporating the same
US5196725A (en) High pin count and multi-layer wiring lead frame
US4949225A (en) Circuit board for mounting electronic components
JPH08264956A (en) Electrical connecting structure
US5953594A (en) Method of making a circuitized substrate for chip carrier structure
US6221694B1 (en) Method of making a circuitized substrate with an aperture
US6207354B1 (en) Method of making an organic chip carrier package
JP3104749B2 (en) Circuit device and method of manufacturing the same
JP3054249B2 (en) Lead frame assembly
JP2620611B2 (en) Substrate for mounting electronic components
JPH1167963A (en) Semiconductor device
JP2753766B2 (en) Substrate for mounting electronic components
JP2753767B2 (en) Substrate for mounting electronic components
JP2784525B2 (en) Substrate for mounting electronic components
JP2623980B2 (en) Manufacturing method of substrate with lead for semiconductor mounting
JP2784523B2 (en) Substrate for mounting electronic components
JPH0629421A (en) Electronic parts mounting board
JP2001291817A (en) Electronic circuit device and multilayer printed wiring board
JP2753764B2 (en) Substrate for mounting electronic components
JP2527507B2 (en) Lead frame and semiconductor device using the same
JP2872531B2 (en) Semiconductor module substrate and semiconductor device using the same
JP2917932B2 (en) Semiconductor package
JPH05326814A (en) Lead frame for mounting electronic circuit device
JP3506789B2 (en) Semiconductor package
JPH06232325A (en) Composit lead frame

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees