JP2001291817A - Electronic circuit device and multilayer printed wiring board - Google Patents

Electronic circuit device and multilayer printed wiring board

Info

Publication number
JP2001291817A
JP2001291817A JP2000108043A JP2000108043A JP2001291817A JP 2001291817 A JP2001291817 A JP 2001291817A JP 2000108043 A JP2000108043 A JP 2000108043A JP 2000108043 A JP2000108043 A JP 2000108043A JP 2001291817 A JP2001291817 A JP 2001291817A
Authority
JP
Japan
Prior art keywords
substrate
layer
circuit device
electronic circuit
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000108043A
Other languages
Japanese (ja)
Inventor
Masuo Kato
益雄 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000108043A priority Critical patent/JP2001291817A/en
Publication of JP2001291817A publication Critical patent/JP2001291817A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer printed wiring board which enables high density mounting including electronic components capable of cutting off electric influence between mounted components, and is formed by a simple process, and an electronic circuit device including the printed board. SOLUTION: This multilayer printed wiring board is provided with a first wiring layer 2, a second insulating substrate 1b, a second wiring layer 2 and a third insulating substrate 1a which are laminated in order on a first insulating substrate 1c, a vacancy 6 formed in a part of the second substrate 1b, built-in electronic components 3c, 4 formed on a surface of the first substrate 1 c which faces the vacancy 6, a metal layer 7a formed on a surface of the third substrate 1 a which faces at least the vacancy 6, and columnar metal wiring 7b formed in the second substrate 1 b in the vicinity of the vacancy 6. The electronic circuit device includes the printed wiring board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品が内蔵さ
れ、電子部品の高密度実装が可能である多層プリント配
線板およびそれを含む電子回路装置に関し、特に、内蔵
部品と表面実装部品あるいは外部との電気的影響が遮断
された多層プリント配線板およびそれを含む電子回路装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board in which electronic components are embedded and electronic components can be mounted at high density, and an electronic circuit device including the multilayer printed wiring board. The present invention relates to a multilayer printed wiring board in which the electrical influence of the printed circuit board is blocked and an electronic circuit device including the same.

【0002】[0002]

【従来の技術】多層プリント配線板は導電体層と絶縁基
板とが順次積層された構造を有し、導電体層からなる配
線の収容量が大きいという特徴をもつ。多層プリント配
線板の表面には例えば半導体チップ等の電子部品が搭載
される。また、多層プリント配線板の内部に、導電体層
あるいは絶縁基板の一部が除去された空孔を設け、その
空孔に半導体チップ等の電子部品を内蔵した多層プリン
ト配線板もある。多層プリント配線板の表面だけでな
く、内部にも電子部品を実装することにより、多層プリ
ント配線板の実装密度を格段に向上させることができ
る。
2. Description of the Related Art A multilayer printed wiring board has a structure in which a conductor layer and an insulating substrate are sequentially laminated, and is characterized in that a large amount of wiring of the conductor layer is accommodated. Electronic components such as semiconductor chips are mounted on the surface of the multilayer printed wiring board. There is also a multilayer printed wiring board in which a hole from which a part of a conductive layer or an insulating substrate is removed is provided inside the multilayer printed wiring board and an electronic component such as a semiconductor chip is built in the hole. By mounting electronic components not only on the surface of the multilayer printed wiring board but also inside it, the mounting density of the multilayer printed wiring board can be significantly improved.

【0003】図6(a)および(b)に、従来のプリン
ト配線板に電子部品が実装された電子回路装置の断面図
を示す。図6(a)および(b)に示す電子回路装置は
それぞれ、絶縁性の上層基板1aの片面に配線となる導
電体層2が形成されており、上層基板1aに導電体層2
と接続するように電子部品3aが実装されている。下層
基板1cの両面にも導電体層2が形成されており、下層
基板1cの両面には導電体層2と接続するように電子部
品3cあるいは半導体チップ4が実装されている。
FIGS. 6A and 6B are sectional views of a conventional electronic circuit device in which electronic components are mounted on a printed wiring board. In each of the electronic circuit devices shown in FIGS. 6A and 6B, a conductor layer 2 serving as a wiring is formed on one surface of an insulating upper substrate 1a, and the conductor layer 2 is formed on the upper substrate 1a.
The electronic component 3a is mounted so as to be connected to the electronic component 3a. Conductive layers 2 are also formed on both surfaces of lower substrate 1c, and electronic components 3c or semiconductor chips 4 are mounted on both surfaces of lower substrate 1c so as to be connected to conductive layers 2.

【0004】従来のプリント配線板に電子部品を実装す
る場合、積層される絶縁基板のうちの少なくとも1つ
に、金属ケースを用いてシールドが行われていた。例え
ば、図6(a)または(b)に示す電子回路装置におい
ては、表面に実装された電子部品3cあるいは半導体チ
ップ4を含む下層基板1cは、全体が金属ケース5によ
り被覆されている。
When mounting electronic components on a conventional printed wiring board, at least one of the laminated insulating substrates is shielded using a metal case. For example, in the electronic circuit device shown in FIG. 6A or 6B, the lower substrate 1c including the electronic component 3c or the semiconductor chip 4 mounted on the surface is entirely covered with the metal case 5.

【0005】このようなシールド構造とすることによ
り、上層基板1aに実装された電子部品3aと、下層基
板1cに実装された電子部品3cとの相互の電気的な影
響を遮断して、例えば電磁波による雑音等の問題の軽減
が図られていた。また、このようなシールド構造によ
り、下層基板1cに実装された電子部品3cと外部との
電気的な影響も遮断されていた。
[0005] With such a shield structure, mutual electric influence between the electronic component 3a mounted on the upper substrate 1a and the electronic component 3c mounted on the lower substrate 1c is cut off, for example, to prevent electromagnetic waves. Thus, problems such as noise due to noise were reduced. Further, with such a shield structure, the electric influence between the electronic component 3c mounted on the lower substrate 1c and the outside is also cut off.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記の
ように従来のプリント配線板に電子部品を実装し、積層
される絶縁基板を金属ケースを用いてシールドした場合
には、電子部品が実装された電子回路装置全体の厚さが
大きくなるという問題がある。また、金属ケースを設け
ることによる重量の増加の問題もある。
However, as described above, when electronic components are mounted on a conventional printed wiring board and the laminated insulating substrate is shielded using a metal case, the electronic components are mounted. There is a problem that the thickness of the entire electronic circuit device increases. In addition, there is a problem that the weight is increased by providing the metal case.

【0007】一方、金属ケースのかわりに、樹脂モール
ド表面に金属被膜が形成されたものをシールド部材とし
て用いる場合もある。この場合には、金属ケースの場合
に比較して重量の増加は小さいが、電子回路装置全体の
厚さが増大する問題は解消されない。
On the other hand, instead of a metal case, a resin mold having a metal film formed on its surface may be used as a shield member. In this case, the increase in weight is smaller than that in the case of the metal case, but the problem that the thickness of the entire electronic circuit device increases is not solved.

【0008】上記のように、絶縁基板上の実装部品間の
相互の電気的影響、あるいは内蔵された実装部品と外部
との電気的影響を遮断するため、金属ケースあるいは金
属被膜を有する樹脂ケースを設ける場合、絶縁基板の層
間を接合させる前に、金属ケースまたは樹脂ケースを取
り付ける工程が必要となる。
As described above, a metal case or a resin case having a metal coating is used to cut off the mutual electric influence between the mounted components on the insulating substrate or the electric effect between the built-in mounted components and the outside. If provided, a step of attaching a metal case or a resin case is required before joining the layers of the insulating substrate.

【0009】さらに、金属あるいは樹脂からなるケース
を用いて基板間をシールドした場合に、上層基板と下層
基板とを電気的に導通させるためには、例えば図6
(a)に示すように、金属ケース5を避けて外部配線1
0を設ける必要がある。あるいは、図6(b)に示すよ
うに、金属ケース5に孔5aを設けて孔5a内に外部配
線10を通す必要がある。
Further, when a case made of metal or resin is used to shield between the substrates, in order to electrically connect the upper substrate and the lower substrate, for example, as shown in FIG.
(A) As shown in FIG.
0 must be provided. Alternatively, as shown in FIG. 6B, it is necessary to provide a hole 5a in the metal case 5 and pass the external wiring 10 through the hole 5a.

【0010】したがって、図6(a)に示すように金属
ケース5を避けて外部配線10を設ける場合には、外部
配線10とそれを被覆する絶縁物(不図示)が装置を小
型化する上で妨げとなる。一方、図6(b)に示すよう
に金属ケース5の孔5a内に外部配線10を通す場合に
は、金属ケース5に孔5aを設ける工程と、孔5a内を
通した外部配線10と基板との接続を行う工程が必要と
なる。
Therefore, when the external wiring 10 is provided avoiding the metal case 5 as shown in FIG. 6A, the external wiring 10 and an insulator (not shown) covering the external wiring 10 reduce the size of the device. In the way. On the other hand, when the external wiring 10 is passed through the hole 5a of the metal case 5 as shown in FIG. 6B, the step of providing the hole 5a in the metal case 5 and the step of providing the external wiring 10 through the hole 5a and the substrate Requires a step of making connection with

【0011】本発明は上記の問題点に鑑みてなされたも
のであり、したがって本発明は、電子部品が高密度に実
装され、基板間を接続する外部配線が不要であり、かつ
薄型化および軽量化された電子回路装置を提供すること
を目的とする。また本発明は、内蔵電子部品と表面実装
部品あるいは外部との電気的な影響を遮断することがで
きる電子回路装置を提供することを目的とする。
The present invention has been made in view of the above problems, and therefore, the present invention has a high density of electronic components mounted thereon, does not require external wiring for connecting boards, and is thin and lightweight. It is an object to provide a simplified electronic circuit device. It is another object of the present invention to provide an electronic circuit device capable of cutting off the electrical influence between a built-in electronic component and a surface mount component or the outside.

【0012】さらに本発明は、電子部品を内蔵して電子
部品を高密度に実装し、実装部品間の電気的な影響を遮
断することが可能であり、かつ、簡略な工程で形成され
る多層プリント配線板を提供することを目的とする。
Further, the present invention provides a multi-layer structure in which electronic components are built-in, electronic components can be mounted at high density, electrical effects between the mounted components can be cut off, and a simple process can be used. It is an object to provide a printed wiring board.

【0013】[0013]

【課題を解決するための手段】上記の目的を達成するた
め、本発明の電子回路装置は、第1の基板と、前記第1
の基板上に形成された第1の配線層と、前記第1の配線
層上に形成された第2の基板と、前記第2の基板上に形
成された第2の配線層と、前記第2の配線層上に形成さ
れた第3の基板と、前記第2の基板の一部に形成され
た、前記第2の基板を貫通する空孔と、前記空孔に面し
た前記第1の基板表面に形成された内蔵電子部品と、少
なくとも前記空孔に面した前記第3の基板表面を含む、
前記第2の基板と前記第3の基板との層間に形成された
金属層と、前記空孔近傍の前記第2の基板に形成され、
導電体が埋め込まれた少なくとも1つのスルーホールと
を少なくとも有することを特徴とする。
To achieve the above object, an electronic circuit device according to the present invention comprises a first substrate and a first substrate.
A first wiring layer formed on the first wiring layer, a second substrate formed on the first wiring layer, a second wiring layer formed on the second substrate, A third substrate formed on the second wiring layer, a hole formed in a part of the second substrate, penetrating the second substrate, and the first substrate facing the hole. Including a built-in electronic component formed on a substrate surface, and the third substrate surface facing at least the hole;
A metal layer formed between the second substrate and the third substrate, and a metal layer formed on the second substrate near the hole;
And at least one through hole in which a conductor is embedded.

【0014】本発明の電子回路装置は好適には、前記ス
ルーホール内の前記導電体は前記金属層と電気的に接続
することを特徴とする。本発明の電子回路装置は好適に
は、複数の前記スルーホールが前記空孔を取り囲むよう
に点在して配置されていることを特徴とする。
The electronic circuit device according to the present invention is preferably characterized in that the conductor in the through hole is electrically connected to the metal layer. The electronic circuit device according to the present invention is preferably characterized in that a plurality of the through holes are arranged so as to surround the holes.

【0015】本発明の電子回路装置は好適には、前記第
1の基板と前記第2の基板との層間に、複数の前記スル
ーホール内の前記導電体を電気的に接続する導電層を有
することを特徴とする。あるいは、本発明の電子回路装
置は好適には、前記第2の基板と前記第3の基板との層
間に、複数の前記スルーホール内の前記導電体を電気的
に接続する導電層を有することを特徴とする。
The electronic circuit device of the present invention preferably has a conductive layer between the first substrate and the second substrate for electrically connecting the conductors in the plurality of through holes. It is characterized by the following. Alternatively, the electronic circuit device of the present invention preferably has a conductive layer for electrically connecting the conductors in the plurality of through holes between layers between the second substrate and the third substrate. It is characterized by.

【0016】本発明の電子回路装置は好適には、前記第
1の基板に、少なくとも前記第1の配線層と接続する信
号配線が埋め込まれたバイアホールを有することを特徴
とする。本発明の電子回路装置は好適には、前記第2の
基板に、前記第1の配線層と前記第2の配線層とを接続
する信号配線が埋め込まれたバイアホールを有すること
を特徴とする。本発明の電子回路装置は好適には、前記
第3の基板に、少なくとも前記第2の配線層と接続する
信号配線が埋め込まれたバイアホールを有することを特
徴とする。
The electronic circuit device according to the present invention is preferably characterized in that the first substrate has a via hole in which at least a signal wiring connected to the first wiring layer is embedded. The electronic circuit device according to the present invention is preferably characterized in that the second substrate has a via hole in which a signal wiring for connecting the first wiring layer and the second wiring layer is embedded. . The electronic circuit device according to the present invention is preferably characterized in that the third substrate has a via hole in which at least a signal wiring connected to the second wiring layer is embedded.

【0017】本発明の電子回路装置は、好適には、前記
第3の基板上に形成された第3の配線層と、前記第3の
配線層上に形成された表面実装電子部品とを有すること
を特徴とする。本発明の電子回路装置は、好適には、前
記空孔に面した前記第3の基板表面の前記金属層は、前
記第2の配線層と同一の層からなることを特徴とする。
あるいは、本発明の電子回路装置は好適には、前記金属
層は金属めっき層であることを特徴とする。あるいは、
本発明の電子回路装置は、好適には、前記金属層は貼付
された金属シートであることを特徴とする。
The electronic circuit device of the present invention preferably has a third wiring layer formed on the third substrate, and a surface-mounted electronic component formed on the third wiring layer. It is characterized by the following. In the electronic circuit device according to the present invention, preferably, the metal layer on the surface of the third substrate facing the holes is formed of the same layer as the second wiring layer.
Alternatively, the electronic circuit device of the present invention is preferably characterized in that the metal layer is a metal plating layer. Or,
The electronic circuit device of the present invention is preferably characterized in that the metal layer is a bonded metal sheet.

【0018】これにより、従来の電子回路装置において
実装部品間の電気的な影響を遮断するために用いられて
いた金属ケース等が不要となり、電子回路装置の薄型化
および軽量化が可能となる。本発明の電子回路装置によ
れば、基板の空孔内に金属層が形成され、かつ、空孔近
傍に導電体が埋め込まれたスルーホールが形成されてい
ることにより、内蔵電子部品と表面実装部品あるいは外
部との電気的な影響が遮断される。また、本発明の電子
回路装置は、電子部品が表面のみでなく内部にも実装さ
れていることから、電子部品の高密度実装が可能であ
る。
This eliminates the need for a metal case or the like used in conventional electronic circuit devices to cut off the electrical influence between the mounted components, thereby making it possible to reduce the thickness and weight of the electronic circuit device. ADVANTAGE OF THE INVENTION According to the electronic circuit device of this invention, since a metal layer is formed in the hole of a board | substrate and the through-hole in which the conductor was buried near the hole is formed, the built-in electronic component and the surface mounting The electrical influence on the parts or the outside is cut off. Further, in the electronic circuit device of the present invention, since the electronic components are mounted not only on the surface but also inside, the electronic components can be mounted at a high density.

【0019】さらに、上記の目的を達成するため、本発
明の多層プリント配線板は、第1の絶縁性基板と、前記
第1の絶縁性基板上に形成された第1の配線層と、前記
第1の配線層上に形成された第2の絶縁性基板と、前記
第2の絶縁性基板上に形成された第2の配線層と、前記
第2の配線層上に形成された第3の絶縁性基板と、前記
第2の絶縁性基板の一部に形成された、前記第2の絶縁
性基板を貫通する空孔と、前記空孔に面した前記第1の
絶縁性基板表面に形成された内蔵電子部品と、少なくと
も前記空孔に面した前記第3の絶縁性基板表面を含む、
前記第2の絶縁性基板と前記第3の絶縁性基板との層間
に形成された金属層と、前記空孔近傍の前記第2の絶縁
性基板に形成され、導電体が埋め込まれた少なくとも1
つのスルーホールとを少なくとも有することを特徴とす
る。
Further, in order to achieve the above object, a multilayer printed wiring board according to the present invention comprises a first insulating substrate, a first wiring layer formed on the first insulating substrate, A second insulating substrate formed on the first wiring layer; a second wiring layer formed on the second insulating substrate; and a third insulating layer formed on the second wiring layer. An insulating substrate, a hole formed in a part of the second insulating substrate, penetrating through the second insulating substrate, and a surface of the first insulating substrate facing the hole. Including the formed built-in electronic component and at least the surface of the third insulating substrate facing the hole;
A metal layer formed between the second insulating substrate and the third insulating substrate; and at least one metal layer formed on the second insulating substrate near the hole and having a conductor embedded therein.
And at least two through holes.

【0020】本発明の多層プリント配線板は好適には、
前記スルーホール内の前記導電体は、前記金属層と電気
的に接続することを特徴とする。本発明の多層プリント
配線板は好適には、複数の前記スルーホールが前記空孔
を取り囲むように点在して配置されていることを特徴と
する。
The multilayer printed wiring board of the present invention is preferably
The conductor in the through hole is electrically connected to the metal layer. The multilayer printed wiring board of the present invention is preferably characterized in that the plurality of through holes are interspersed so as to surround the holes.

【0021】本発明の多層プリント配線板は好適には、
前記第1の絶縁性基板と前記第2の絶縁性基板との層間
に、複数の前記スルーホール内の前記導電体を電気的に
接続する導電層を有することを特徴とする。本発明の多
層プリント配線板は好適には、前記第2の絶縁性基板と
前記第3の絶縁性基板との層間に、複数の前記スルーホ
ール内の前記導電体を電気的に接続する導電層を有する
ことを特徴とする。
The multilayer printed wiring board of the present invention is preferably
A conductive layer is provided between the first insulating substrate and the second insulating substrate to electrically connect the conductors in the plurality of through holes. Preferably, the multilayer printed wiring board according to the present invention is a conductive layer for electrically connecting the conductors in the plurality of through holes between layers between the second insulating substrate and the third insulating substrate. It is characterized by having.

【0022】本発明の多層プリント配線板は好適には、
前記第1の絶縁性基板に、少なくとも前記第1の配線層
と接続する信号配線が埋め込まれたバイアホールを有す
ることを特徴とする。本発明の多層プリント配線板は好
適には、前記第2の絶縁性基板に、前記第1の配線層と
前記第2の配線層とを接続する信号配線が埋め込まれた
バイアホールを有することを特徴とする。本発明の多層
プリント配線板は好適には、前記第3の絶縁性基板に、
少なくとも前記第2の配線層と接続する信号配線が埋め
込まれたバイアホールを有することを特徴とする。
The multilayer printed wiring board of the present invention is preferably
The first insulating substrate has a via hole in which at least a signal wiring connected to the first wiring layer is embedded. The multilayer printed wiring board of the present invention preferably has a via hole in which signal wiring for connecting the first wiring layer and the second wiring layer is embedded in the second insulating substrate. Features. The multilayer printed wiring board of the present invention is preferably provided on the third insulating substrate,
At least a via hole in which a signal wiring connected to the second wiring layer is embedded is provided.

【0023】本発明の多層プリント配線板は好適には、
前記第3の絶縁性基板上に形成された第3の配線層を有
することを特徴とする。本発明の多層プリント配線板は
好適には、前記空孔に面した前記第3の絶縁性基板表面
の前記金属層は、前記第2の配線層と同一の層からなる
ことを特徴とする。あるいは、本発明の多層プリント配
線板は好適には、前記金属層は金属めっき層であること
を特徴とする。あるいは、本発明の多層プリント配線板
は、好適には、前記金属層は貼付された金属シートであ
ることを特徴とする。
The multilayer printed wiring board of the present invention is preferably
It has a third wiring layer formed on the third insulating substrate. The multilayer printed wiring board of the present invention is preferably characterized in that the metal layer on the surface of the third insulating substrate facing the holes is formed of the same layer as the second wiring layer. Alternatively, the multilayer printed wiring board of the present invention is preferably characterized in that the metal layer is a metal plating layer. Alternatively, the multilayer printed wiring board of the present invention is preferably characterized in that the metal layer is a bonded metal sheet.

【0024】これにより、電子部品を内蔵して電子部品
を高密度に実装しながら、実装された電子部品間、ある
いは実装された電子部品と外部との間の電気的な影響を
遮断することが可能となる。また、本発明の多層プリン
ト配線板によれば、多層プリント配線板を構成する個々
の基板に、電気的な影響を遮断する目的で金属ケース等
を設ける必要がないため、多層プリント配線板の形成工
程を簡略化することが可能となる。
Thus, it is possible to cut off the electric influence between the mounted electronic components or between the mounted electronic components and the outside while the electronic components are mounted and the electronic components are mounted at a high density. It becomes possible. Further, according to the multilayer printed wiring board of the present invention, since it is not necessary to provide a metal case or the like on each of the boards constituting the multilayer printed wiring board for the purpose of blocking electric influence, the formation of the multilayer printed wiring board is not required. The process can be simplified.

【0025】[0025]

【発明の実施の形態】以下に、本発明の多層プリント配
線板およびそれを含む電子回路装置およびその製造方法
の実施の形態について、図面を参照して説明する。 (実施形態1)図1に、本実施形態の多層プリント配線
板およびそれを含む電子回路装置の断面図を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a multilayer printed wiring board, an electronic circuit device including the same and a method of manufacturing the same according to the present invention will be described with reference to the drawings. (Embodiment 1) FIG. 1 is a cross-sectional view of a multilayer printed wiring board of the present embodiment and an electronic circuit device including the same.

【0026】図1の電子回路装置は、絶縁性の上層基板
1a、中層基板1bおよび下層基板1cからなる多層プ
リント配線板を有する。各基板1a、1b、1cの表層
あるいは層間には導電体層2が形成されており、導電体
層2は回路配線層となっている。
The electronic circuit device of FIG. 1 has a multilayer printed wiring board including an insulating upper substrate 1a, an intermediate substrate 1b, and a lower substrate 1c. A conductor layer 2 is formed between the surface layers or between the substrates 1a, 1b, 1c, and the conductor layer 2 is a circuit wiring layer.

【0027】上層基板1aの表面には導電体層2に接続
するように電子部品3aが実装されている。また、下層
基板1cの両面にはそれぞれ導電体層2に接続するよう
に電子部品3cあるいは半導体チップ4が実装されてい
る。中層基板1bには所定の位置に空孔6が設けられて
いる。下層基板1cの中層基板1bと対向する側の表面
に実装された電子部品3cおよび半導体チップ4は、空
孔6内に配置されている。これにより、半導体チップを
含む電子部品が多層プリント配線板に内蔵された構造と
なっている。
An electronic component 3a is mounted on the surface of the upper substrate 1a so as to be connected to the conductor layer 2. An electronic component 3c or a semiconductor chip 4 is mounted on both surfaces of the lower substrate 1c so as to be connected to the conductor layer 2, respectively. Holes 6 are provided at predetermined positions in the middle layer substrate 1b. The electronic component 3c and the semiconductor chip 4 mounted on the surface of the lower substrate 1c on the side facing the middle substrate 1b are arranged in the holes 6. Thus, the electronic component including the semiconductor chip is built in the multilayer printed wiring board.

【0028】空孔6に面した上層基板1aの下面には、
シールド金属層7aが形成されている。シールド金属層
7aとしては例えば銅箔や、アルミニウム、鉄等を用い
ることができる。また、中層基板1bにはスルーホール
が形成され、スルーホール内に柱状金属配線7bが形成
されている。柱状金属配線7bは空孔6を取り囲むよう
に点在して配置されている。シールド金属層7aおよび
柱状金属配線7bは接地されたGND電極とする。中層
基板1bと下層基板1cとは接合材8により接合されて
いる。接合材8としてはハンダ、導電性接着剤あるいは
異方性導電接着剤等を用いることができる。
On the lower surface of the upper substrate 1a facing the holes 6,
A shield metal layer 7a is formed. As the shield metal layer 7a, for example, copper foil, aluminum, iron, or the like can be used. Further, a through hole is formed in the middle substrate 1b, and a columnar metal wiring 7b is formed in the through hole. The columnar metal wirings 7b are arranged so as to surround the holes 6. The shield metal layer 7a and the columnar metal wiring 7b are grounded GND electrodes. The middle substrate 1b and the lower substrate 1c are joined by a joining material 8. As the bonding material 8, a solder, a conductive adhesive, an anisotropic conductive adhesive, or the like can be used.

【0029】上記のように、本実施形態の多層プリント
配線板およびそれを含む電子回路装置によれば、上層基
板1aにシールド金属層7aが形成され、中層基板1b
の空孔6の周囲に柱状金属配線7bが形成される。これ
により、上層基板1aに実装された電子部品3aと、下
層基板1cに実装された電子部品3cとが電気的に遮断
される。また、下層基板1cに実装された電子部品3c
あるいは半導体チップ4と外部との電気的な影響も遮断
される。
As described above, according to the multilayer printed wiring board of the present embodiment and the electronic circuit device including the same, the shield metal layer 7a is formed on the upper substrate 1a and the intermediate substrate 1b
Columnar metal wires 7b are formed around the holes 6 of FIG. Thereby, the electronic component 3a mounted on the upper substrate 1a and the electronic component 3c mounted on the lower substrate 1c are electrically disconnected. The electronic component 3c mounted on the lower substrate 1c
Alternatively, the electrical influence between the semiconductor chip 4 and the outside is also cut off.

【0030】したがって、電子部品間における電磁波な
どの影響を防止して、電子回路および配線の電気特性を
向上させることができる。また、従来の電子回路装置に
おいて用いられる、電子部品間を電気的に遮断するため
の金属ケース等が不要であり、電子回路装置を薄型化す
ることができる。
Therefore, it is possible to prevent the influence of electromagnetic waves and the like between the electronic components and improve the electrical characteristics of the electronic circuit and the wiring. In addition, a metal case or the like used in a conventional electronic circuit device for electrically insulating between electronic components is not required, and the electronic circuit device can be reduced in thickness.

【0031】次に、上記の本実施形態の電子回路装置を
形成するための電子部品の実装方法について説明する。
本実施形態の電子回路装置を構成する多層プリント配線
板の上層基板1a、中層基板1bおよび下層基板1cの
材料としては、例えばガラスエポキシ材が用いられる。
あるいは、高耐熱材としてガラスポリイミド材やセラミ
ック材等が用いられることもある。
Next, a method of mounting electronic components for forming the electronic circuit device according to the present embodiment will be described.
As a material of the upper substrate 1a, the intermediate substrate 1b, and the lower substrate 1c of the multilayer printed wiring board constituting the electronic circuit device of the present embodiment, for example, a glass epoxy material is used.
Alternatively, a glass polyimide material, a ceramic material, or the like may be used as the high heat-resistant material.

【0032】上層基板1a、中層基板1bおよび下層基
板1cとなる絶縁性基板の片面または両面には、導電体
層2となる銅箔をあらかじめ接着する。上層基板1aと
中層基板1bの層間に形成される導電体層2は、これら
の絶縁性基板を積層する前に、配線パターンにエッチン
グされる。また、空孔6に面する上層基板1a表面の導
電体層2は、シールド金属層7aとして利用することが
できる。
On one or both sides of the insulating substrate serving as the upper substrate 1a, the middle substrate 1b, and the lower substrate 1c, a copper foil serving as the conductor layer 2 is bonded in advance. The conductor layer 2 formed between the upper substrate 1a and the middle substrate 1b is etched into a wiring pattern before laminating these insulating substrates. The conductor layer 2 on the surface of the upper substrate 1a facing the holes 6 can be used as a shield metal layer 7a.

【0033】あるいは、上記のように絶縁性基板表面の
銅箔をエッチングして、配線パターンを形成するかわり
に、絶縁性基板上に無電解銅めっきにより導電体層2を
析出させてもよい。この場合、配線パターン以外の部分
をあらかじめレジストで被覆しておき、導電体層2を配
線パターンに沿って析出させる。
Alternatively, instead of etching the copper foil on the surface of the insulating substrate to form a wiring pattern as described above, the conductor layer 2 may be deposited on the insulating substrate by electroless copper plating. In this case, a portion other than the wiring pattern is coated in advance with a resist, and the conductor layer 2 is deposited along the wiring pattern.

【0034】その後、上層基板1aと中層基板1bと
を、接着シートのプリプレグを介して重ね合わせてか
ら、加熱加圧して接着する。上層基板1aと中層基板1
bとを積層する前に、中層基板1bの所定の箇所に空孔
6およびスルーホールを形成しておく。スルーホールは
柱状金属配線7bが埋め込まれる孔であり、空孔6を取
り囲むように複数点在させる。
After that, the upper substrate 1a and the middle substrate 1b are overlapped with each other via a prepreg of an adhesive sheet, and then heated and pressed to be bonded. Upper substrate 1a and middle substrate 1
Before laminating b, holes 6 and through holes are formed at predetermined positions of the middle layer substrate 1b. The through holes are holes into which the columnar metal wirings 7b are buried, and a plurality of through holes are provided so as to surround the holes 6.

【0035】上層基板1aと中層基板1bとを接着した
後、スルーホール内にめっきを行い、柱状金属配線7b
を形成する。スルーホール内へのめっきは例えば、無電
解銅めっきあるいは電解銅めっきにより行うことができ
る。シールド金属層7aは、上層基板1aの表面に形成
された導電体層2を用いるかわりに、例えば金属めっき
や金属シートの貼付により形成することもできる。
After bonding the upper substrate 1a and the middle substrate 1b, plating is performed in the through holes to form columnar metal wirings 7b.
To form The plating in the through hole can be performed by, for example, electroless copper plating or electrolytic copper plating. Instead of using the conductor layer 2 formed on the surface of the upper substrate 1a, the shield metal layer 7a can be formed by, for example, metal plating or pasting a metal sheet.

【0036】さらに、上層基板1aの空孔6と反対側の
面、すなわち外層となる面に電子部品3aを実装する。
一方、下層基板1cについても、表面の導電体層2に接
続するように電子部品3cあるいは半導体チップ4を実
装する。その後、下層基板1cに実装された電子部品3
cおよび半導体チップ4が空孔6内に配置されるように
して、中層基板1bと下層基板1cとを接合させる。接
合材8としては例えばハンダ、導電性接着剤あるいは異
方性導電接着剤等を用いることができる。
Further, the electronic component 3a is mounted on the surface of the upper substrate 1a on the side opposite to the holes 6, that is, on the surface serving as the outer layer.
On the other hand, also for the lower substrate 1c, the electronic component 3c or the semiconductor chip 4 is mounted so as to be connected to the conductor layer 2 on the surface. Thereafter, the electronic component 3 mounted on the lower substrate 1c
The middle substrate 1b and the lower substrate 1c are joined so that the semiconductor chip 4 and the semiconductor chip 4 are arranged in the holes 6. As the bonding material 8, for example, solder, a conductive adhesive, an anisotropic conductive adhesive, or the like can be used.

【0037】以上の工程により、図1に示す本実施形態
の多層プリント配線板およびそれを含む電子回路装置が
形成される。上記の本実施形態1の電子回路装置におい
て、多層プリント配線板への電子部品の実装方法は、任
意の方法を用いることができる。例えば、半導体チップ
4と下層基板1cとの間をモールド樹脂により封止して
もよい。
Through the above steps, the multilayer printed wiring board of this embodiment shown in FIG. 1 and the electronic circuit device including the same are formed. In the electronic circuit device according to the first embodiment, any method can be used for mounting the electronic components on the multilayer printed wiring board. For example, the space between the semiconductor chip 4 and the lower substrate 1c may be sealed with a mold resin.

【0038】(実施形態2)図2に、本実施形態の多層
プリント配線板およびそれを含む電子回路装置の断面図
を示す。図2の電子回路装置は、実施形態1に示す電子
回路装置と同様に、絶縁性の上層基板1a、中層基板1
bおよび下層基板1cからなる多層プリント配線板を有
する。各基板1a、1b、1cの表層あるいは層間には
導電体層2が形成されており、導電体層2は回路配線層
となっている。
(Embodiment 2) FIG. 2 is a sectional view of a multilayer printed wiring board of the present embodiment and an electronic circuit device including the same. The electronic circuit device shown in FIG. 2 has an insulating upper substrate 1a and an intermediate substrate 1 similar to the electronic circuit device shown in the first embodiment.
b and a lower-layer substrate 1c. A conductor layer 2 is formed between the surface layers or between the substrates 1a, 1b, 1c, and the conductor layer 2 is a circuit wiring layer.

【0039】上層基板1aの表面には導電体層2に接続
するように電子部品3aが実装されている。また、下層
基板1cの両面にはそれぞれ導電体層2に接続するよう
に電子部品3cあるいは半導体チップ4が実装されてい
る。中層基板1bには所定の位置に空孔6が設けられて
いる。下層基板1cの中層基板1bと対向する側の表面
に実装された電子部品3cおよび半導体チップ4は、空
孔6内に配置されている。これにより、半導体チップを
含む電子部品が多層プリント配線板に内蔵された構造と
なっている。
An electronic component 3a is mounted on the surface of the upper substrate 1a so as to be connected to the conductor layer 2. An electronic component 3c or a semiconductor chip 4 is mounted on both surfaces of the lower substrate 1c so as to be connected to the conductor layer 2, respectively. Holes 6 are provided at predetermined positions in the middle layer substrate 1b. The electronic component 3c and the semiconductor chip 4 mounted on the surface of the lower substrate 1c on the side facing the middle substrate 1b are arranged in the holes 6. Thus, the electronic component including the semiconductor chip is built in the multilayer printed wiring board.

【0040】空孔6に面した上層基板1aの下面には、
シールド金属層7aが形成されている。実施形態1の電
子回路装置は中層基板1bに、空孔6を取り囲むように
点在する柱状金属配線7bを有するが、本実施形態の電
子回路装置は中層基板1bにさらに柱状信号配線11を
有する。
On the lower surface of the upper substrate 1a facing the holes 6,
A shield metal layer 7a is formed. The electronic circuit device of the first embodiment has columnar metal wirings 7b scattered around the holes 6 in the middle substrate 1b, but the electronic circuit device of the present embodiment further has the columnar signal wiring 11 on the middle substrate 1b. .

【0041】柱状信号配線11は上層基板1a、中層基
板1bおよび下層基板1cにそれぞれスルーホールを形
成し、各スルーホール内を例えば銅めっきにより埋め込
んでから、基板間を接合させることにより形成される。
中層基板1bと下層基板1cとの間のように、接合材8
を介して柱状信号配線11が接続されていてもよい。
The columnar signal wiring 11 is formed by forming through holes in the upper substrate 1a, the middle substrate 1b, and the lower substrate 1c, filling the through holes with copper plating, for example, and then joining the substrates. .
As between the middle substrate 1b and the lower substrate 1c, the bonding material 8
The columnar signal wiring 11 may be connected via the.

【0042】したがって、本実施形態の電子回路装置に
よれば、実施形態1と同様にシールド金属層7aと柱状
金属配線7bによって、内蔵された電子部品3cあるい
は半導体チップ4と表面実装された電子部品3aとの間
の電気的影響や、内蔵された電子部品3cあるいは半導
体チップ4と外部との間の電気的影響が遮断される。さ
らに、柱状信号配線11が形成されていることにより、
外部配線を設けずに基板間の電気的導通を得ることがで
きる。
Therefore, according to the electronic circuit device of the present embodiment, similarly to the first embodiment, the electronic component 3c or the semiconductor component 4 is mounted on the surface by the shield metal layer 7a and the columnar metal wiring 7b. 3a and between the built-in electronic component 3c or the semiconductor chip 4 and the outside. Further, since the columnar signal wiring 11 is formed,
Electrical continuity between the substrates can be obtained without providing external wiring.

【0043】図3に、図2の本実施形態の多層プリント
配線板の中層基板1b部分の斜視図を示す。図3に示す
ように、柱状金属配線7bは空孔6を取り囲むように点
在して配置される。中層基板1bの少なくとも一方の表
面に各柱状金属配線7bを接続する導体配線12が形成
されていてもよい。
FIG. 3 is a perspective view of the middle substrate 1b of the multilayer printed wiring board of the present embodiment shown in FIG. As shown in FIG. 3, the columnar metal wirings 7 b are arranged so as to surround the holes 6. A conductor wiring 12 for connecting each columnar metal wiring 7b may be formed on at least one surface of the middle layer substrate 1b.

【0044】これにより、空孔6内の実装部品(電子部
品3cおよび半導体チップ4)と電子回路装置表面ある
いは外部との電気的な影響を、より効果的に遮断するこ
とが可能となる。また、導体配線12はすべての柱状金
属配線7bを接続せず、一部の柱状金属配線7bを断続
的に接続する構成としてもよい。
As a result, it is possible to more effectively block the electrical influence between the mounted components (the electronic components 3c and the semiconductor chip 4) in the holes 6 and the surface of the electronic circuit device or the outside. Further, the conductor wiring 12 may be configured to connect some of the columnar metal wirings 7b intermittently without connecting all the columnar metal wirings 7b.

【0045】(実施形態3)図4に、本実施形態の多層
プリント配線板およびそれを含む電子回路装置の断面図
を示す。図4の電子回路装置は、実施形態1に示す電子
回路装置と同様に、絶縁性の上層基板1a、中層基板1
bおよび下層基板1cからなる多層プリント配線板を有
する。各基板1a、1b、1cの表層あるいは層間には
導電体層2が形成されており、導電体層2は回路配線層
となっている。
(Embodiment 3) FIG. 4 is a sectional view of a multilayer printed wiring board according to the present embodiment and an electronic circuit device including the same. The electronic circuit device shown in FIG. 4 has an insulating upper substrate 1a and a middle substrate 1 similarly to the electronic circuit device shown in the first embodiment.
b and a lower-layer substrate 1c. A conductor layer 2 is formed between the surface layers or between the substrates 1a, 1b, 1c, and the conductor layer 2 is a circuit wiring layer.

【0046】実施形態1の電子回路装置は、中層基板1
bと下層基板1cとの間が接合材8によって接合されて
いるが、本実施形態の電子回路装置は、上層基板1aと
中層基板1bとの層間、および中層基板1bと下層基板
1cとの層間がそれぞれ接合材8によって接合されてい
る。
The electronic circuit device according to the first embodiment includes a middle substrate 1
b and the lower substrate 1c are joined by the joining material 8, but the electronic circuit device of the present embodiment has an interlayer between the upper substrate 1a and the middle substrate 1b and an interlayer between the middle substrate 1b and the lower substrate 1c. Are joined by the joining material 8.

【0047】上層基板1aの表面には導電体層2に接続
するように電子部品3aが実装されている。また、下層
基板1cの両面にはそれぞれ導電体層2に接続するよう
に電子部品3cあるいは半導体チップ4が実装されてい
る。中層基板1bには所定の位置に空孔6が設けられて
いる。下層基板1cの中層基板1bと対向する側の表面
に実装された電子部品3cおよび半導体チップ4は、空
孔6内に配置されている。これにより、半導体チップを
含む電子部品が多層プリント配線板に内蔵された構造と
なっている。
An electronic component 3a is mounted on the surface of the upper substrate 1a so as to be connected to the conductor layer 2. An electronic component 3c or a semiconductor chip 4 is mounted on both surfaces of the lower substrate 1c so as to be connected to the conductor layer 2, respectively. Holes 6 are provided at predetermined positions in the middle layer substrate 1b. The electronic component 3c and the semiconductor chip 4 mounted on the surface of the lower substrate 1c on the side facing the middle substrate 1b are arranged in the holes 6. Thus, the electronic component including the semiconductor chip is built in the multilayer printed wiring board.

【0048】空孔6に面した上層基板1aの下面には、
シールド金属層7aが形成されている。中層基板1bに
は柱状金属配線7bが、空孔6を取り囲むように点在し
て配置されている。また、空孔6に近接する中層基板1
bの上下面には、シールド金属層7cが形成されてい
る。すなわち、断面図において、柱状金属配線7bとシ
ールド金属層7cとは連続した形状となっている。シー
ルド金属層7a、7cおよび柱状金属配線7bは接地さ
れたGND電極とする。
On the lower surface of the upper substrate 1a facing the holes 6,
A shield metal layer 7a is formed. Columnar metal wires 7b are arranged on the middle layer substrate 1b so as to surround the holes 6. Also, the middle substrate 1 close to the hole 6
A shield metal layer 7c is formed on the upper and lower surfaces of b. That is, in the cross-sectional view, the columnar metal wiring 7b and the shield metal layer 7c have a continuous shape. The shield metal layers 7a and 7c and the columnar metal wiring 7b are grounded GND electrodes.

【0049】シールド金属層7a、7cとしては例え
ば、上層基板1aあるいは中層基板1b表面の銅箔から
なる導電体層2を用いることができる。あるいは、銅以
外にアルミニウム、鉄等を用いることもできる。また、
導電体層2を用いるかわりに、例えば金属めっきや金属
シートの貼付によりシールド金属層7a、7cを形成す
ることもできる。
As the shield metal layers 7a and 7c, for example, the conductor layer 2 made of copper foil on the surface of the upper substrate 1a or the middle substrate 1b can be used. Alternatively, aluminum, iron, or the like can be used in addition to copper. Also,
Instead of using the conductor layer 2, the shield metal layers 7a and 7c can be formed by, for example, metal plating or attaching a metal sheet.

【0050】中層基板1bと下層基板1cとは接合材8
により接合されている。接合材8してはハンダ、導電性
接着剤あるいは異方性導電接着剤等を用いることができ
る。特に図示しないが、接合材8の厚さに応じて、接合
材8の周囲をソルダーレジスト等により封止してもよ
い。
The middle substrate 1b and the lower substrate 1c are connected to the bonding material 8
It is joined by. As the bonding material 8, a solder, a conductive adhesive, an anisotropic conductive adhesive, or the like can be used. Although not particularly shown, the periphery of the bonding material 8 may be sealed with a solder resist or the like according to the thickness of the bonding material 8.

【0051】上記のように、本実施形態の多層プリント
配線板およびそれを含む電子回路装置によれば、上層基
板1aの下面にシールド金属層7aが形成され、中層基
板1bの空孔6周囲に柱状金属配線7bおよびシールド
金属層7cが形成される。また、上層基板1aと中層基
板1bとは接合材8を介して接合される。
As described above, according to the multilayer printed wiring board of the present embodiment and the electronic circuit device including the same, the shield metal layer 7a is formed on the lower surface of the upper substrate 1a, and around the hole 6 of the intermediate substrate 1b. The columnar metal wiring 7b and the shield metal layer 7c are formed. The upper substrate 1a and the middle substrate 1b are joined via a joining material 8.

【0052】上記の本実施形態の多層プリント配線板お
よびそれを含む電子回路装置によれば、上層基板1aに
実装された電子部品3aと、下層基板1cに実装された
電子部品3cあるいは半導体チップ4とが電気的に遮断
される。また、多層プリント配線板に内蔵された電子部
品3cあるいは半導体チップ4と外部との間の電気的な
影響が遮断される。
According to the multilayer printed wiring board of the present embodiment and the electronic circuit device including the same, the electronic component 3a mounted on the upper substrate 1a and the electronic component 3c or the semiconductor chip 4 mounted on the lower substrate 1c Are electrically interrupted. Further, the electric influence between the electronic component 3c or the semiconductor chip 4 built in the multilayer printed wiring board and the outside is cut off.

【0053】したがって、電子部品間における電磁波な
どの影響を防止して、電子回路および配線の電気特性を
向上させることができる。また、従来の電子回路装置に
おいて用いられる、電子部品間を電気的に遮断するため
の金属ケース等が不要であり、電子回路装置を薄型化す
ることができる。さらに、図示しないが実施形態2に示
すように各基板1a、1b、1cに柱状信号配線を設け
れば、外部配線が不要となり電子回路装置を縮小するこ
とができる。
Therefore, it is possible to prevent the influence of electromagnetic waves and the like between the electronic components and improve the electrical characteristics of the electronic circuit and the wiring. In addition, a metal case or the like used in a conventional electronic circuit device for electrically insulating between electronic components is not required, and the electronic circuit device can be reduced in thickness. Further, although not shown, if the columnar signal wiring is provided on each of the substrates 1a, 1b, and 1c as shown in the second embodiment, external wiring becomes unnecessary and the electronic circuit device can be reduced in size.

【0054】図5(a)は、本実施形態の電子回路装置
において、中層基板1bの表裏両面にシールド金属層と
なる導体配線12を形成した場合の図であり、図5
(b)は図5(a)の拡大図である。実施形態2および
図3に示すように、本発明の多層プリント配線板あるい
は電子回路装置において、電子部品3cが内蔵される空
孔6近傍の基板1b表面には、柱状金属配線7bに接続
する導体配線12を適宜設けることが可能である。
FIG. 5A is a diagram showing a case where the conductor wiring 12 serving as a shield metal layer is formed on both the front and back surfaces of the middle substrate 1b in the electronic circuit device of the present embodiment.
FIG. 5B is an enlarged view of FIG. As shown in Embodiment 2 and FIG. 3, in the multilayer printed wiring board or the electronic circuit device of the present invention, a conductor connected to the columnar metal wiring 7b is provided on the surface of the substrate 1b near the hole 6 in which the electronic component 3c is built. The wiring 12 can be provided as appropriate.

【0055】図5(a)および(b)に示すように、空
孔6近傍の中層基板1bの表裏両面に導体配線12a、
12bを形成することにより、上層基板1aと中層基板
1bとの層間には2層のシールド層(シールド金属層7
aおよび導体配線12a)が形成されることになる。同
様に、中層基板1bと下層基板1cとの層間にも2層の
シールド層(導電体層2および導体配線12b)が形成
される。したがって、内蔵された電子部品3cあるいは
半導体チップ4と表面実装部品3aとの間、または内蔵
された電子部品3cあるいは半導体チップ4と外部との
間の電気的な影響をより効果的に遮断することができ
る。
As shown in FIGS. 5A and 5B, the conductor wiring 12a and the
12b, two shield layers (shield metal layer 7) are provided between the upper substrate 1a and the middle substrate 1b.
a and the conductor wiring 12a) are formed. Similarly, two shield layers (the conductor layer 2 and the conductor wiring 12b) are formed between the middle substrate 1b and the lower substrate 1c. Therefore, it is possible to more effectively cut off the electric influence between the built-in electronic component 3c or the semiconductor chip 4 and the surface mount component 3a or between the built-in electronic component 3c or the semiconductor chip 4 and the outside. Can be.

【0056】上記の本実施形態の電子回路装置を形成す
るための電子部品の実装方法について、以下に説明す
る。本実施形態の電子回路装置は、上層基板1aと中層
基板1bとの接合方法を除き、実施形態1と同様の方法
に従って形成することができる。
A method for mounting electronic components for forming the electronic circuit device according to the present embodiment will be described below. The electronic circuit device of the present embodiment can be formed according to a method similar to that of the first embodiment, except for a method of bonding the upper substrate 1a and the middle substrate 1b.

【0057】本実施形態の電子回路装置を構成する多層
プリント配線板の上層基板1a、中層基板1bおよび下
層基板1cの材料としては、例えばガラスエポキシ材が
用いられる。あるいは、高耐熱材としてガラスポリイミ
ド材やセラミック材等が用いられることもある。
As a material of the upper substrate 1a, the intermediate substrate 1b and the lower substrate 1c of the multilayer printed wiring board constituting the electronic circuit device of the present embodiment, for example, a glass epoxy material is used. Alternatively, a glass polyimide material, a ceramic material, or the like may be used as the high heat-resistant material.

【0058】上層基板1aおよび下層基板1cとなる絶
縁性基板の片面または両面には、導電体層2となる銅箔
をあらかじめ接着する。上層基板1aと中層基板1bの
層間に形成される導電体層2は、これらの絶縁性基板を
積層する前に、配線パターンあるいはシールド金属層7
aあるいはシールド金属層7cのパターンにエッチング
される。
A copper foil to be the conductor layer 2 is previously bonded to one or both surfaces of the insulating substrate to be the upper substrate 1a and the lower substrate 1c. The conductor layer 2 formed between the upper substrate 1a and the middle substrate 1b is provided with a wiring pattern or a shield metal layer 7 before stacking these insulating substrates.
a or the pattern of the shield metal layer 7c.

【0059】あるいは、上記のように絶縁性基板表面の
銅箔をエッチングして、配線パターンを形成するかわり
に、絶縁性基板上に無電解銅めっき等により導電体層2
あるいはシールド金属層7a、cを析出させてもよい。
この場合、配線パターン(およびシールド金属層)以外
の部分をあらかじめレジストで被覆しておき、導電体層
2(およびシールド金属層7a、7c)を配線パターン
に沿って析出させる。
Alternatively, instead of etching the copper foil on the surface of the insulating substrate to form a wiring pattern as described above, the conductor layer 2 is formed on the insulating substrate by electroless copper plating or the like.
Alternatively, the shield metal layers 7a and 7c may be deposited.
In this case, portions other than the wiring pattern (and the shield metal layer) are previously coated with a resist, and the conductor layer 2 (and the shield metal layers 7a and 7c) are deposited along the wiring pattern.

【0060】中層基板1bには、上層基板1aあるいは
下層基板1cとの接合前に、あらかじめ所定の箇所に空
孔6を形成しておく。また、上層基板1aあるいは下層
基板1cとの接合前に、中層基板1bのスルーホールに
例えば無電解銅めっきあるいは電解銅めっきにより柱状
金属配線7bを形成しておく。
In the middle substrate 1b, holes 6 are formed in predetermined places in advance before joining with the upper substrate 1a or the lower substrate 1c. Before joining with the upper substrate 1a or the lower substrate 1c, the columnar metal wiring 7b is formed in the through hole of the intermediate substrate 1b by, for example, electroless copper plating or electrolytic copper plating.

【0061】さらに、上層基板1aの空孔6と反対側の
面、すなわち外層となる面に電子部品3aを実装する。
一方、下層基板1cについても、表面の導電体層2に接
続するように電子部品3cあるいは半導体チップ4を実
装する。その後、電子部品3aが実装された上層基板1
aと中層基板1bとの間を接合材8を介して接合させ
る。接合材8としては例えばハンダ、導電性接着剤ある
異方性導電接着剤等を用いることができる。
Further, the electronic component 3a is mounted on the surface of the upper substrate 1a on the side opposite to the holes 6, that is, on the surface serving as the outer layer.
On the other hand, also for the lower substrate 1c, the electronic component 3c or the semiconductor chip 4 is mounted so as to be connected to the conductor layer 2 on the surface. Thereafter, the upper substrate 1 on which the electronic component 3a is mounted
a and the middle substrate 1 b are joined via the joining material 8. As the bonding material 8, for example, solder, an anisotropic conductive adhesive such as a conductive adhesive, or the like can be used.

【0062】また、下層基板1cに実装された電子部品
3cおよび半導体チップ4が空孔6内に配置されるよう
にして、中層基板1bと下層基板1cとを接合させる。
接合材8としては例えばハンダ、導電性接着剤あるいは
異方性導電接着剤等を用いることができる。以上の工程
により、図4に示す本実施形態の多層プリント配線板お
よびそれを含む電子回路装置が形成される。
The middle substrate 1b and the lower substrate 1c are joined so that the electronic component 3c and the semiconductor chip 4 mounted on the lower substrate 1c are arranged in the holes 6.
As the bonding material 8, for example, solder, a conductive adhesive, an anisotropic conductive adhesive, or the like can be used. Through the above steps, the multilayer printed wiring board of this embodiment shown in FIG. 4 and the electronic circuit device including the same are formed.

【0063】本発明の多層プリント配線板およびそれを
含む電子回路装置の実施形態は、上記の説明に限定され
ない。例えば、4層以上の絶縁性基板を有する多層プリ
ント配線板に、内蔵電子部品を電気的に遮蔽するための
上記の金属層を設けることもできる。その他、本発明の
要旨を逸脱しない範囲で、種々の変更が可能である。
Embodiments of the multilayer printed wiring board and the electronic circuit device including the same according to the present invention are not limited to the above description. For example, a multilayer printed wiring board having four or more insulating substrates may be provided with the above-mentioned metal layer for electrically shielding the built-in electronic components. In addition, various changes can be made without departing from the gist of the present invention.

【0064】[0064]

【発明の効果】本発明の電子回路装置によれば、電子部
品が高密度に実装された電子回路装置の薄型化および軽
量化が可能となる。また、本発明の電子回路装置によれ
ば、内蔵電子部品と表面実装部品あるいは外部との電気
的な影響を遮断することが可能となる。
According to the electronic circuit device of the present invention, it is possible to reduce the thickness and weight of an electronic circuit device on which electronic components are mounted at a high density. Further, according to the electronic circuit device of the present invention, it is possible to cut off the electric influence between the built-in electronic component and the surface mount component or the outside.

【0065】本発明の多層プリント配線板によれば、電
子部品を内蔵して電子部品を高密度に実装しながら、実
装部品間の電気的な影響を遮断することができる。
According to the multilayer printed wiring board of the present invention, it is possible to cut off the electrical influence between the mounted components while incorporating the electronic components at a high density.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1に係る多層プリント配線板
およびそれを含む電子回路装置の断面図である。
FIG. 1 is a cross-sectional view of a multilayer printed wiring board according to Embodiment 1 of the present invention and an electronic circuit device including the same.

【図2】本発明の実施形態2に係る多層プリント配線板
およびそれを含む電子回路装置の断面図である。
FIG. 2 is a cross-sectional view of a multilayer printed wiring board according to Embodiment 2 of the present invention and an electronic circuit device including the same.

【図3】本発明の実施形態2に係る多層プリント配線板
およびそれを含む電子回路装置の一部を拡大した斜視図
である。
FIG. 3 is an enlarged perspective view of a multilayer printed wiring board according to Embodiment 2 of the present invention and a part of an electronic circuit device including the same.

【図4】本発明の実施形態3に係る多層プリント配線板
およびそれを含む電子回路装置の断面図である。
FIG. 4 is a sectional view of a multilayer printed wiring board according to Embodiment 3 of the present invention and an electronic circuit device including the same.

【図5】(a)および(b)は本発明の実施形態3に係
る多層プリント配線板およびそれを含む電子回路装置の
一部を拡大した断面図である。
FIGS. 5A and 5B are enlarged cross-sectional views of a multilayer printed wiring board according to Embodiment 3 of the present invention and a part of an electronic circuit device including the same.

【図6】(a)および(b)は従来の電子回路装置の断
面図である。
6A and 6B are cross-sectional views of a conventional electronic circuit device.

【符号の説明】[Explanation of symbols]

1a…上層基板、1b…中層基板、1c…下層基板、2
…導電体層、3、3a、3c…電子部品、4…半導体チ
ップ、5…金属ケース、5a…孔、6…空孔、7、7
a、7c…シールド金属層、7b…柱状金属配線、8…
接合材、9…モールド樹脂、10…外部配線、11…柱
状信号配線、12、12a、12b…導体配線。
1a: upper substrate, 1b: middle substrate, 1c: lower substrate, 2
... Conductor layer, 3, 3a, 3c. Electronic component, 4 ... Semiconductor chip, 5 ... Metal case, 5a ... Hole, 6 ... Void, 7, 7
a, 7c: shield metal layer, 7b: columnar metal wiring, 8:
Joining material, 9: molding resin, 10: external wiring, 11: columnar signal wiring, 12, 12a, 12b: conductor wiring.

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】第1の基板と、 前記第1の基板上に形成された第1の配線層と、 前記第1の配線層上に形成された第2の基板と、 前記第2の基板上に形成された第2の配線層と、 前記第2の配線層上に形成された第3の基板と、 前記第2の基板の一部に形成された、前記第2の基板を
貫通する空孔と、 前記空孔に面した前記第1の基板表面に形成された内蔵
電子部品と、 少なくとも前記空孔に面した前記第3の基板表面を含
む、前記第2の基板と前記第3の基板との層間に形成さ
れた金属層と、 前記空孔近傍の前記第2の基板に形成され、導電体が埋
め込まれた少なくとも1つのスルーホールとを少なくと
も有する電子回路装置。
A first substrate, a first wiring layer formed on the first substrate, a second substrate formed on the first wiring layer, and a second substrate A second wiring layer formed thereon, a third substrate formed on the second wiring layer, and penetrating the second substrate formed on a part of the second substrate The second substrate and the third substrate including at least a hole, a built-in electronic component formed on a surface of the first substrate facing the hole, and a surface of the third substrate facing at least the hole; An electronic circuit device, comprising: a metal layer formed between the substrate and the first substrate; and at least one through hole formed in the second substrate in the vicinity of the hole and having a conductor embedded therein.
【請求項2】前記スルーホール内の前記導電体は、前記
金属層と電気的に接続する請求項1記載の電子回路装
置。
2. The electronic circuit device according to claim 1, wherein said conductor in said through hole is electrically connected to said metal layer.
【請求項3】複数の前記スルーホールが前記空孔を取り
囲むように点在して配置されている請求項1記載の電子
回路装置。
3. The electronic circuit device according to claim 1, wherein a plurality of said through holes are arranged so as to surround said holes.
【請求項4】前記第1の基板と前記第2の基板との層間
に、複数の前記スルーホール内の前記導電体を電気的に
接続する導電層を有する請求項1記載の電子回路装置。
4. The electronic circuit device according to claim 1, further comprising a conductive layer between said first substrate and said second substrate for electrically connecting said conductors in said plurality of through holes.
【請求項5】前記第2の基板と前記第3の基板との層間
に、複数の前記スルーホール内の前記導電体を電気的に
接続する導電層を有する請求項1記載の電子回路装置。
5. The electronic circuit device according to claim 1, further comprising a conductive layer for electrically connecting said conductors in said plurality of through holes between layers between said second substrate and said third substrate.
【請求項6】前記第1の基板に、少なくとも前記第1の
配線層と接続する信号配線が埋め込まれたバイアホール
を有する請求項1記載の電子回路装置。
6. The electronic circuit device according to claim 1, wherein the first substrate has a via hole in which at least a signal wiring connected to the first wiring layer is embedded.
【請求項7】前記第2の基板に、前記第1の配線層と前
記第2の配線層とを接続する信号配線が埋め込まれたバ
イアホールを有する請求項1記載の電子回路装置。
7. The electronic circuit device according to claim 1, wherein the second substrate has a via hole in which a signal wiring for connecting the first wiring layer and the second wiring layer is embedded.
【請求項8】前記第3の基板に、少なくとも前記第2の
配線層と接続する信号配線が埋め込まれたバイアホール
を有する請求項1記載の電子回路装置。
8. The electronic circuit device according to claim 1, wherein the third substrate has a via hole in which at least a signal wiring connected to the second wiring layer is embedded.
【請求項9】前記第3の基板上に形成された第3の配線
層と、 前記第3の配線層上に形成された表面実装電子部品とを
有する請求項1記載の電子回路装置。
9. The electronic circuit device according to claim 1, further comprising a third wiring layer formed on the third substrate, and a surface-mounted electronic component formed on the third wiring layer.
【請求項10】前記金属層は前記第2の配線層と同一の
層からなる請求項1記載の電子回路装置。
10. The electronic circuit device according to claim 1, wherein said metal layer is formed of the same layer as said second wiring layer.
【請求項11】前記金属層は金属めっき層である請求項
1記載の電子回路装置。
11. The electronic circuit device according to claim 1, wherein said metal layer is a metal plating layer.
【請求項12】前記金属層は貼付された金属シートであ
る請求項1記載の電子回路装置。
12. The electronic circuit device according to claim 1, wherein said metal layer is a bonded metal sheet.
【請求項13】第1の絶縁性基板と、 前記第1の絶縁性基板上に形成された第1の配線層と、 前記第1の配線層上に形成された第2の絶縁性基板と、 前記第2の絶縁性基板上に形成された第2の配線層と、 前記第2の配線層上に形成された第3の絶縁性基板と、 前記第2の絶縁性基板の一部に形成された、前記第2の
絶縁性基板を貫通する空孔と、 前記空孔に面した前記第1の絶縁性基板表面に形成され
た内蔵電子部品と、 少なくとも前記空孔に面した前記第3の絶縁性基板表面
を含む、前記第2の絶縁性基板と前記第3の絶縁性基板
との層間に形成された金属層と、 前記空孔近傍の前記第2の絶縁性基板に形成され、導電
体が埋め込まれた少なくとも1つのスルーホールとを少
なくとも有する多層プリント配線板。
13. A first insulating substrate, a first wiring layer formed on the first insulating substrate, and a second insulating substrate formed on the first wiring layer. A second wiring layer formed on the second insulating substrate, a third insulating substrate formed on the second wiring layer, and a part of the second insulating substrate. A formed hole penetrating the second insulating substrate, a built-in electronic component formed on the surface of the first insulating substrate facing the hole, and at least the first component facing the hole. A metal layer formed between the second insulating substrate and the third insulating substrate, including a surface of the third insulating substrate, and a metal layer formed on the second insulating substrate near the holes. And at least one through hole in which a conductor is embedded.
【請求項14】前記スルーホール内の前記導電体は、前
記金属層と電気的に接続する請求項13記載の多層プリ
ント配線板。
14. The multilayer printed wiring board according to claim 13, wherein said conductor in said through hole is electrically connected to said metal layer.
【請求項15】複数の前記スルーホールが前記空孔を取
り囲むように点在して配置されている請求項13記載の
多層プリント配線板。
15. The multilayer printed wiring board according to claim 13, wherein a plurality of said through holes are arranged so as to surround said holes.
【請求項16】前記第1の絶縁性基板と前記第2の絶縁
性基板との層間に、複数の前記スルーホール内の前記導
電体を電気的に接続する導電層を有する請求項13記載
の多層プリント配線板。
16. The semiconductor device according to claim 13, further comprising a conductive layer between said first insulating substrate and said second insulating substrate for electrically connecting said conductors in said plurality of through holes. Multilayer printed wiring board.
【請求項17】前記第2の絶縁性基板と前記第3の絶縁
性基板との層間に、複数の前記スルーホール内の前記導
電体を電気的に接続する導電層を有する請求項13記載
の多層プリント配線板。
17. The semiconductor device according to claim 13, further comprising a conductive layer between said second insulating substrate and said third insulating substrate for electrically connecting said conductors in said plurality of through holes. Multilayer printed wiring board.
【請求項18】前記第1の絶縁性基板に、少なくとも前
記第1の配線層と接続する信号配線が埋め込まれたバイ
アホールを有する請求項13記載の多層プリント配線
板。
18. The multilayer printed wiring board according to claim 13, wherein the first insulating substrate has a via hole in which at least a signal wiring connected to the first wiring layer is embedded.
【請求項19】前記第2の絶縁性基板に、前記第1の配
線層と前記第2の配線層とを接続する信号配線が埋め込
まれたバイアホールを有する請求項13記載の多層プリ
ント配線板。
19. The multilayer printed wiring board according to claim 13, wherein said second insulating substrate has a via hole in which a signal wiring for connecting said first wiring layer and said second wiring layer is embedded. .
【請求項20】前記第3の絶縁性基板に、少なくとも前
記第2の配線層と接続する信号配線が埋め込まれたバイ
アホールを有する請求項13記載の多層プリント配線
板。
20. The multilayer printed wiring board according to claim 13, wherein the third insulating substrate has a via hole in which at least a signal wiring connected to the second wiring layer is embedded.
【請求項21】前記第3の絶縁性基板上に形成された第
3の配線層を有する請求項13記載の多層プリント配線
板。
21. The multilayer printed wiring board according to claim 13, further comprising a third wiring layer formed on said third insulating substrate.
【請求項22】前記金属層は前記第2の配線層と同一の
層からなる請求項13記載の多層プリント配線板。
22. The multilayer printed wiring board according to claim 13, wherein said metal layer is made of the same layer as said second wiring layer.
【請求項23】前記金属層は金属めっき層である請求項
13記載の多層プリント配線板。
23. The multilayer printed wiring board according to claim 13, wherein said metal layer is a metal plating layer.
【請求項24】前記金属層は貼付された金属シートであ
る請求項13記載の多層プリント配線板。
24. The multilayer printed wiring board according to claim 13, wherein said metal layer is a metal sheet attached.
JP2000108043A 2000-04-05 2000-04-05 Electronic circuit device and multilayer printed wiring board Pending JP2001291817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000108043A JP2001291817A (en) 2000-04-05 2000-04-05 Electronic circuit device and multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000108043A JP2001291817A (en) 2000-04-05 2000-04-05 Electronic circuit device and multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JP2001291817A true JP2001291817A (en) 2001-10-19

Family

ID=18620957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000108043A Pending JP2001291817A (en) 2000-04-05 2000-04-05 Electronic circuit device and multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP2001291817A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006332A1 (en) * 2002-07-03 2004-01-15 Sony Corporation Modular board device and high frequency module and method for producing them
JP2005228901A (en) * 2004-02-13 2005-08-25 Renesas Technology Corp Semiconductor device
JP2010238925A (en) * 2009-03-31 2010-10-21 Tdk Corp Module including built-in electronic components
JP2011138810A (en) * 2009-12-25 2011-07-14 Tdk Corp Module including built-in electronic component
JP2011138811A (en) * 2009-12-25 2011-07-14 Tdk Corp Module including built-in electronic component

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006332A1 (en) * 2002-07-03 2004-01-15 Sony Corporation Modular board device and high frequency module and method for producing them
US7470977B2 (en) 2002-07-03 2008-12-30 Sony Corporation Modular board device, high frequency module, and method of manufacturing same
KR101007460B1 (en) * 2002-07-03 2011-01-12 소니 주식회사 Modular board device and high frequency module and method for producing them
JP2005228901A (en) * 2004-02-13 2005-08-25 Renesas Technology Corp Semiconductor device
JP2010238925A (en) * 2009-03-31 2010-10-21 Tdk Corp Module including built-in electronic components
JP2011138810A (en) * 2009-12-25 2011-07-14 Tdk Corp Module including built-in electronic component
JP2011138811A (en) * 2009-12-25 2011-07-14 Tdk Corp Module including built-in electronic component

Similar Documents

Publication Publication Date Title
JP4079699B2 (en) Multilayer wiring circuit board
KR101145038B1 (en) Printed wiring board
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US7358591B2 (en) Capacitor device and semiconductor device having the same, and capacitor device manufacturing method
US20130155639A1 (en) Electronic component and method for manufacturing the same
CN102686053A (en) Method for manufacturing multilayer wiring substrate
WO2004079755A1 (en) Flat shield cable
KR20150081155A (en) Package board, method of manufacturing the same and semiconductor package using the same
JP2001267710A (en) Electronic circuit device and multilayer printed wiring board
JPH1168313A (en) Printed wiring board
JP2001291817A (en) Electronic circuit device and multilayer printed wiring board
US6586687B2 (en) Printed wiring board with high density inner layer structure
JPH10261854A (en) Printed wiring board and manufacturing method thereof
JP2003273611A (en) Wiring board
JPH04139783A (en) Flexible circuit board for ic mounting and its manufacture
JP2784523B2 (en) Substrate for mounting electronic components
JP2784525B2 (en) Substrate for mounting electronic components
JP3246796B2 (en) Multilayer package and manufacturing method thereof
JP2009231480A (en) Semiconductor device
JPH08316592A (en) Circuit board and production thereof
JP4360617B2 (en) Wiring board
JPS6214717Y2 (en)
JP4349891B2 (en) Wiring board and electronic device
JP2004327633A (en) Wiring substrate
JPH06318669A (en) Multilayered lead frame and semiconductor package