JP3044877B2 - 符号化装置 - Google Patents
符号化装置Info
- Publication number
- JP3044877B2 JP3044877B2 JP28966791A JP28966791A JP3044877B2 JP 3044877 B2 JP3044877 B2 JP 3044877B2 JP 28966791 A JP28966791 A JP 28966791A JP 28966791 A JP28966791 A JP 28966791A JP 3044877 B2 JP3044877 B2 JP 3044877B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- dct
- sum
- quantization
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル化された画像
信号の高能率化に用いる符号化装置に関するものであ
る。
信号の高能率化に用いる符号化装置に関するものであ
る。
【０００２】
【従来の技術】近年、画像信号のデジタル化にともなっ
て高能率符号化技術が重要になってきている。高能率符
号化の有効な手段として、直交変換符号化が代表的であ
り、最近よく使用され始めている。直交変換とは入力さ
れる時系列信号を直交する成分（例えば周波数成分）に
変換するもので、フーリエ変換，離散コサイン変換（以
下ＤＣＴと略す），アダマール変換等が有名である。特
にＤＣＴは画像情報に適した直交変換として注目されて
いる。
て高能率符号化技術が重要になってきている。高能率符
号化の有効な手段として、直交変換符号化が代表的であ
り、最近よく使用され始めている。直交変換とは入力さ
れる時系列信号を直交する成分（例えば周波数成分）に
変換するもので、フーリエ変換，離散コサイン変換（以
下ＤＣＴと略す），アダマール変換等が有名である。特
にＤＣＴは画像情報に適した直交変換として注目されて
いる。
【０００３】この符号化装置としては、特願平２−２０
８６０５号に記されている。この符号化装置の構成は図
４のブロック図で示される。同図の１００は小ブロック
化部、１０１は大ブロック化部、１０２は直交変換器、
１０３はデータ量見積部、１０４は量子化器決定部、１
０５はデータバッファ、１０６は量子化部、１０７は可
変長符号化器、１０８は伝送部である。
８６０５号に記されている。この符号化装置の構成は図
４のブロック図で示される。同図の１００は小ブロック
化部、１０１は大ブロック化部、１０２は直交変換器、
１０３はデータ量見積部、１０４は量子化器決定部、１
０５はデータバッファ、１０６は量子化部、１０７は可
変長符号化器、１０８は伝送部である。
【０００４】小ブロック化部１００は入力された画像信
号を水平８画素・垂直８画素の合計６４画素の標本値か
らなる小ブロック（この小ブロックが以降の信号処理の
最小単位となる）に分割する。各小ブロックは大ブロッ
ク化部１０１で３０個の小ブロックの集合毎に１つの大
ブロックにまとめられる。図５は大ブロック化部の構成
図で、１０９は輝度（Ｙ）信号入力部、１１０は色差信
号Ｒ−Ｙ（ＣR）入力部、１１１は色差信号Ｂ−Ｙ
（ＣB）入力部、１１２はフレームメモリ、１１３はア
ドレスコントローラである。輝度（Ｙ）信号入力部１０
９，色差信号Ｒ−Ｙ（ＣR）入力部１１０，色差信号Ｂ
−Ｙ（ＣB）入力部１１１より入力される小ブロック毎
の標本値はフレームメモリ１１２に一度蓄積された後、
アドレスコントローラ１１３に従って３０個の小ブロッ
クからなる大ブロック毎に直交変換器１０２に出力され
る。
号を水平８画素・垂直８画素の合計６４画素の標本値か
らなる小ブロック（この小ブロックが以降の信号処理の
最小単位となる）に分割する。各小ブロックは大ブロッ
ク化部１０１で３０個の小ブロックの集合毎に１つの大
ブロックにまとめられる。図５は大ブロック化部の構成
図で、１０９は輝度（Ｙ）信号入力部、１１０は色差信
号Ｒ−Ｙ（ＣR）入力部、１１１は色差信号Ｂ−Ｙ
（ＣB）入力部、１１２はフレームメモリ、１１３はア
ドレスコントローラである。輝度（Ｙ）信号入力部１０
９，色差信号Ｒ−Ｙ（ＣR）入力部１１０，色差信号Ｂ
−Ｙ（ＣB）入力部１１１より入力される小ブロック毎
の標本値はフレームメモリ１１２に一度蓄積された後、
アドレスコントローラ１１３に従って３０個の小ブロッ
クからなる大ブロック毎に直交変換器１０２に出力され
る。
【０００５】ここで図６の斜線で示されるブロックが小
ブロックを示しており、画面上のさまざまな位置のこの
小ブロックをシャフリングするように３０個集めて１つ
の大ブロック（以下ビデオセグメントという）を構成す
る。このようにシャフリングすることによって画面上の
情報量が分散されるため、各ビデオセグメントに含まれ
る情報量は大体等しくなる。従って画面上で場所によっ
て情報量に偏りがある場合にも効率よく圧縮出来るよう
になっている。
ブロックを示しており、画面上のさまざまな位置のこの
小ブロックをシャフリングするように３０個集めて１つ
の大ブロック（以下ビデオセグメントという）を構成す
る。このようにシャフリングすることによって画面上の
情報量が分散されるため、各ビデオセグメントに含まれ
る情報量は大体等しくなる。従って画面上で場所によっ
て情報量に偏りがある場合にも効率よく圧縮出来るよう
になっている。
【０００６】直交変換器１０２は、入力される小ブロッ
ク化された標本値をその単位毎にディスクリート・コサ
イン変換（ＤＣＴ）によって２次元の直交変換を行う。
この直交変換器１０２では、まず小ブロックの水平方向
にＤＣＴされ、次に水平方向にＤＣＴされた直交成分
は、直交変換器１０２に内蔵された水平垂直並べ換え部
（不図示）で垂直方向に並べ換えられた後垂直方向にＤ
ＣＴされる。このようにして２次元ＤＣＴされた小ブロ
ック（以下ＤＣＴブロックという）毎の直交成分は、水
平方向，垂直方向共に低域を表す直交成分から順番にバ
ッファ１０５及びデータ量見積部１０３にビデオセグメ
ント単位で入力される。
ク化された標本値をその単位毎にディスクリート・コサ
イン変換（ＤＣＴ）によって２次元の直交変換を行う。
この直交変換器１０２では、まず小ブロックの水平方向
にＤＣＴされ、次に水平方向にＤＣＴされた直交成分
は、直交変換器１０２に内蔵された水平垂直並べ換え部
（不図示）で垂直方向に並べ換えられた後垂直方向にＤ
ＣＴされる。このようにして２次元ＤＣＴされた小ブロ
ック（以下ＤＣＴブロックという）毎の直交成分は、水
平方向，垂直方向共に低域を表す直交成分から順番にバ
ッファ１０５及びデータ量見積部１０３にビデオセグメ
ント単位で入力される。
【０００７】データ見積部１０３では、そこで予め準備
された１６個の量子化器に対するＤＣＴブロック単位で
の可変長符号化後のデータ量が計算され、その結果に基
づいて量子化器決定部１０４で、すべてのＤＣＴブロッ
クのデータ量の合計が伝送可能な総データ量を越えない
ようなＤＣＴブロック毎の量子化器が決定される。同時
にバッファ１０５に入力された直交成分は量子化器が決
定されるまで遅延させられる。バッファ１０５から出力
される直交成分は量子化部１０６で量子化器決定部１０
４によって決定（選択）される量子化器を用いて量子化
される。ところで、一般に人間の視覚は低域成分の歪に
敏感で、高域成分の歪には鈍感であるため、高域成分ほ
ど量子化幅の大きな量子化を行うことによって、視覚上
劣化を小さくしながら圧縮率を改善することが可能にな
る。このため、１６種類の量子化器からなる量子化部１
０６では、図７（ａ）に示すように（８×８）ＤＣＴブ
ロックの直交成分をＤＣ成分（斜線の部分）を除いてＡ
Ｃ成分を４つの帯域（図中の番号は各帯域の番号を示
す）に分割し、１６の量子化器におけるこの帯域と量子
化とに一定の関係を持たせている。その帯域と量子化の
関係を（表１）に示す。
された１６個の量子化器に対するＤＣＴブロック単位で
の可変長符号化後のデータ量が計算され、その結果に基
づいて量子化器決定部１０４で、すべてのＤＣＴブロッ
クのデータ量の合計が伝送可能な総データ量を越えない
ようなＤＣＴブロック毎の量子化器が決定される。同時
にバッファ１０５に入力された直交成分は量子化器が決
定されるまで遅延させられる。バッファ１０５から出力
される直交成分は量子化部１０６で量子化器決定部１０
４によって決定（選択）される量子化器を用いて量子化
される。ところで、一般に人間の視覚は低域成分の歪に
敏感で、高域成分の歪には鈍感であるため、高域成分ほ
ど量子化幅の大きな量子化を行うことによって、視覚上
劣化を小さくしながら圧縮率を改善することが可能にな
る。このため、１６種類の量子化器からなる量子化部１
０６では、図７（ａ）に示すように（８×８）ＤＣＴブ
ロックの直交成分をＤＣ成分（斜線の部分）を除いてＡ
Ｃ成分を４つの帯域（図中の番号は各帯域の番号を示
す）に分割し、１６の量子化器におけるこの帯域と量子
化とに一定の関係を持たせている。その帯域と量子化の
関係を（表１）に示す。
【０００８】
【表１】
【０００９】（表１）において、縦方向が量子化器のN
o.（量子化No.）を、横方向が４つの帯域を示してい
る。即ち、それぞれの量子化器は図７（ａ）に示す４つ
の帯域に対する量子化の組み合わせで構成されることを
示しており、表中の分数は量子化器と帯域に対する量子
化で実行される乗算の乗数を示している。また、ＤＣＴ
後のこれらのＡＣ成分は同図（ｂ）に示す番号順にジグ
ザグに量子化がなされ、順に出力される。
o.（量子化No.）を、横方向が４つの帯域を示してい
る。即ち、それぞれの量子化器は図７（ａ）に示す４つ
の帯域に対する量子化の組み合わせで構成されることを
示しており、表中の分数は量子化器と帯域に対する量子
化で実行される乗算の乗数を示している。また、ＤＣＴ
後のこれらのＡＣ成分は同図（ｂ）に示す番号順にジグ
ザグに量子化がなされ、順に出力される。
【００１０】次に量子化部１０６で量子化されたデータ
は可変長符号化器１０７で周知の２次元ハフマンによる
可変長符号化（ゼロランレングスとそれに続く０でない
値によって符号化する）された後、伝送部１０８を介し
て出力される。
は可変長符号化器１０７で周知の２次元ハフマンによる
可変長符号化（ゼロランレングスとそれに続く０でない
値によって符号化する）された後、伝送部１０８を介し
て出力される。
【００１１】図８はビデオセグメント化されたＤＣＴブ
ロックの伝送順番を示している。各ＤＣＴブロックは図
に示すＤＣＴNo.順即ち、 Ｙ→Ｙ→ＣR→Ｙ→Ｙ→ＣB→Ｙ→Ｙ→ＣR→Ｙ→Ｙ→ＣB…… （ここで、Ｙ：輝度信号のＤＣＴブロック、ＣR：Ｒ−
Ｙ信号のＤＣＴブロック、ＣB：Ｂ−Ｙ信号のＤＣＴブ
ロックである。）の順に伝送される。
ロックの伝送順番を示している。各ＤＣＴブロックは図
に示すＤＣＴNo.順即ち、 Ｙ→Ｙ→ＣR→Ｙ→Ｙ→ＣB→Ｙ→Ｙ→ＣR→Ｙ→Ｙ→ＣB…… （ここで、Ｙ：輝度信号のＤＣＴブロック、ＣR：Ｒ−
Ｙ信号のＤＣＴブロック、ＣB：Ｂ−Ｙ信号のＤＣＴブ
ロックである。）の順に伝送される。
【００１２】
【発明が解決しようとする課題】ところで、上記のよう
に構成された符号化装置では、上にも述べたが１ビデオ
セグメントの伝送可能なデータ量に制限があり、そのデ
ータ量は入力される画像に依存する。従って、ＤＣＴに
よる圧縮に加え、更に直交成分データを伝送可能なデー
タ量に量子化によって圧縮する必要がある。この時、伝
送効率を可能な限り上げる必要があり、このため従来装
置では（表１）で示した１６種類の量子化を行った場合
の１ビデオセグメントの可変長符号化後の総データ量を
各量子化器毎に求め、その中から伝送可能なデータ量を
与える量子化器のうち、最大のデータ量を与える量子化
器を選択する。この動作を行うのがデータ量見積部１０
３と量子化器選択部１０４である。この量子化器の選択
過程について以下説明する。
に構成された符号化装置では、上にも述べたが１ビデオ
セグメントの伝送可能なデータ量に制限があり、そのデ
ータ量は入力される画像に依存する。従って、ＤＣＴに
よる圧縮に加え、更に直交成分データを伝送可能なデー
タ量に量子化によって圧縮する必要がある。この時、伝
送効率を可能な限り上げる必要があり、このため従来装
置では（表１）で示した１６種類の量子化を行った場合
の１ビデオセグメントの可変長符号化後の総データ量を
各量子化器毎に求め、その中から伝送可能なデータ量を
与える量子化器のうち、最大のデータ量を与える量子化
器を選択する。この動作を行うのがデータ量見積部１０
３と量子化器選択部１０４である。この量子化器の選択
過程について以下説明する。
【００１３】図９はデータ量見積部１０３と量子化器選
択部１０４の詳細ブロック図で、データ量見積部１０３
は量子化回路１１４，符号長テーブル１１５，加算回路
１１６，セレクタ１１７，加算回路１１８，メモリ１１
９，メモリコントロール回路１２０から構成され、量子
化器選択部１０４は比較器１２１，メモリ１１９，メモ
リコントロール回路１２０，アドレスメモリレジスタ１
２２から構成される（メモリ１１９とメモリコントロー
ル回路１２０は共通ブロックである。）。
択部１０４の詳細ブロック図で、データ量見積部１０３
は量子化回路１１４，符号長テーブル１１５，加算回路
１１６，セレクタ１１７，加算回路１１８，メモリ１１
９，メモリコントロール回路１２０から構成され、量子
化器選択部１０４は比較器１２１，メモリ１１９，メモ
リコントロール回路１２０，アドレスメモリレジスタ１
２２から構成される（メモリ１１９とメモリコントロー
ル回路１２０は共通ブロックである。）。
【００１４】直交変換器１０２でＤＣＴされた直交成分
データはまず量子化回路１１４に入力され、そこで入力
データは（表１）に従って１６通りの量子化（それぞれ
の量子化を（表１）に示すように以下量子化No.とい
う）を行い、それぞれの量子化データを符号長テーブル
１１５に並列に出力する。符号長テーブル１１５はそれ
ぞれの量子化データに対する可変長符号化したときの符
号長（データ量）が参照できるようになっており、従っ
て量子化データが入力される毎にそれに対する符号長が
加算回路１１６に出力される。加算回路１１６ではそれ
ぞれの量子化に対して１ＤＣＴブロックの符号長を累積
加算し、１ＤＣＴブロックのそれぞれのデータ量の合計
値Ｎj（ｉ）（ｉ：ＤＣＴブロックNo.、０≦ｉ≦２９、
ｊ：量子化No.、０≦ｊ≦１５）をセレクタ１１７に出
力する。セレクタ１１７は、ＤＣＴブロック毎にデータ
量Ｎj（ｉ）が計算されると、順次切り換えて量子化No.
０に相当するＮ0（ｉ）から順に量子化No.１５に相当す
るＮ15（ｉ）を加算回路１１８に出力する。このＤＣＴ
No.毎に演算されるＮj（ｉ）をもとにメモリコントロー
ル回路１２０は加算回路１１８とメモリ１１９によって
逐次量子化No.毎のデータ量計算を行う。その計算過程
を（表２）に示す。
データはまず量子化回路１１４に入力され、そこで入力
データは（表１）に従って１６通りの量子化（それぞれ
の量子化を（表１）に示すように以下量子化No.とい
う）を行い、それぞれの量子化データを符号長テーブル
１１５に並列に出力する。符号長テーブル１１５はそれ
ぞれの量子化データに対する可変長符号化したときの符
号長（データ量）が参照できるようになっており、従っ
て量子化データが入力される毎にそれに対する符号長が
加算回路１１６に出力される。加算回路１１６ではそれ
ぞれの量子化に対して１ＤＣＴブロックの符号長を累積
加算し、１ＤＣＴブロックのそれぞれのデータ量の合計
値Ｎj（ｉ）（ｉ：ＤＣＴブロックNo.、０≦ｉ≦２９、
ｊ：量子化No.、０≦ｊ≦１５）をセレクタ１１７に出
力する。セレクタ１１７は、ＤＣＴブロック毎にデータ
量Ｎj（ｉ）が計算されると、順次切り換えて量子化No.
０に相当するＮ0（ｉ）から順に量子化No.１５に相当す
るＮ15（ｉ）を加算回路１１８に出力する。このＤＣＴ
No.毎に演算されるＮj（ｉ）をもとにメモリコントロー
ル回路１２０は加算回路１１８とメモリ１１９によって
逐次量子化No.毎のデータ量計算を行う。その計算過程
を（表２）に示す。
【００１５】
【表２】
【００１６】（表２）において矢印Ａはセレクタ１１７
の切り変わる即ち計算される量子化No.の順番を、矢印
Ｂはデータ量見積部１０３に入力されるＤＣＴNo.の順
を示しており、それぞれの表の値は各量子化No.が、ま
たＤＣＴNo.が更新されていく時のデータ量の変遷を示
している（ＤＣＴNo.２９の縦の欄がそれぞれの量子化N
o.に対する最終のデータ量の合計である）。
の切り変わる即ち計算される量子化No.の順番を、矢印
Ｂはデータ量見積部１０３に入力されるＤＣＴNo.の順
を示しており、それぞれの表の値は各量子化No.が、ま
たＤＣＴNo.が更新されていく時のデータ量の変遷を示
している（ＤＣＴNo.２９の縦の欄がそれぞれの量子化N
o.に対する最終のデータ量の合計である）。
【００１７】加算回路１１８は、
【００１８】
【数１】
【００１９】の計算をするわけであるが、その出力はそ
れぞれの演算毎に結果を記憶するメモリ１１９に出力す
ると同時に、比較回路１２１にも出力する。比較回路１
２１は、入力される上記の演算結果毎に伝送可能な１ビ
デオセグメント分の総データ量（ＣＤ）と比較を行い、
その結果がＣＤを越えていなければアドレスメモリレジ
スタ１２２を駆動して、そのときのメモリコントロール
回路１２０の出力するアドレス値（即ちこの時のメモリ
１１９のアドレス）を記憶させる。このアドレス値は０
〜１５（１０進数）の値をとり量子化No.に対応させて
いる。演算結果がＣＤを越えておれば、比較回路１２１
はアドレスメモリレジスタ１２２に値の更新はさせず、
以前の内容を保持させる。（表２）の例において、ＤＣ
ＴNo.２５までの各量子化No.についての上記演算を行っ
ているとき、量子化No.１２でデータ量がＣＤを越えた
とすると、アドレスレジスタ１２２には値１１が保持さ
れ、量子化No.１２よりもデータ量の多くなるこれ以降
の演算では、このアドレスレジスタ１２２の値は更新さ
れない。同様の動作が繰り返され、アドレスレジスタ１
２２には、次のＤＣＴNo.２６では１０が、ＤＣＴNo.２
７では９が、ＤＣＴNo.２８では８が、最後のＤＣＴブ
ロックであるＤＣＴNo.２９では８が記憶される。この
ようにして、最後のＤＣＴブロックの演算が終了した時
点で、伝送可能な総データ量ＣＤを越えない最大の量子
化No.（量子化器）が選択されることになる。
れぞれの演算毎に結果を記憶するメモリ１１９に出力す
ると同時に、比較回路１２１にも出力する。比較回路１
２１は、入力される上記の演算結果毎に伝送可能な１ビ
デオセグメント分の総データ量（ＣＤ）と比較を行い、
その結果がＣＤを越えていなければアドレスメモリレジ
スタ１２２を駆動して、そのときのメモリコントロール
回路１２０の出力するアドレス値（即ちこの時のメモリ
１１９のアドレス）を記憶させる。このアドレス値は０
〜１５（１０進数）の値をとり量子化No.に対応させて
いる。演算結果がＣＤを越えておれば、比較回路１２１
はアドレスメモリレジスタ１２２に値の更新はさせず、
以前の内容を保持させる。（表２）の例において、ＤＣ
ＴNo.２５までの各量子化No.についての上記演算を行っ
ているとき、量子化No.１２でデータ量がＣＤを越えた
とすると、アドレスレジスタ１２２には値１１が保持さ
れ、量子化No.１２よりもデータ量の多くなるこれ以降
の演算では、このアドレスレジスタ１２２の値は更新さ
れない。同様の動作が繰り返され、アドレスレジスタ１
２２には、次のＤＣＴNo.２６では１０が、ＤＣＴNo.２
７では９が、ＤＣＴNo.２８では８が、最後のＤＣＴブ
ロックであるＤＣＴNo.２９では８が記憶される。この
ようにして、最後のＤＣＴブロックの演算が終了した時
点で、伝送可能な総データ量ＣＤを越えない最大の量子
化No.（量子化器）が選択されることになる。
【００２０】ここで、１ＤＣＴブロックの最大のデータ
量（量子化No.１５で起こる）は、ゼロランが無く、即
ち全て０でないＡＣ成分の値が６３個続いた時で、かつ
その値に対する１符号長の割当ビット数が最大符号ビッ
ト数をとるときである。例えば最大符号ビットが１６ビ
ットであったとすると１ＤＣＴブロックの最大データ量
は、１６×６３＝１００８ビットで、この場合１ＤＣＴ
ブロック当たりのデータ量を表すＮj（ｉ）は１０ビッ
ト必要であり、更に１ビデオセグメント（３０ＤＣＴブ
ロック）の最大データ量は、その３０倍で３０２４０ビ
ットとなる（従ってデータ量を表すビット数としては１
５ビット必要）。
量（量子化No.１５で起こる）は、ゼロランが無く、即
ち全て０でないＡＣ成分の値が６３個続いた時で、かつ
その値に対する１符号長の割当ビット数が最大符号ビッ
ト数をとるときである。例えば最大符号ビットが１６ビ
ットであったとすると１ＤＣＴブロックの最大データ量
は、１６×６３＝１００８ビットで、この場合１ＤＣＴ
ブロック当たりのデータ量を表すＮj（ｉ）は１０ビッ
ト必要であり、更に１ビデオセグメント（３０ＤＣＴブ
ロック）の最大データ量は、その３０倍で３０２４０ビ
ットとなる（従ってデータ量を表すビット数としては１
５ビット必要）。
【００２１】ところで、上記従来装置では、加算回路１
１８では全ての量子化No.においてオーバーフローする
ことなく演算を行うため、実際の最大データ伝送量ＣＤ
が例えば２５００程度（必要ビット数は１２ビット）で
あっても、加算回路１１８，比較回路１２１，メモリ１
１９は１５ビットのデータに対応する必要がある。この
ことは加算回路１１８や比較回路１２１の演算処理に要
する時間の増大を促し、処理の高速化の弊害になってい
る。またこれら回路のＩＣ化を考えたとき、ビット数が
多いことは、メモリ１１９の容量、加算回路１１８や比
較回路１２１の回路規模が増加するという問題点をも有
している。
１８では全ての量子化No.においてオーバーフローする
ことなく演算を行うため、実際の最大データ伝送量ＣＤ
が例えば２５００程度（必要ビット数は１２ビット）で
あっても、加算回路１１８，比較回路１２１，メモリ１
１９は１５ビットのデータに対応する必要がある。この
ことは加算回路１１８や比較回路１２１の演算処理に要
する時間の増大を促し、処理の高速化の弊害になってい
る。またこれら回路のＩＣ化を考えたとき、ビット数が
多いことは、メモリ１１９の容量、加算回路１１８や比
較回路１２１の回路規模が増加するという問題点をも有
している。
【００２２】本発明は懸かる点に鑑み、従来に比べ回路
規模も少なく、処理の高速化が図れるデータ量見積部，
量子化選択部を有した符号化装置を提供することを目的
とする。
規模も少なく、処理の高速化が図れるデータ量見積部，
量子化選択部を有した符号化装置を提供することを目的
とする。
【００２３】
【課題を解決するための手段】本発明は、入力信号の標
本値を集めてｍ×ｎの画素毎にブロック化するブロック
化手段と、複数個の前記ブロックを集めてグループ化を
行うグループ化手段と、複数種類の量子化器を具備し前
記ブロックのデータをそれぞれの前記量子化器で量子化
したデータの符号化後のデータ量Ｎj（ｉ）（ｊ：前記
各量子化器に対応した値、ｉ：前記各ブロックに対応し
た値、ｉ，ｊ＝０，１，２，…）を計算するブロックデ
ータ量計算手段と、少なくともｊ個のアドレス空間を有
し下式（１）（２）（４）の何れかで求まるｓｕｍ
（ｊ）を記憶するメモリ手段と、下式（１）もしくは
（２）の全加算を行い前記グループの前記各量子化器毎
の総データ量を求める加算手段と、 ｓｕｍ（ｊ）＝ｍｅｍ（ｊ）＋Ｎj（ｉ）＋１ …… （１） ｓｕｍ（ｊ）＝（所定値Ａ）＋Ｎj（ｉ）＋１ …… （２） ｓｕｍ（ｊ）：前記加算手段の出力（キャリー出力を除
く） ｍｅｍ（ｊ）：前記メモリ手段の出力 下式（３）によって決定される前記所定値Ａを発生させ
る前記所定値Ａの発生手段と、 所定値Ａ＝（２n−１）−（所定値Ｂ）−ｐ …… （３） ｎ：ｓｕｍ（ｊ）のビット数 ｐ：前記グループを構成する前記ブロックの個数 前記加算手段の出力にキャリーが発生したときに前記ｓ
ｕｍ（ｊ）を ｓｕｍ（ｊ）＝２n−１ …… （４） に制限する制限手段と、前記ｊを更新（ｊ＝ｊ＋１）し
ながら前記各量子化器に対する前記加算を実行する際、
前記キャリーが発生しなければ、更新後の前記ｊもしく
はそれに対応した値に更新し、前記キャリーが発生すれ
ば以前の前記ｊもしくはそれに対応した値を保持する記
憶手段とを有した符号化装置である。
本値を集めてｍ×ｎの画素毎にブロック化するブロック
化手段と、複数個の前記ブロックを集めてグループ化を
行うグループ化手段と、複数種類の量子化器を具備し前
記ブロックのデータをそれぞれの前記量子化器で量子化
したデータの符号化後のデータ量Ｎj（ｉ）（ｊ：前記
各量子化器に対応した値、ｉ：前記各ブロックに対応し
た値、ｉ，ｊ＝０，１，２，…）を計算するブロックデ
ータ量計算手段と、少なくともｊ個のアドレス空間を有
し下式（１）（２）（４）の何れかで求まるｓｕｍ
（ｊ）を記憶するメモリ手段と、下式（１）もしくは
（２）の全加算を行い前記グループの前記各量子化器毎
の総データ量を求める加算手段と、 ｓｕｍ（ｊ）＝ｍｅｍ（ｊ）＋Ｎj（ｉ）＋１ …… （１） ｓｕｍ（ｊ）＝（所定値Ａ）＋Ｎj（ｉ）＋１ …… （２） ｓｕｍ（ｊ）：前記加算手段の出力（キャリー出力を除
く） ｍｅｍ（ｊ）：前記メモリ手段の出力 下式（３）によって決定される前記所定値Ａを発生させ
る前記所定値Ａの発生手段と、 所定値Ａ＝（２n−１）−（所定値Ｂ）−ｐ …… （３） ｎ：ｓｕｍ（ｊ）のビット数 ｐ：前記グループを構成する前記ブロックの個数 前記加算手段の出力にキャリーが発生したときに前記ｓ
ｕｍ（ｊ）を ｓｕｍ（ｊ）＝２n−１ …… （４） に制限する制限手段と、前記ｊを更新（ｊ＝ｊ＋１）し
ながら前記各量子化器に対する前記加算を実行する際、
前記キャリーが発生しなければ、更新後の前記ｊもしく
はそれに対応した値に更新し、前記キャリーが発生すれ
ば以前の前記ｊもしくはそれに対応した値を保持する記
憶手段とを有した符号化装置である。
【００２４】
【作用】本発明は、上記した構成により、最初のブロッ
クｉ＝０で、まず各ｊについて式（２）の所定値Ａ（初
期値）とＮj（０）の加算を行い、その結果をメモリ手
段に記憶した後、次のｉ＝１から、各ｊについて式
（１）のＮj（ｉ）とメモリ手段の出力ｍｅｍ（ｊ）と
の加算を行いその結果を再びメモリ手段に記憶する。こ
の累積加算動作を最後のブロックまで繰り返し、この時
加算手段の出力にキャリーが発生すれば、加算手段の出
力ｓｕｍ（ｊ）は制限手段によって２n−１に置き換え
られ（式（４））てメモリ手段に記憶される。
クｉ＝０で、まず各ｊについて式（２）の所定値Ａ（初
期値）とＮj（０）の加算を行い、その結果をメモリ手
段に記憶した後、次のｉ＝１から、各ｊについて式
（１）のＮj（ｉ）とメモリ手段の出力ｍｅｍ（ｊ）と
の加算を行いその結果を再びメモリ手段に記憶する。こ
の累積加算動作を最後のブロックまで繰り返し、この時
加算手段の出力にキャリーが発生すれば、加算手段の出
力ｓｕｍ（ｊ）は制限手段によって２n−１に置き換え
られ（式（４））てメモリ手段に記憶される。
【００２５】またこの累積加算動作と同時に、前記キャ
リーが発生しなければ記憶手段は今加算を終えた量子化
器に対応するｊの値を記憶し、前記キャリーが発生すれ
ば、今記憶しているｊの値を保持する。この動作を繰り
返し、グループの各量子化器に対する全てのデータ量計
算を終えたときの記憶手段の値で、実際に出力データを
符号化する量子化器を選択する。
リーが発生しなければ記憶手段は今加算を終えた量子化
器に対応するｊの値を記憶し、前記キャリーが発生すれ
ば、今記憶しているｊの値を保持する。この動作を繰り
返し、グループの各量子化器に対する全てのデータ量計
算を終えたときの記憶手段の値で、実際に出力データを
符号化する量子化器を選択する。
【００２６】
【実施例】図１は本発明の一実施例における符号化装置
のデータ量見積部における量子化器決定部のブロック図
である。本実施例において、このデータ量見積部および
量子化器決定部以外は上記した従来装置とほぼ同一であ
るので、以下及び同一機能のブロックは同一番号を付し
て説明は省略する。図１において、１は入力データＮj
（ｉ）と１つ前までの入力データの累積値との加算を行
い常にキャリーｉｎ端子（Ｃｉ）に１が印加されている
加算回路、２は加算回路１の結果が所定値（２n−１）
を越えるとその結果を所定値に制限するリミッタ回路、
３はリミッタ回路２で制限された加算回路１の結果を記
憶するメモリ、４はメモリ３のアドレス及びデータの書
き込み／読みだしを制御するメモリコントロール回路、
５は１ビデオセグメントの最初のＤＣＴブロックのＮj
（０）に加算回路１で加えられる初期値を設定する初期
値設定回路、６は初期値設定回路５の出力とメモリ３の
出力を切り換えるスイッチ（ＳＷ）でＤＣＴNo.０の演
算を行うときはｂ側にその他はａ側に接続される、７は
メモリコントロール回路４の出力するメモリ３へのアド
レスを記憶するアドレスメモリレジスタである。
のデータ量見積部における量子化器決定部のブロック図
である。本実施例において、このデータ量見積部および
量子化器決定部以外は上記した従来装置とほぼ同一であ
るので、以下及び同一機能のブロックは同一番号を付し
て説明は省略する。図１において、１は入力データＮj
（ｉ）と１つ前までの入力データの累積値との加算を行
い常にキャリーｉｎ端子（Ｃｉ）に１が印加されている
加算回路、２は加算回路１の結果が所定値（２n−１）
を越えるとその結果を所定値に制限するリミッタ回路、
３はリミッタ回路２で制限された加算回路１の結果を記
憶するメモリ、４はメモリ３のアドレス及びデータの書
き込み／読みだしを制御するメモリコントロール回路、
５は１ビデオセグメントの最初のＤＣＴブロックのＮj
（０）に加算回路１で加えられる初期値を設定する初期
値設定回路、６は初期値設定回路５の出力とメモリ３の
出力を切り換えるスイッチ（ＳＷ）でＤＣＴNo.０の演
算を行うときはｂ側にその他はａ側に接続される、７は
メモリコントロール回路４の出力するメモリ３へのアド
レスを記憶するアドレスメモリレジスタである。
【００２７】図２は本実施例の動作を説明するためのフ
ローチャートであり、図３はリミッタ回路２を実現する
具体回路である。
ローチャートであり、図３はリミッタ回路２を実現する
具体回路である。
【００２８】以下に、本発明の実施例について図面を参
照しながら動作をステップを追って説明する。従来と同
様に量子化回路１１４，符号長テーブル１１５，加算回
路１１６によって計算された１ＤＣＴブロックのデータ
量Ｎj（ｉ）はセレクタ１１７を介して加算回路１に入
力される。新しいＤＣＴブロックのデータ量が計算され
Ｎj（ｉ）が更新されると、まず最初にステップＳ１の
動作が行われる。即ち量子化No.ｊを０に初期化し（セ
レクタ１１７は量子化No.０に相当するＮ0（ｉ）を選
択）、またメモリコントロール回路４もメモリ３のアド
レス（＝ｊ）を０に初期設定する。
照しながら動作をステップを追って説明する。従来と同
様に量子化回路１１４，符号長テーブル１１５，加算回
路１１６によって計算された１ＤＣＴブロックのデータ
量Ｎj（ｉ）はセレクタ１１７を介して加算回路１に入
力される。新しいＤＣＴブロックのデータ量が計算され
Ｎj（ｉ）が更新されると、まず最初にステップＳ１の
動作が行われる。即ち量子化No.ｊを０に初期化し（セ
レクタ１１７は量子化No.０に相当するＮ0（ｉ）を選
択）、またメモリコントロール回路４もメモリ３のアド
レス（＝ｊ）を０に初期設定する。
【００２９】次にステップＳ２では今加算処理を行って
いるＤＣＴNo.が最初のＤＣＴNo．であるのかどうかを
判断し、ＤＣＴNo.が０であれば、初期値とＮ0（ｊ）と
の加算をすべくステップ３以降の動作を行い、そうでな
ければステップＳ５の動作を行う。ビデオセグメントの
最初はＤＣＴNo.が０であるのでステップＳ３に進み、
ＳＷ６をｂ側に接続し加算回路１の入力端子Ａに初期値
設定回路５の出力である所定の初期値をロードしステッ
プＳ４の動作を行う。ステップＳ４では加算回路１で、
ｓｕｍ（ｊ）＝Ｎj（０）＋初期値＋１の計算を行いス
テップＳ７を行う。最初即ちｊ＝０の場合は、ｓｕｍ
（０）＝Ｎ0（０）＋初期値＋１の計算を行うことにな
る。
いるＤＣＴNo.が最初のＤＣＴNo．であるのかどうかを
判断し、ＤＣＴNo.が０であれば、初期値とＮ0（ｊ）と
の加算をすべくステップ３以降の動作を行い、そうでな
ければステップＳ５の動作を行う。ビデオセグメントの
最初はＤＣＴNo.が０であるのでステップＳ３に進み、
ＳＷ６をｂ側に接続し加算回路１の入力端子Ａに初期値
設定回路５の出力である所定の初期値をロードしステッ
プＳ４の動作を行う。ステップＳ４では加算回路１で、
ｓｕｍ（ｊ）＝Ｎj（０）＋初期値＋１の計算を行いス
テップＳ７を行う。最初即ちｊ＝０の場合は、ｓｕｍ
（０）＝Ｎ0（０）＋初期値＋１の計算を行うことにな
る。
【００３０】次にステップＳ７ではこの加算結果がオー
バーフローしてキャリーが発生（加算回路１のＣｏ端子
が“１”）していないかを判断し、発生していれば次に
ステップＳ８の動作を、発生していなければ次にステッ
プＳ９の動作を行う。ここでこの加算回路１は周知のよ
うに出力ビットが全て１になる値を越えるとキャリーが
発生するものである。
バーフローしてキャリーが発生（加算回路１のＣｏ端子
が“１”）していないかを判断し、発生していれば次に
ステップＳ８の動作を、発生していなければ次にステッ
プＳ９の動作を行う。ここでこの加算回路１は周知のよ
うに出力ビットが全て１になる値を越えるとキャリーが
発生するものである。
【００３１】ステップＳ８ではリミッタ回路２によって
加算結果ｓｕｍ（ｊ）をＣＤを２進数で表すのに必要な
ビット数で表現できる最大値（全てのビットが１）に制
限しステップＳ１０進む。図３はリミッタ回路２の一実
施例で、図に示すようにビット数と同じ数の２入力のＯ
Ｒ回路２１〜３２（図は１２ビットの例を示す）で構成
され、それぞれのＯＲ回路２１〜３２の入力の一方には
加算回路１のキャリーが、他方にはｓｕｍ（ｊ）のそれ
ぞれのビットが接続されている。従ってリミッタ回路２
は、キャリーが０のとき入力されるｓｕｍ（ｊ）の値
を、キャリーが１の時オール１をメモリ３に出力する。
加算結果ｓｕｍ（ｊ）をＣＤを２進数で表すのに必要な
ビット数で表現できる最大値（全てのビットが１）に制
限しステップＳ１０進む。図３はリミッタ回路２の一実
施例で、図に示すようにビット数と同じ数の２入力のＯ
Ｒ回路２１〜３２（図は１２ビットの例を示す）で構成
され、それぞれのＯＲ回路２１〜３２の入力の一方には
加算回路１のキャリーが、他方にはｓｕｍ（ｊ）のそれ
ぞれのビットが接続されている。従ってリミッタ回路２
は、キャリーが０のとき入力されるｓｕｍ（ｊ）の値
を、キャリーが１の時オール１をメモリ３に出力する。
【００３２】キャリーが発生しない場合は、この時のｊ
の値をアドレスメモリレジスタ７に記憶、即ちこの時点
でのＣＤを越えない量子化No.の値を記憶する（ステッ
プＳ９）。
の値をアドレスメモリレジスタ７に記憶、即ちこの時点
でのＣＤを越えない量子化No.の値を記憶する（ステッ
プＳ９）。
【００３３】次にステップＳ１０で、メモリ３のアドレ
スｊの内容ｍｅｍ（ｊ）をｓｕｍ（ｊ）に更新しステッ
プＳ１１の動作を行う。例えば最初、即ちｊ＝０の場合
は量子化No.０に相当するメモリ３のアドレス０の内容
ｍｅｍ（０）が今のＤＣＴNo.までのデータ量の合計値
ｓｕｍ（０）に更新される。
スｊの内容ｍｅｍ（ｊ）をｓｕｍ（ｊ）に更新しステッ
プＳ１１の動作を行う。例えば最初、即ちｊ＝０の場合
は量子化No.０に相当するメモリ３のアドレス０の内容
ｍｅｍ（０）が今のＤＣＴNo.までのデータ量の合計値
ｓｕｍ（０）に更新される。
【００３４】ステップＳ１１では、ｊの値が１つ更新さ
れ、セレクタ１１７は更新された量子化No.ｊに相当す
るＮj（ｉ）を選択し、メモリコントロール回路４はメ
モリ３のアドレスを新たなｊの値に更新して、その内容
ｍｅｍ（ｊ）を出力しステップＳ１２に進む。
れ、セレクタ１１７は更新された量子化No.ｊに相当す
るＮj（ｉ）を選択し、メモリコントロール回路４はメ
モリ３のアドレスを新たなｊの値に更新して、その内容
ｍｅｍ（ｊ）を出力しステップＳ１２に進む。
【００３５】ステップＳ１２では、更新されたｊの値が
１６であるか、即ち今演算を行っているＤＣＴNo.につ
いて、全ての量子化No.のデータ量の演算が終了したか
どうかを判断する。まだ終わっていなければ、ステップ
Ｓ２に戻る。
１６であるか、即ち今演算を行っているＤＣＴNo.につ
いて、全ての量子化No.のデータ量の演算が終了したか
どうかを判断する。まだ終わっていなければ、ステップ
Ｓ２に戻る。
【００３６】ステップＳ２に戻った場合は、今のＤＣＴ
No.がまだ０であれば上記したステップＳ３以降の動作
を繰り返す。ＤＣＴNo.０の１６個の量子化No.について
初期値とＮ0（ｊ）の加算が終了し、ＤＣＴNo.が１以降
になるとステップＳ５以降の動作を行う。
No.がまだ０であれば上記したステップＳ３以降の動作
を繰り返す。ＤＣＴNo.０の１６個の量子化No.について
初期値とＮ0（ｊ）の加算が終了し、ＤＣＴNo.が１以降
になるとステップＳ５以降の動作を行う。
【００３７】ステップＳ５ではメモリ３の出力ｍｅｍ
（ｊ）とＮj（ｉ）（１≦ｉ≦２９）との加算を行うた
めＳＷ６をａ側に接続する。
（ｊ）とＮj（ｉ）（１≦ｉ≦２９）との加算を行うた
めＳＷ６をａ側に接続する。
【００３８】ステップＳ６では加算回路１で、それぞれ
の量子化No.に対するデータ量の累積加算、ｓｕｍ
（ｊ）＝Ｎj（ｉ）＋ｍｅｍ（ｊ）＋１を行い、以下Ｄ
ＣＴNo.０の場合と同様の動作を行うことになり、上記
したようにステップＳ７でこの加算結果のキャリーの発
生有無を判断して、キャリーが発生していなければアド
レスメモリレジスタ７の内容をこの時のｊの値に更新
（ステップＳ９）し、またキャリーが発生していれば、
リミッタ回路２で加算結果ｓｕｍ（ｊ）を制限値に置き
換える（ステップＳ８）。次にステップＳ１０でｓｕｍ
（ｊ）にメモリ３の内容を更新し、ステップＳ１１でｊ
の値を１つ更新する。
の量子化No.に対するデータ量の累積加算、ｓｕｍ
（ｊ）＝Ｎj（ｉ）＋ｍｅｍ（ｊ）＋１を行い、以下Ｄ
ＣＴNo.０の場合と同様の動作を行うことになり、上記
したようにステップＳ７でこの加算結果のキャリーの発
生有無を判断して、キャリーが発生していなければアド
レスメモリレジスタ７の内容をこの時のｊの値に更新
（ステップＳ９）し、またキャリーが発生していれば、
リミッタ回路２で加算結果ｓｕｍ（ｊ）を制限値に置き
換える（ステップＳ８）。次にステップＳ１０でｓｕｍ
（ｊ）にメモリ３の内容を更新し、ステップＳ１１でｊ
の値を１つ更新する。
【００３９】以上の動作が全てのｊ（≦１５）即ち全て
の量子化No.について行われるとステップ１２の判断に
よってステップ１３の動作に移り、今のＤＣＴNo.まで
のデータ量の累積加算を終了する。
の量子化No.について行われるとステップ１２の判断に
よってステップ１３の動作に移り、今のＤＣＴNo.まで
のデータ量の累積加算を終了する。
【００４０】次にステップＳ１３で次のＤＣＴNo.に更
新するまで待機した後、ステップＳ１４に移り、全ての
ＤＣＴブロックについて上記加算が終了したかを判断
し、まだ終了していなければ、再びステップＳ１に戻り
上記処理を繰り返す。終了しておれば、１ビデオセグメ
ントのデータ量見積及び量子化器選択の動作が終了した
ことになり、即ちこの時点でのアドレスメモリレジスタ
７の内容がＣＤを越えない最大のデータ量を与える量子
化No.であることを示している。
新するまで待機した後、ステップＳ１４に移り、全ての
ＤＣＴブロックについて上記加算が終了したかを判断
し、まだ終了していなければ、再びステップＳ１に戻り
上記処理を繰り返す。終了しておれば、１ビデオセグメ
ントのデータ量見積及び量子化器選択の動作が終了した
ことになり、即ちこの時点でのアドレスメモリレジスタ
７の内容がＣＤを越えない最大のデータ量を与える量子
化No.であることを示している。
【００４１】次に、初期値の設定、加算回路１の構成に
ついて説明する。今、Ｎj（ｉ）がｍビット、ＣＤの値
がｎビットで表せるとすると、加算回路１の入出力のビ
ットは、入力Ａをｍビット、入力Ｂをｎビット、出力を
ｎビットとキャリービットの構成にして、キャリーは加
算結果がＣＤを越えたことを知らせるフラグとし、加算
結果がｎビットを越える値になったときに発生する構成
とする。ところでこのままの構成では、ＣＤは２n−１
の特定の値しか採れないため、オフセットとして次の初
期値を設定することによって解決する。
ついて説明する。今、Ｎj（ｉ）がｍビット、ＣＤの値
がｎビットで表せるとすると、加算回路１の入出力のビ
ットは、入力Ａをｍビット、入力Ｂをｎビット、出力を
ｎビットとキャリービットの構成にして、キャリーは加
算結果がＣＤを越えたことを知らせるフラグとし、加算
結果がｎビットを越える値になったときに発生する構成
とする。ところでこのままの構成では、ＣＤは２n−１
の特定の値しか採れないため、オフセットとして次の初
期値を設定することによって解決する。
【００４２】初期値＝（２n−１）−ＣＤ−ｐ （ｐ：
ＤＣＴブロックの数） 即ちこの式によって決まる初期値を最初のＤＣＴブロッ
クのＮ0（ｊ）に加算しておくことによって、上記のよ
うに２n−１の値に特定されない、システムから決定さ
れるＣＤの値を越えたときにキャリーを発生させること
が可能となる。即ち、ＣＤの値は任意に設定が可能とな
る。従って、上記したように最初のＤＣＴNo.において
は、初期値設定回路５によって設定される初期値とＮ0
（ｊ）の加算が行われる。
ＤＣＴブロックの数） 即ちこの式によって決まる初期値を最初のＤＣＴブロッ
クのＮ0（ｊ）に加算しておくことによって、上記のよ
うに２n−１の値に特定されない、システムから決定さ
れるＣＤの値を越えたときにキャリーを発生させること
が可能となる。即ち、ＣＤの値は任意に設定が可能とな
る。従って、上記したように最初のＤＣＴNo.において
は、初期値設定回路５によって設定される初期値とＮ0
（ｊ）の加算が行われる。
【００４３】ところで、加算結果がＣＤを越えた場合リ
ミッタ回路２で２n−１に値を制限することから、次に
この値と加算を行うＮj（ｉ）が０であると、このｊに
おいてデータ量が既にＣＤを越えているにもかかわら
ず、キャリーが発生しないためアドレスメモリレジスタ
７の値が更新され間違った量子化No.が選択されるのを
防止するため、図１に示すようにＤＣＴブロック毎に常
に加算回路１の演算に１を加えて（回路では加算回路１
のキャリーｉｎ（Ｃｉ）端子を常に１に固定）、制限値
に０を加えた場合でもキャリーが発生するようにしてい
る。従って、予め上式の（２n−１）−ＣＤの値から
（ＤＣＴブロックの個数ｐ）×１（＝ｐ）の値を減算し
ておく必要があり、上式でｐの値を減算しているのはこ
のためである。
ミッタ回路２で２n−１に値を制限することから、次に
この値と加算を行うＮj（ｉ）が０であると、このｊに
おいてデータ量が既にＣＤを越えているにもかかわら
ず、キャリーが発生しないためアドレスメモリレジスタ
７の値が更新され間違った量子化No.が選択されるのを
防止するため、図１に示すようにＤＣＴブロック毎に常
に加算回路１の演算に１を加えて（回路では加算回路１
のキャリーｉｎ（Ｃｉ）端子を常に１に固定）、制限値
に０を加えた場合でもキャリーが発生するようにしてい
る。従って、予め上式の（２n−１）−ＣＤの値から
（ＤＣＴブロックの個数ｐ）×１（＝ｐ）の値を減算し
ておく必要があり、上式でｐの値を減算しているのはこ
のためである。
【００４４】例として、ＣＤの値を従来例同様２５０
０、最大符号長１６ビット、ｐ＝３０の場合を考える
と、ｎは１２ビット、ｍは１０ビットとなり、初期値は
上式より１５６５を設定すれば良く、加算回路１は１２
ビット幅の演算が可能であればよい。
０、最大符号長１６ビット、ｐ＝３０の場合を考える
と、ｎは１２ビット、ｍは１０ビットとなり、初期値は
上式より１５６５を設定すれば良く、加算回路１は１２
ビット幅の演算が可能であればよい。
【００４５】以上のように本実施例によれば、加算回路
やメモリはＣＤと同じビット数構成で実現でき、また加
算回路のキャリー出力を従来の比較回路に置き換えるこ
とができるので、従来に比べ処理の高速化及び回路規模
の縮小化が図れ、従来の問題点を解決することが可能と
なる。
やメモリはＣＤと同じビット数構成で実現でき、また加
算回路のキャリー出力を従来の比較回路に置き換えるこ
とができるので、従来に比べ処理の高速化及び回路規模
の縮小化が図れ、従来の問題点を解決することが可能と
なる。
【００４６】
【発明の効果】以上説明したように、本発明を用いるこ
とにより、従来に比べ回路規模も少なく、処理の高速化
が図れるデータ量見積部，量子化選択部を有した符号化
装置を提供することが可能な符号化装置を提供すること
ができ、その結果は大なるものがある。
とにより、従来に比べ回路規模も少なく、処理の高速化
が図れるデータ量見積部，量子化選択部を有した符号化
装置を提供することが可能な符号化装置を提供すること
ができ、その結果は大なるものがある。
【図１】本発明の符号化装置の一実施例におけるデータ
量見積部及び量子化器決定部のブロック図
量見積部及び量子化器決定部のブロック図
【図２】同実施例における動作を説明するためのフロー
チャート
チャート
【図３】リミッタ回路の一具体例を示す回路図
【図４】符号化装置全体を説明するためのブロック図
【図５】大ブロック化部の構成図
【図６】画像信号の１フレームとＤＣＴブロックの関係
を示す模式図
を示す模式図
【図７】ＤＣＴされた成分の帯域、及び直交変換器から
のデータの出力順を示す模式図
のデータの出力順を示す模式図
【図８】ビデオセグメント化されたＤＣＴブロックの伝
送順番を示す図
送順番を示す図
【図９】従来装置のデータ量見積部と量子化器選択部の
ブロック図
ブロック図
１ 加算回路 ２ リミッタ回路 ３ メモリ ４ メモリコントロール回路 ５ 初期値設定回路 ７ アドレスメモリレジスタ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/24 - 7/68 H04N 1/41 - 1/419 H03M 7/30 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (2)
- 【請求項１】入力信号の標本値を集めてｍ×ｎの画素毎
にブロック化するブロック化手段と、複数個の前記ブロ
ックを集めてグループ化を行うグループ化手段と、複数
種類の量子化器を具備し前記ブロックのデータをそれぞ
れの前記量子化器で量子化したデータの符号化後のデー
タ量Ｎj（ｉ）（ｊ：前記各量子化器に対応した値、
ｉ：前記各ブロックに対応した値、ｉ，ｊ＝０，１，
２，…）を計算するブロックデータ量計算手段と、少な
くともｊ個のアドレス空間を有し下式（１）（２）
（４）で求まるｓｕｍ（ｊ）を記憶するメモリ手段と、前記ｉが特定の値の時に下式（２）に基づいて全加算を
行い前記ｉが前記特定の値以外の時は下式（１）に基づ
いて全加算を行う加算手段 と、 ｓｕｍ（ｊ）＝ｍｅｍ（ｊ）＋Ｎj（ｉ）＋１ …… （１） ｓｕｍ（ｊ）＝（所定値Ａ）＋Ｎj（ｉ）＋１ …… （２） ｓｕｍ（ｊ）：前記加算手段の出力（キャリー出力を除
く） ｍｅｍ（ｊ）：前記メモリ手段の出力 下式（３）によって決定される前記所定値Ａを発生させ
る前記所定値Ａの発生手段と、 所定値Ａ＝（２n−１）−（所定値Ｂ）−ｐ …… （３） ｎ：ｓｕｍ（ｊ）のビット数 ｐ：前記グループを構成する前記ブロックの個数 前記加算手段の出力にキャリーが発生したときに前記ｓ
ｕｍ（ｊ）を ｓｕｍ（ｊ）＝２n−１ …… （４） に制限する制限手段と、前記ｊを更新（ｊ＝ｊ＋１）し
ながら前記各量子化器に対する前記加算を実行する際、
前記キャリーが発生しなければ、更新後の前記ｊもしく
はそれに対応した値に更新し、前記キャリーが発生すれ
ば以前の前記ｊもしくはそれに対応した値を保持する記
憶手段とを有したことを特徴とする符号化装置。 - 【請求項２】前記所定値Ｂが伝送可能な最大データ量に
よって決定されることを特徴とする請求項１記載の符号
化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28966791A JP3044877B2 (ja) | 1991-11-06 | 1991-11-06 | 符号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28966791A JP3044877B2 (ja) | 1991-11-06 | 1991-11-06 | 符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05130417A JPH05130417A (ja) | 1993-05-25 |
| JP3044877B2 true JP3044877B2 (ja) | 2000-05-22 |
Family
ID=17746194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28966791A Expired - Fee Related JP3044877B2 (ja) | 1991-11-06 | 1991-11-06 | 符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3044877B2 (ja) |
-
1991
- 1991-11-06 JP JP28966791A patent/JP3044877B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05130417A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3356663B2 (ja) | 画像符号化装置、画像符号化方法および画像符号化プログラムを記録した記録媒体 | |
| US5719962A (en) | Method of and apparatus for compressing image representing signals | |
| JP2549013B2 (ja) | データ圧縮装置 | |
| JPH02305182A (ja) | 画像信号圧縮符号化装置 | |
| WO1994000949A1 (en) | Video compression and decompression using block selection and subdivision | |
| JP2516082B2 (ja) | デ―タ圧縮装置 | |
| JPH05103212A (ja) | データ伝送装置 | |
| JP3044877B2 (ja) | 符号化装置 | |
| JP2841362B2 (ja) | 高能率符号化装置 | |
| JPH1066077A (ja) | 画像データの符号量制御方法およびその装置 | |
| JP2806944B2 (ja) | デイジタル信号の分解能を改善する方法 | |
| JP2918360B2 (ja) | 逆量子化方法および画像データ復元装置 | |
| JP3024386B2 (ja) | 符号化装置 | |
| JP3559314B2 (ja) | 画像圧縮装置 | |
| JP3049070B2 (ja) | 画像高能率符号化方法 | |
| JP2698034B2 (ja) | コード変換方法、コード変換システム及びディジタル・データ信号処理方法 | |
| JPH03252284A (ja) | データ圧縮装置 | |
| JP3191342B2 (ja) | 符号化装置 | |
| JP2897543B2 (ja) | 符号化装置 | |
| JP2843397B2 (ja) | 圧縮データ量制御方式 | |
| JPH0730763A (ja) | ストレージメディアの画像符号化装置並びに復号化装置 | |
| JP2820807B2 (ja) | 画像データ符号化方法 | |
| KR100254393B1 (ko) | 가중 계수처리 가능한 이산 코사인 변환 코어 구조 | |
| JP2991767B2 (ja) | 量子化回路 | |
| JP2843396B2 (ja) | 圧縮データ量制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |