JP3043929B2 - 共振形インバータ装置 - Google Patents

共振形インバータ装置

Info

Publication number
JP3043929B2
JP3043929B2 JP5233068A JP23306893A JP3043929B2 JP 3043929 B2 JP3043929 B2 JP 3043929B2 JP 5233068 A JP5233068 A JP 5233068A JP 23306893 A JP23306893 A JP 23306893A JP 3043929 B2 JP3043929 B2 JP 3043929B2
Authority
JP
Japan
Prior art keywords
voltage
phase
output
switching pattern
resonance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5233068A
Other languages
English (en)
Other versions
JPH0787748A (ja
Inventor
孝幸 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5233068A priority Critical patent/JP3043929B2/ja
Publication of JPH0787748A publication Critical patent/JPH0787748A/ja
Application granted granted Critical
Publication of JP3043929B2 publication Critical patent/JP3043929B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、直流電圧を3相出力電
圧に変換する逆変換手段に供給される直流電圧として共
振直流電圧を用いるようにした共振形インバータ装置に
関する。
【0002】
【従来の技術】従来の共振形インバータ装置を図6に示
す。即ち、3相交流電源1からの3相交流電源電圧は、
全波整流回路2により整流され且つ平滑用コンデンサ3
により平滑されて直流電圧に変換される。更に、この直
流電圧は、LC共振回路4の共振現象を利用して周期的
に零電圧となる共振直流電圧に変換されてインバータ主
回路5に供給される。インバータ主回路5は、トランジ
スタ6乃至11をU,V及びW相の3相ブリッジ接続し
て構成されたもので、その3相出力電圧は3相誘導電動
機12の入力端子に供給されるようになっている。
【0003】U,V及びW相スイッチング制御回路1
3,14及び15は、インバータ主回路5の3相出力電
圧を受けるとともに、LC共振回路4の共振直流電圧を
検出する電圧検出回路16の出力信号を受けるようにな
っており、夫々各U,V及びW相のトランジスタ6,
7,8,9及び10,11の各対を独立してオンオフ制
御するようになっている。
【0004】各U,V及びW相スイッチング制御回路1
3,14及び15は、基本的には、各対のトランジスタ
6,7,8,9及び10,11を同時にオンさせること
はなく、一方がオンであれば他方はオフとなるように制
御するものであり、各相の制御は、具体的には、指令電
圧と検出電圧(インバータ主回路5の出力電圧)との誤
差を積分し、前記電圧検出回路16の検出する共振直流
電圧が零電圧となる度に、その誤差積分値が正であれば
正側のトランジスタ6,8,10の対応するものをオン
させ、誤差積分値が負であれば負側のトランジスタ7,
9,11の対応するものをオンさせて、インバータ主回
路5の出力電圧を指令電圧に追従させるものである。
【0005】
【発明が解決しようとする課題】従来の共振形インバー
タ装置では、インバータ主回路5のU,V及びW相の対
をなすトランジスタ6,7,8,9及び10,11は各
相スイッチング制御回路13,14及び15により各相
毎に独立してスイッチング制御されるので、出力が大き
くなると、或る相の出力電流の波高値付近で、他の相の
トランジスタのスイッチングの影響を受けて電流リップ
ルが大きくなるという問題がある。
【0006】本発明は上記事情に鑑みてなされたもの
で、その目的は、出力が大きくなった場合における出力
電流の波高値付近の電流リップルを小さくできる共振形
インバータ装置を提供することにある。
【0007】
【課題を解決するための手段】本発明の共振形インバー
タ装置は、直流電圧を共振現象を利用して零電圧を有す
る共振直流電圧にする共振手段と、ブリッジ接続された
複数個のスイッチング素子を有し、これらのスイッチン
グ素子が所定のスイッチングパターンによって制御され
ることにより前記共振直流電圧から3相出力電圧を合成
する逆変換手段と、この逆変換手段の3相出力電圧を検
出してその3相検出電圧を2相検出電圧に変換する演算
手段と、2相指令電圧を出力する電圧指令手段と、この
電圧指令手段からの2相指令電圧と前記演算手段からの
2相検出電圧との各相の誤差を成分とする電圧誤差ベク
トルを得て、この電圧誤差ベクトルの方向に応じてその
誤差が減少するようなスイッチングパターンを前記共振
直流電圧が零電圧若しくは低電圧になったときに決定し
てそのスイッチングパターンにより前記スイッチング素
子を制御する出力制御手段とを具備してなる構成に特徴
を有する。
【0008】この場合、出力制御手段を、決定したスイ
ッチングパターンが特定の変化状態となったときには逆
変換手段の出力線間電圧が零になるようなスイッチング
パターンを出力するように構成するとよい。
【0009】更に、出力制御手段を、電圧誤差ベクトル
が特定の大きさのときには逆変換手段の出力線間電圧が
零になるようなスイッチングパターンを出力するように
構成することが好ましい。
【0010】
【作用】請求項1記載の共振形インバータ装置によれ
ば、逆変換手段の3相出力電圧を2相検出電圧に変換し
て、これと2相指令電圧との各相の誤差を成分とする電
圧誤差ベクトルを得、この電圧誤差ベクトルの方向に応
じてその誤差が減少するようなスイッチングパターンを
共振手段の共振直流電圧が零電圧若しくは低電圧となっ
たときに決定して前記逆変換手段のスイッチング素子を
制御するようにしたので、逆変換手段の3相出力電圧の
全てを考慮した適切なスイッチングパターンでスイッチ
ング素子をオンオフさせることができる。
【0011】請求項2記載の共振形インバータ装置によ
れば、出力制御手段の決定によるスイッチングパターン
が特定の変化状態となったときには、逆変換手段の出力
線間電圧が零となるようにスイッチング素子が制御され
るので、出力電圧の急速な変化を緩和することができ
る。
【0012】請求項3記載の共振形インバータ装置によ
れば、出力制御手段により得られた電圧誤差ベクトルが
特定の大きさのときには、逆変換手段の出力線間電圧が
零となるようにスイッチング素子が制御されるので、逆
変換手段の出力電圧と指令電圧との誤差が少ないときに
その誤差を増大させるような制御を行なうことを防止で
きる。
【0013】
【実施例】以下、本発明の第1の実施例につき、図1乃
至図3に基づいて説明する。全体の構成を示す図1にお
いて、3相交流電源20の3相出力端子は順変換手段た
る全波整流回路21の3相交流入力端子に接続され、そ
の全波整流回路21の正,負直流出力端子間には平滑用
コンデンサ22が接続されている。そして、この平滑用
コンデンサ22に並列に共振コイル23(共振インダク
タンスL)及び共振コンデンサ24(共振キャパシタン
スC)の直列回路からなる共振手段たるLC共振回路2
5が接続されている。
【0014】LC共振回路25の出力端子たる共振コン
デンサ24の両端子には入力線26,27が接続されて
おり、これらの入力線26,27間には、逆変換手段と
しての複数個のスイッチング素子たる6個のNPN形の
トランジスタ28乃至33を3相ブリッジ接続してなる
インバータ主回路34が構成されている。尚、各トラン
ジスタ28乃至33のコレクタ,エミッタ間には夫々フ
リーホイールダイオード35乃至40が接続されてい
る。更に、インバータ主回路34の出力端子たるトラン
ジスタ28,30及び32とトランジスタ29,31及
び33との共通接続点にはU,V及びW相の出力線4
1,42及び43が接続されており、これらの出力線4
1,42及び43は3相誘導電動機44の3相入力端子
に接続されている。
【0015】制御装置45は、実際には、マイクロコン
ピュータ及びその周辺回路から構成されるものである
が、図1では、説明の便宜上、機能別のブロック線図と
して示している。
【0016】即ち、演算手段たる3相/2相変換器46
の3相の入力端子は前記U,V及びW相の出力線41,
42及び43に夫々接続されており、2相の出力端子は
減算器47及び48の負(−)入力端子に夫々接続され
ている。更に、減算器47及び48の出力端子は積分器
49の2相の入力端子に接続され、積分器49の2相の
出力端子はスイッチング選択回路50の2相の入力端子
に接続されている。そして、スイッチング選択回路50
の3つの出力端子はサンプリングホールド回路51の各
入力端子に接続されている。サンプリングホールド回路
51は、後述するように、サンプリングホールドした信
号に基づいて駆動回路を介してトランジスタ28乃至3
3にベース信号を与えるようになっている。尚、制御装
置45内における減算器47,48,積分器49,スイ
ッチング選択回路50及びサンプリングホールド回路5
1は出力制御手段52を構成する。
【0017】電圧指令手段たる電圧指令発生器53は、
指令電圧としての所望の出力電圧の振幅,周波数から直
交2軸XY上の2相指令電圧を出力するもので、その2
相の出力端子は減算器47及び48の正(+)入力端子
に夫々接続されている。又、電圧検出回路54は、LC
共振回路25の共振直流電圧たる直流リンク電圧を検出
するもので、その直流リンク電圧が零電圧となる毎にト
リガ信号を出力するようになっている。そして、この電
圧検出回路54の出力端子はサンプリングホールド回路
51の制御端子に接続されている。
【0018】次に、本実施例の作用につき、図2及び図
3をも参照しながら説明する。3相交流電源20からの
3相交流電源電圧は、全波整流回路21により整流され
且つ平滑用コンデンサ22により平滑されて直流電圧v
sに変換され、その直流電圧vsは、LC共振回路25
の共振インダクタンスLと共振キャパシタンスCとの共
振現象により周期的に零電圧となる共振直流電圧即ち直
流リンク電圧vcに変換される。そして、この直流リン
ク電圧vcがインバータ主回路34に与えられ、トラン
ジスタ28乃至33が後述するようにスイッチングされ
ることにより、出力線41,42及び43に3相出力電
圧vu,vv及びvwが出力される。
【0019】而して、制御装置45は、トランジスタ2
8乃至33をスイッチング制御するために次のように動
作する。先ず、3相/2相変換器46は、3相誘導電動
機44に与えられる3相出力電圧vu,vv及びvwを
検出する(図2のステップS1)。
【0020】ここで、図3に示すように、3相出力電圧
vu,vv,vwの方向を示す3つの軸(U,V,W)
と直交2軸(X,Y)との平面を考えてみる。前記3相
出力電圧vu,vv及びvwを3相/2相変換器46が
検出してその3相検出電圧を直交2軸XY上の2相検出
電圧vx,vyに変換し(図2のステップS2)、この
2相検出電圧vx,vyを成分とするベクトルを検出電
圧ベクトルVとする。尚、図3の例は、インバータ主回
路34のトランジスタ28,30及び33がオンの状態
であって、3相出力電圧としてはU相電圧vu及びV相
電圧vvが出力されている場合である。又、電圧指令発
生器53からは直交2軸XY上の2相指令電圧vx´,
vy´が出力され、これらの2相指令電圧vx´,vy
´を成分とするベクトルを基準電圧ベクトルV´とす
る。
【0021】 V =(vx,vy)………………………………(1) V´=(vx´,vy´)…………………………(2)
【0022】指令電圧と検出電圧との誤差は、これらの
基準電圧ベクトルV´と検出電圧ベクトルVの差のベク
トルΔVとして与えられ、その成分は、X,Y相誤差電
圧Δvx,Δvyとなる。即ち、減算器47,48は、
2相指令電圧vx´,vy´と2相検出電圧vx,vy
との差たるX,Y相誤差電圧Δvx,Δvyを演算して
出力する(図2のステップS3)。
【0023】 ΔV=V´−V=(Δvx,Δvy) =(vx´−vx,vy´−vy)……(3)
【0024】積分器49は、X,Y相誤差電圧Δvx,
Δvyを、LC共振回路25の直流リンク電圧vcが前
回零電圧になったときから次に零電圧になるまでの区間
Tで積分して、X,Y相積分誤差電圧ex,eyとして
出力する(図2のステップS4)。従って、X,Y相積
分誤差電圧ex,eyを成分とするベクトルが電圧誤差
ベクトルEとして得られる。
【0025】
【数1】
【0026】この電圧誤差ベクトルEは、直流リンク電
圧vcが前記区間Tを経て発生している指令電圧に対す
る検出電圧の誤差、即ち、不足電圧或いは過剰電圧の方
向と大きさを表わしていることになる。
【0027】ところで、インバータ主回路34を構成す
る6つのトランジスタ28乃至33のスイッチングパタ
ーンにより合成して出力される電圧の方向は、図3に示
した軸U,V及びWの3方向とその逆方向である軸−
U,−V及び−Wの3方向との6方向である。そして、
この6方向を作り出すスイッチングパターンは、(10
0),(010),(001),(011),(10
1),(110)の6通りである。
【0028】この場合、スイッチングパターン(10
0)等の符号は、トランジスタ28乃至33の切換えパ
ターンを表わす略号で、3桁の数字は上位桁よりU,V
及びW相の正側に位置するトランジスタ28,30及び
32のオンオフ状態を示している。即ち、桁の数字が
「1」であればオン、「0」ならばオフである。これに
対して、負側のトランジスタ29,31及び33につい
ては、夫々対をなす同相のトランジスタ28,30及び
32の逆のオンオフ状態になる。従って、例えば、スイ
ッチングパターン(100)の場合には、トランジスタ
28,31及び33がオンし、トランジスタ29,30
及び32がオフすることになる。
【0029】さて、図3に示すように、インバータ主回
路34が出力する電圧が前述したように6方向であるこ
とを考慮して前記直交2軸XY平面をその6方向を中心
とする60度毎の6つのエリアに分割し、各6つの方向
に対応するスイッチングパターン(100),(01
0),…(110)を6つのエリアに1対1に割付ける
とする。
【0030】この6つのエリアに分割された平面上で前
記電圧誤差ベクトルEを考えてみると、この電圧誤差ベ
クトルEが含まれるエリアのスイッチングパターンが誤
差電圧を減少させる適切なスイッチングパターンとなる
ものである。この適切なスイッチングパターンの選択を
行なうのがスイッチング選択回路50であり、入力は
X,Y相誤差電圧Δvx,Δvyの積分電圧ex,ey
であり、出力は適切に選択されたスイッチングパターン
信号である(図2のステップS5)。
【0031】そして、スイッチング選択回路50からの
スイッチングパターン信号は、電圧検出回路54が直流
リンク電圧vcの零電圧を検出してトリガ信号を出力す
ることにより(図2のステップS6)、サンプリングホ
ールド回路51にサンプリングホールドされ、サンプリ
ングホールド回路51は、そのホールドしたスイッチン
グパターン信号から正側のトランジスタ28,30及び
32と負側のトランジスタ29,31及び33とに対す
るゲート信号を出力するようになり、以て、トランジス
タ28乃至33のスイッチングパターンを切換える(図
2のステップS7)。
【0032】このように本実施例によれば、3相/2相
変換器46により、インバータ主回路34の3相出力電
圧vu,vv及びvwを検出してこれを2相検出電圧v
x,vyに変換し、又、電圧指令発生器53から指令電
圧に相当する2相指令電圧vx´,vy´を出力させ、
そして、出力制御手段52によって、2相指令電圧vx
´,vy´と2相検出電圧vx,vyとの誤差を成分と
する電圧誤差ベクトルEを得て、この電圧誤差ベクトル
Eの方向に応じてその誤差が減少するようなスイッチン
グパターンをLC共振回路25の直流リンク電圧vcが
零電圧となったときに決定してそのスイッチングパター
ンによりインバータ主回路34のトランジスタ28乃至
33を制御するようにしたので、インバータ主回路34
の3相出力電圧vu,vv及びvwの全てを考慮した適
切なスイッチングパターンでトランジスタ28乃至33
をオンオフさせることができ、従って、従来の各相独立
制御の場合にみられた他相のスイッチングによる影響を
最小化できて、出力電流の波高値付近での電流リップル
を小さくすることができる。
【0033】尚、上記実施例では、電圧検出回路54
を、LC共振回路25の直流リンク電圧vcが零電圧と
なったときにサンプリングホールド回路51にトリガ信
号を与えるように構成したが、代りに、直流リンク電圧
vcが平滑用コンデンサ22の両端子間に生ずる直流電
圧vsの1/2以下の低電圧となったときにサンプリン
グホールド回路51にトリガ信号を与えるように構成し
てもよい。
【0034】図4は本発明の第2の実施例を示すもの
で、図2と同一部分には同一符号を付して示し、以下、
異なる部分について説明する。即ち、図2と異なるとこ
ろは、ステップS5とS6との間にステップS8乃至S
12を追加した構成にあり、出力制御手段52(図1参
照)は次のように動作する。
【0035】ステップS5で電圧誤差ベクトルEからス
イッチングパターン(SP1)を決定すると、次のステ
ップS8に移行する。ステップS8では、サンプリング
ホールド回路51(図1参照)に現在ホールドされてい
るスイッチングパターン(SP0)がスイッチングパタ
ーン(000)又は(111)か否かを判断するもの
で、「YES」(一致)の場合には、ステップS12に
移行してその決定されたスイッチングパターンSP1を
サンプリングホールド回路51に出力し、「NO」(不
一致)の場合には、ステップS9に移行する。
【0036】ステップS9では、決定されたスイッチン
グパターンSP1が現在のスイッチングパターンSP0
と同じか否かを判断するもので、「YES」(一致)の
場合には、ステップS12に移行し、「NO」(不一
致)の場合には、ステップS10に移行する。
【0037】ステップS10では、スイッチングパター
ンSP0,SP1に対応する判定エリアA0,A1が隣
接しているか否かを判断するもので、「YES」(隣接
している)の場合には、ステップS12に移行し、「N
O」(隣接していない)の場合には、ステップS11に
移行する。そして、このステップS11では、前述した
ように決定したスイッチングパターンSP1をスイッチ
ングパターン(000)又は(111)に変更し、しか
る後、ステップS12に移行する。
【0038】この第2の実施例によれば、決定されたス
イッチングパターンSP1の判定エリアA1と現在のス
イッチングパターンSP0の判定エリアA0とが隣接し
ていないという特定の変化状態の場合には、決定された
スイッチングパターンSP1をスイッチングパターン
(000)又は(111)に変更してインバータ主回路
34のトランジスタ28乃至33(図1参照)を制御す
るようになる。
【0039】この場合、スイッチングパターンが(00
0)のときには、正側のトランジスタ28,30及び3
2が全てオフで且つ負側のトランジスタ29,31及び
33が全てオンとなり、又、スイッチングパターンが
(111)のときには、正側のトランジスタ28,30
及び32が全てオンで且つ負側のトランジスタ29,3
1及び33が全てオフとなり、いずれのときにも、イン
バータ主回路34の出力線41,42及び43相互間の
電圧は零となり、所謂、零ベクトルとなる。
【0040】従って、新たに決定されたスイッチングパ
ターンSP1の判定エリアA1が現在のスイッチングパ
ターンSP0の判定エリアA0とは隣接しないというよ
うなインバータ主回路34の出力電圧に急速な変化をも
たらす場合には、これを緩和することができ、出力電流
のリップルも小さくすることができるものである。
【0041】図5は本発明の第3の実施例を示すもの
で、図3と同一部分には同一符号を付して示し、以下、
異なる部分について説明する。即ち、図3と異なるとこ
ろは、6つのエリアの中央部に適切な大きさの六角形の
特定エリアを設け、この特定エリアにスイッチングパタ
ーン(000)又は(111)の零ベクトルのスイッチ
ングパターンを割付ける。従って、電圧誤差ベクトルE
の大きさがこの特定エリア内に存在するという特定の大
きさのときには、決定されるスイッチングパターンは
(000)又は(111)となる。
【0042】このように、零ベクトルのスイッチングパ
ターンが割付けられた特定エリアを設ければ、電圧誤差
ベクトルEの大きさが小、即ち、指令電圧と検出電圧と
の誤差が少ない場合に、その誤差を増加させるような6
つのエリアのスイッチングパターンしか出力できないと
きでも、電圧誤差を減少させることができ、従って、よ
り精度の高い電圧制御ができ、指令電圧への追従性の改
善をも図ることができる。
【0043】尚、第3の実施例では、特定エリアを六角
形としたが、代りに、例えば円形としてもよい。その
他、本発明は上記した実施例にのみ限定されるものでは
なく、要旨を逸脱しない範囲内で適宜変形して実施し得
ることは勿論である。
【0044】
【発明の効果】本発明は以上説明した通りであるので、
次のような効果を奏する。請求項1記載の共振形インバ
ータ装置によれば、逆変換手段の3相出力電圧を検出し
てその3相検出電圧を2相検出電圧に変換し、電圧指令
手段からの2相指令電圧と2相検出電圧との各相の誤差
を成分とする電圧誤差ベクトルを得て、この電圧誤差ベ
クトルの方向に応じてスイッチングパターンを決定する
ようにしたので、逆変換手段の3相出力電圧の全てを考
慮した適切なスイッチングパターンで逆変換手段のスイ
ッチング素子をオンオフ制御することができ、従って、
出力が大になった場合における出力電流の波高値付近で
の電流リップルを小さくすることができる。
【0045】請求項2記載の共振形インバータ装置によ
れば、決定されたスイッチングパターンが特定の変化状
態になったときには、逆変換手段の出力線間電圧が零と
なるようなスイッチングパターンに変更するようにした
ので、3相出力電圧の急速な変化を緩和することがで
き、出力電流のリップルを小さくすることができる。
【0046】請求項3記載の共振形インバータ装置によ
れば、電圧誤差ベクトルが特定の大きさのときには、逆
変換手段の出力線間電圧が零になるようなスイッチング
パターンを出力するようにしたので、指令電圧と検出電
圧との誤差が少ない場合にこれを増大させるような制御
を行なうことはなく、従って、より精度の高い電圧制御
を行なうことができ、指令電圧への追従性の向上を図る
ことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す電気的構成図
【図2】制御内容を示すフローチャート
【図3】スイッチングパターンを説明するためのベクト
ル図
【図4】本発明の第2の実施例を示す要部のフローチャ
ート
【図5】本発明の第3の実施例を示す図3相当図
【図6】従来例を示す図1相当図
【符号の説明】
図面中、21は全波整流回路(順変換手段)、25はL
C共振回路(共振手段)、28乃至33はトランジスタ
(スイッチング素子)、34はインバータ主回路(逆変
換手段)、41乃至43は出力線、44は3相誘導電動
機、45は制御装置、46は3相/2相変換器(演算手
段)、52は出力制御手段、53は電圧指令発生器(電
圧指令手段)、54は電圧検出回路を示す。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 直流電圧を共振現象を利用して零電圧を
    有する共振直流電圧にする共振手段と、 ブリッジ接続された複数個のスイッチング素子を有し、
    これらのスイッチング素子が所定のスイッチングパター
    ンによって制御されることにより前記共振直流電圧から
    3相出力電圧を合成する逆変換手段と、 この逆変換手段の3相出力電圧を検出してその3相検出
    電圧を2相検出電圧に変換する演算手段と、 2相指令電圧を出力する電圧指令手段と、 この電圧指令手段からの2相指令電圧と前記演算手段か
    らの2相検出電圧との各相の誤差を成分とする電圧誤差
    ベクトルを得て、この電圧誤差ベクトルの方向に応じて
    その誤差が減少するようなスイッチングパターンを前記
    共振直流電圧が零電圧若しくは低電圧になったときに決
    定してそのスイッチングパターンにより前記スイッチン
    グ素子を制御する出力制御手段とを具備してなる共振形
    インバータ装置。
  2. 【請求項2】 出力制御手段は、決定したスイッチング
    パターンが特定の変化状態となったときには逆変換手段
    の出力線間電圧が零になるようなスイッチングパターン
    を出力するように構成されていることを特徴とする請求
    項1記載の共振形インバータ装置。
  3. 【請求項3】 出力制御手段は、電圧誤差ベクトルが特
    定の大きさのときには逆変換手段の出力線間電圧が零に
    なるようなスイッチングパターンを出力するように構成
    されていることを特徴とする請求項1記載の共振形イン
    バータ装置。
JP5233068A 1993-09-20 1993-09-20 共振形インバータ装置 Expired - Lifetime JP3043929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5233068A JP3043929B2 (ja) 1993-09-20 1993-09-20 共振形インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5233068A JP3043929B2 (ja) 1993-09-20 1993-09-20 共振形インバータ装置

Publications (2)

Publication Number Publication Date
JPH0787748A JPH0787748A (ja) 1995-03-31
JP3043929B2 true JP3043929B2 (ja) 2000-05-22

Family

ID=16949304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5233068A Expired - Lifetime JP3043929B2 (ja) 1993-09-20 1993-09-20 共振形インバータ装置

Country Status (1)

Country Link
JP (1) JP3043929B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201720B1 (en) * 2000-02-18 2001-03-13 Powerware Corporation Apparatus and methods for space-vector domain control in uninterruptible power supplies
JP5255365B2 (ja) 2008-08-09 2013-08-07 古河電気工業株式会社 中継端子部材及びそれを備えた回路構造体、並びに電子ユニット

Also Published As

Publication number Publication date
JPH0787748A (ja) 1995-03-31

Similar Documents

Publication Publication Date Title
US6556464B2 (en) PWM converter system
US5274542A (en) Control device of neutral point clamped power inverter apparatus
US6693404B2 (en) AC current detecting device for inverter apparatus and AC current detecting method therefor
US11303224B2 (en) Inverter device with high follow-up capability
JP4346813B2 (ja) 動力出力装置およびその制御方法
JPH11262269A (ja) パルス幅変調形インバータ装置の制御方法
JPH0783615B2 (ja) 三相変換器
JP3043929B2 (ja) 共振形インバータ装置
JP2754519B2 (ja) 3レベルインバータ装置
JPH0315273A (ja) インバータ装置
JPS6036711B2 (ja) インバ−タ装置
KR0163702B1 (ko) 펄스폭 변조 컨버터 장치 및 그 제어 방법
JPH06245588A (ja) Pwmインバータ制御方法
JP3252634B2 (ja) インバータ回路の出力電圧制御方法
WO2019038814A1 (ja) 電力変換装置および電動パワーステアリング装置
JP3246584B2 (ja) Ac/dcコンバータ
JPS59127575A (ja) 単相−3相変換回路
EP3745580B1 (en) Inverter device
KR930010644B1 (ko) 인버터 전류제어장치
JPH0824426B2 (ja) パルス幅変調形インバ−タ装置
JPH02188189A (ja) パルス幅変調式単相モータ用インバータ
JP2003018851A (ja) 直接周波数変換回路の制御方法
JP2005269768A (ja) 三相インバータ装置
JPH10136569A (ja) 直列形補償装置の制御回路
JP2911734B2 (ja) インバ−タ制御方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080310

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 14