JP3036046B2 - カウンタの不正使用防止装置 - Google Patents
カウンタの不正使用防止装置Info
- Publication number
- JP3036046B2 JP3036046B2 JP2286576A JP28657690A JP3036046B2 JP 3036046 B2 JP3036046 B2 JP 3036046B2 JP 2286576 A JP2286576 A JP 2286576A JP 28657690 A JP28657690 A JP 28657690A JP 3036046 B2 JP3036046 B2 JP 3036046B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- level
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
- G06M3/00—Counters with additional facilities
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば複写機におけるカウンタの不正使用
を防止するカウンタの不正使用防止装置に関するもので
ある。
を防止するカウンタの不正使用防止装置に関するもので
ある。
〔従来の技術〕 書面を複写する複写機を特定の使用者に貸出す場合に
は、複写機本体に取付けたカウンタが複写回数に応じて
カウントアップするカウント値に基づいて複写料金を徴
収する方法が採用される。その場合、カウンタを取外し
て複写した場合には、複写回数が不明になり複写料金を
適正に徴収できないことになる。
は、複写機本体に取付けたカウンタが複写回数に応じて
カウントアップするカウント値に基づいて複写料金を徴
収する方法が採用される。その場合、カウンタを取外し
て複写した場合には、複写回数が不明になり複写料金を
適正に徴収できないことになる。
そのような複写機の不正使用を防ぐために、従来の複
写機は第６図に示すようなカウンタの不正使用防止装置
を設けている。複写機本体１にはカウンタ接続端子1a,1
b,1c,1dを夫々設けており、カウンタ接続端子1aは接地
されている。カウンタ接続端子1bは抵抗R11を介して電
源V1と接続され、またCPU2の入力ポートと接続されて
いる。カウンタ接続端子1cは電源V1の電圧より高い電源
V2と接続されている。CPU2の出力ポートは抵抗R12を
介して電源V1と接続され、またオープンコレクタ回路３
を介してカウンタ接続端子1dと接続されている。カウン
タ接続端子1c,1dはコネクタCNを介してカウンタ４の電
源端子4c及びカウンタ４をカウント動作させる動作信号
を与える動作信号端子4dと接続されており、電源端子4c
と動作信号端子4dとの間には、カウント値を更新させる
カウンタリレーCRが接続されている。
写機は第６図に示すようなカウンタの不正使用防止装置
を設けている。複写機本体１にはカウンタ接続端子1a,1
b,1c,1dを夫々設けており、カウンタ接続端子1aは接地
されている。カウンタ接続端子1bは抵抗R11を介して電
源V1と接続され、またCPU2の入力ポートと接続されて
いる。カウンタ接続端子1cは電源V1の電圧より高い電源
V2と接続されている。CPU2の出力ポートは抵抗R12を
介して電源V1と接続され、またオープンコレクタ回路３
を介してカウンタ接続端子1dと接続されている。カウン
タ接続端子1c,1dはコネクタCNを介してカウンタ４の電
源端子4c及びカウンタ４をカウント動作させる動作信号
を与える動作信号端子4dと接続されており、電源端子4c
と動作信号端子4dとの間には、カウント値を更新させる
カウンタリレーCRが接続されている。
このカウンタの不正使用防止装置は、カウンタ４が複
写機本体１と接続されている場合はカウンタ接続端子1
a,1b間が短絡回路Ｓにより短絡されているため、CPU2の
入力ポートは“L"レベルになる。その状態ではCPU2は
複写動作を指令する信号を出力でき、複写を指令する信
号を出力した場合は出力ポートから“L"レベルの動作
信号を出力して、オープンコレクタ回路３へ与える。そ
れにより電源V2からカウンタリレーCRを介してオープン
コレクタ回路３に電源が流れて、カウンタ４のカウント
値が１カウントカウントアップし、そのカウント値を表
示する。
写機本体１と接続されている場合はカウンタ接続端子1
a,1b間が短絡回路Ｓにより短絡されているため、CPU2の
入力ポートは“L"レベルになる。その状態ではCPU2は
複写動作を指令する信号を出力でき、複写を指令する信
号を出力した場合は出力ポートから“L"レベルの動作
信号を出力して、オープンコレクタ回路３へ与える。そ
れにより電源V2からカウンタリレーCRを介してオープン
コレクタ回路３に電源が流れて、カウンタ４のカウント
値が１カウントカウントアップし、そのカウント値を表
示する。
ところで、カウンタ４を不正使用しようとしてコネク
タCNを切離して、カウンタ４を複写機本体１から切離す
と、カウンタ接続端子1bの電圧は電源V1の電圧に上昇
し、CPU2の入力ポートは“H"レベルに転じてCPU2はカ
ウンタ４が切離されたことを検出し、CPU2は複写動作を
指令する信号の出力を禁止して複写動作を不能にする。
タCNを切離して、カウンタ４を複写機本体１から切離す
と、カウンタ接続端子1bの電圧は電源V1の電圧に上昇
し、CPU2の入力ポートは“H"レベルに転じてCPU2はカ
ウンタ４が切離されたことを検出し、CPU2は複写動作を
指令する信号の出力を禁止して複写動作を不能にする。
このようにしてカウンタの不正使用を禁止して、複写
回数に応じた適正な料金を徴収するようにしている。
回数に応じた適正な料金を徴収するようにしている。
ところで、前述したカウンタの不正使用防止装置で
は、例えば第６図に破線円で示している位置で、カウン
タ接続端子1cと電源端子4cとの間、及びカウンタ接続端
子1dと動作信号端子4dとの間を切離すとカウンタ４はカ
ウント動作ができなくなる。しかし、そのような切離し
状態になっても、カウンタ接続端子1a,1b間はカウンタ
４の短絡回路Ｓにより短絡された状態に保持されている
からマイクロコンピュータ２の入力ポートは“L"レベ
ルになっていて、マイクロコンピュータ２は複写動作を
指令する信号の出力を禁止しない。それにより、複写機
は複写動作を継続してもカウンタ４のカウント値が更新
されず、カウンタを不正使用できるという問題がある。
は、例えば第６図に破線円で示している位置で、カウン
タ接続端子1cと電源端子4cとの間、及びカウンタ接続端
子1dと動作信号端子4dとの間を切離すとカウンタ４はカ
ウント動作ができなくなる。しかし、そのような切離し
状態になっても、カウンタ接続端子1a,1b間はカウンタ
４の短絡回路Ｓにより短絡された状態に保持されている
からマイクロコンピュータ２の入力ポートは“L"レベ
ルになっていて、マイクロコンピュータ２は複写動作を
指令する信号の出力を禁止しない。それにより、複写機
は複写動作を継続してもカウンタ４のカウント値が更新
されず、カウンタを不正使用できるという問題がある。
本発明は斯かる問題に鑑み、カウンタと機器との間が
断線した場合には、機器の特定動作を指令する信号の出
力を禁止して機器の特定動作が不能になるカウンタの不
正使用防止装置を提供することを目的とする。
断線した場合には、機器の特定動作を指令する信号の出
力を禁止して機器の特定動作が不能になるカウンタの不
正使用防止装置を提供することを目的とする。
本発明に係るカウンタの不正使用防止装置は、機器が
出力する動作信号に応じて機器の特定動作の回数をカウ
ントするカウンタと、前記機器との間が断線した場合
に、特定動作を禁止するカウンタの不正使用防止装置に
おいて、前記カウンタを動作させる回路に接続される機
器側の接続端子の電圧を監視する電圧監視手段と、該電
圧監視手段の出力に基づいて前記特定動作を禁止する手
段とを備えることを特徴とする。
出力する動作信号に応じて機器の特定動作の回数をカウ
ントするカウンタと、前記機器との間が断線した場合
に、特定動作を禁止するカウンタの不正使用防止装置に
おいて、前記カウンタを動作させる回路に接続される機
器側の接続端子の電圧を監視する電圧監視手段と、該電
圧監視手段の出力に基づいて前記特定動作を禁止する手
段とを備えることを特徴とする。
カウンタは機器が出力する動作信号により、機器の特
定動作の回数をカウントする。電圧監視手段はカウンタ
を動作させる回線に接続される機器側の接続端子の電圧
を監視する。
定動作の回数をカウントする。電圧監視手段はカウンタ
を動作させる回線に接続される機器側の接続端子の電圧
を監視する。
カウンタと機器とが接続されている場合、電圧監視手
段の出力は“H"レベルになり、特定動作を禁止する手段
の出力は“L"レベルになる。そして機器の特定動作が可
能になる。
段の出力は“H"レベルになり、特定動作を禁止する手段
の出力は“L"レベルになる。そして機器の特定動作が可
能になる。
カウンタと機器との間が断線した場合、電圧監視手段
の出力は“H"レベルになり、特定動作を禁止する手段の
出力は“H"レベルになる。そして機器の特定動作を禁止
する。
の出力は“H"レベルになり、特定動作を禁止する手段の
出力は“H"レベルになる。そして機器の特定動作を禁止
する。
これにより、カウンタと機器との間が断線すると、機
器の特定動作が不能になる。
器の特定動作が不能になる。
以下本発明をその実施例を示す図面により詳述する。
第１図は本発明に係るカウンタの不正使用防止装置のブ
ロック図である。
第１図は本発明に係るカウンタの不正使用防止装置のブ
ロック図である。
複写機本体１にはカウンタ接続端子1a,1b,1c,1dを夫
々設けている。カウンタ接続端子1cは例えば24Vの電源V
24と接続されている。電源V24は抵抗R3を介して電圧監
視手段たるコンパレータIC2の正入力端子＋と接続され
ており、正入力端子＋は抵抗R4を介して接地されてい
る。カウンタ接続端子1dは前記コンパレータIC2の負入
力端子−と、コンパレータIC3の正入力端子＋と、オー
プンコレクタ回路IC1の出力側と接続されている。
々設けている。カウンタ接続端子1cは例えば24Vの電源V
24と接続されている。電源V24は抵抗R3を介して電圧監
視手段たるコンパレータIC2の正入力端子＋と接続され
ており、正入力端子＋は抵抗R4を介して接地されてい
る。カウンタ接続端子1dは前記コンパレータIC2の負入
力端子−と、コンパレータIC3の正入力端子＋と、オー
プンコレクタ回路IC1の出力側と接続されている。
コンパレータ回路IC2の正入力端子＋のしきい値電圧
は例えば10Vに設定されており、コンパレータIC3の負入
力端子−のしきい値電圧は例えば3Vに設定されている。
例えば5Vの電源V5は、それにアノードを接続しているダ
イオードＤと抵抗R2との直列回路を介してオープンコレ
クタ回路IC1の出力側と接続されている。電源V5は抵抗R
5とR6との直列回路を介して接地されており、抵抗R5とR
6との接続部は前記コンパレータIC3の負入力端子−と接
続されている。また電源V5は、抵抗R7を介してコンパレ
ータIC2の出力端子及び機器の特定動作を禁止する手段
たるアンド回路ANDの一入力端子と接続され、抵抗R8を
介してアンド回路ANDの他入力端子及び前記コンパレー
タIC3の出力端子と接続されている。アンド回路ANDの出
力端子はCPU2の入力ポートと接続されている。CPU2の
出力ポートは前記オープンコレクタ回路IC1の入力側
及び抵抗R1を介して電源V5と接続されている。なお前記
オープンコレクタ回路IC1は、その入力側が“H"レベル
（通常２〜3V以上）のときは出力側がハイインピーダン
スになり、入力側が“L"レベル（通常１〜0.8V以下）の
ときは出力側は“L"レベル（0.2〜1V）になる動作をす
る。
は例えば10Vに設定されており、コンパレータIC3の負入
力端子−のしきい値電圧は例えば3Vに設定されている。
例えば5Vの電源V5は、それにアノードを接続しているダ
イオードＤと抵抗R2との直列回路を介してオープンコレ
クタ回路IC1の出力側と接続されている。電源V5は抵抗R
5とR6との直列回路を介して接地されており、抵抗R5とR
6との接続部は前記コンパレータIC3の負入力端子−と接
続されている。また電源V5は、抵抗R7を介してコンパレ
ータIC2の出力端子及び機器の特定動作を禁止する手段
たるアンド回路ANDの一入力端子と接続され、抵抗R8を
介してアンド回路ANDの他入力端子及び前記コンパレー
タIC3の出力端子と接続されている。アンド回路ANDの出
力端子はCPU2の入力ポートと接続されている。CPU2の
出力ポートは前記オープンコレクタ回路IC1の入力側
及び抵抗R1を介して電源V5と接続されている。なお前記
オープンコレクタ回路IC1は、その入力側が“H"レベル
（通常２〜3V以上）のときは出力側がハイインピーダン
スになり、入力側が“L"レベル（通常１〜0.8V以下）の
ときは出力側は“L"レベル（0.2〜1V）になる動作をす
る。
複写機本体１に設けているカウンタ接続端子1a,1bは
着脱可能なコネクタCNを介してカウンタ４の短絡回路接
続端子4a,4bと各別に接続されており、両接続端子4a,4b
間には短絡回路Ｓが接続されている。カウンタ接続端子
1c,1dはコネクタCNを介してカウンタ４の電源端子4c及
び動作信号端子4dと接続されており、両端子4c,4d間に
はカウンタ４をカウント動作させるカウンタリレーCRを
接続している。
着脱可能なコネクタCNを介してカウンタ４の短絡回路接
続端子4a,4bと各別に接続されており、両接続端子4a,4b
間には短絡回路Ｓが接続されている。カウンタ接続端子
1c,1dはコネクタCNを介してカウンタ４の電源端子4c及
び動作信号端子4dと接続されており、両端子4c,4d間に
はカウンタ４をカウント動作させるカウンタリレーCRを
接続している。
次にこのように構成したカウンタの不正使用防止装置
の動作を、その各部信号のタイミングチャートを示す第
２図とともに説明する。
の動作を、その各部信号のタイミングチャートを示す第
２図とともに説明する。
いま、カウンタ４と複写機本体１とが接続されてお
り、CPU2が動作信号を出力ポートへ出力していない時
点t1までの期間では出力ポートは第２図（ａ）に示す
如く“H"レベルになり、オープンコレクタ回路IC1の入
力側は“H"レベルになる。そしてオープンコレクタ回路
IC1の出力側はハイインピーダンスになり、電源V24の電
圧がカウンタ４のカウンタリレーCRを介して、オープン
コレクタ回路IC1の出力側、コンパレータIC2の負入力端
子−及びコンパレータIC3の正入力端子＋夫々に加わ
り、第２図（ｂ）に示す如く24Vになる。
り、CPU2が動作信号を出力ポートへ出力していない時
点t1までの期間では出力ポートは第２図（ａ）に示す
如く“H"レベルになり、オープンコレクタ回路IC1の入
力側は“H"レベルになる。そしてオープンコレクタ回路
IC1の出力側はハイインピーダンスになり、電源V24の電
圧がカウンタ４のカウンタリレーCRを介して、オープン
コレクタ回路IC1の出力側、コンパレータIC2の負入力端
子−及びコンパレータIC3の正入力端子＋夫々に加わ
り、第２図（ｂ）に示す如く24Vになる。
ここでコンパレータIC2の正入力端子＋には10Vの基準
電圧が与えられているため、その出力端子は第２図
（ｃ）に示す如く“L"レベルになり、またコンパレータ
IC3の負入力端子−には3Vの基準電圧が与えられている
ため、コンパレータIC3の出力は第２図（ｄ）に示す如
く“H"レベルになる。それによってアンド回路ANDの出
力は第２図（ｅ）に示す如く“L"レベルになり、その出
力がCPU2の入力ポートに与えられて、CPU2はカウンタ
４が接続状態にあることを検出する。そして複写動作の
指令が可能になる。
電圧が与えられているため、その出力端子は第２図
（ｃ）に示す如く“L"レベルになり、またコンパレータ
IC3の負入力端子−には3Vの基準電圧が与えられている
ため、コンパレータIC3の出力は第２図（ｄ）に示す如
く“H"レベルになる。それによってアンド回路ANDの出
力は第２図（ｅ）に示す如く“L"レベルになり、その出
力がCPU2の入力ポートに与えられて、CPU2はカウンタ
４が接続状態にあることを検出する。そして複写動作の
指令が可能になる。
ここでカウンタ４を動作させるべくCPU2の出力ポート
に動作信号を出力した時点t1から時点t2までの期間
は、出力ポートは第２図（ａ）に示す如く“L"レベル
になり、オープンコレクタ回路IC1の入力側は“L"レベ
ルになって、オープンコレクタ回路IC1の出力側は第２
図（ｂ）に示す如く約1.5Vになり、カウンタリレーCRに
電流が流れてカウンタが動作しカウント値が１カウント
アップする。またコンパレータIC2及びIC3の各出力は第
２図（ｃ）及び（ｄ）に示す如く“H"レベル及び“L"レ
ベルになる。それによりアンド回路ANDの出力は“L"レ
ベルになり、その出力がCPU2の入力ポートに与えられ
て、CPU2はカウンタ４が接続されていることを検出す
る。それによりCPU2は複写動作を指令する信号を出力で
きる状態になり、動作信号に関連して複写動作を指令す
べき信号を出力して複写動作を行うことになる。
に動作信号を出力した時点t1から時点t2までの期間
は、出力ポートは第２図（ａ）に示す如く“L"レベル
になり、オープンコレクタ回路IC1の入力側は“L"レベ
ルになって、オープンコレクタ回路IC1の出力側は第２
図（ｂ）に示す如く約1.5Vになり、カウンタリレーCRに
電流が流れてカウンタが動作しカウント値が１カウント
アップする。またコンパレータIC2及びIC3の各出力は第
２図（ｃ）及び（ｄ）に示す如く“H"レベル及び“L"レ
ベルになる。それによりアンド回路ANDの出力は“L"レ
ベルになり、その出力がCPU2の入力ポートに与えられ
て、CPU2はカウンタ４が接続されていることを検出す
る。それによりCPU2は複写動作を指令する信号を出力で
きる状態になり、動作信号に関連して複写動作を指令す
べき信号を出力して複写動作を行うことになる。
しかるに、カウンタ４を不正使用しようとして複写機
本体１からカウンタ４を切離して、出力ポートに動作
信号を出力していない期間t3の後は、出力ポートは第
２図（ａ）に示す如く“H"レベルになり、オープンコレ
クタIC1の出力側はハイインピーダンスになる。それに
よってコンパレータIC2の負入力端子−及びコンパレー
タIC3の正入力端子＋はともに第２図（ｂ）に示す如く
電源V5の電圧により5Vになって、コンパレータIC2の出
力は第２図（ｃ）に示す如く“H"レベルに、またコンパ
レータIC3の出力は第２図（ｄ）に示す如く“H"レベル
になる。それによりアンド回路ANDの出力は第２図
（ｅ）に示す如く“H"レベルになり、その出力がCPU2の
入力ポートに与えられて、CPU2はカウンタ４が切離さ
れたことを検出する。それにより複写動作を指令する信
号の出力を禁止し、それによって複写動作が不可能にな
り、カウンタの不正使用が出来なくなる。
本体１からカウンタ４を切離して、出力ポートに動作
信号を出力していない期間t3の後は、出力ポートは第
２図（ａ）に示す如く“H"レベルになり、オープンコレ
クタIC1の出力側はハイインピーダンスになる。それに
よってコンパレータIC2の負入力端子−及びコンパレー
タIC3の正入力端子＋はともに第２図（ｂ）に示す如く
電源V5の電圧により5Vになって、コンパレータIC2の出
力は第２図（ｃ）に示す如く“H"レベルに、またコンパ
レータIC3の出力は第２図（ｄ）に示す如く“H"レベル
になる。それによりアンド回路ANDの出力は第２図
（ｅ）に示す如く“H"レベルになり、その出力がCPU2の
入力ポートに与えられて、CPU2はカウンタ４が切離さ
れたことを検出する。それにより複写動作を指令する信
号の出力を禁止し、それによって複写動作が不可能にな
り、カウンタの不正使用が出来なくなる。
そして、このような動作信号の出力，非出力と、カウ
ンタの接続，非接続と、アンド回路ANDの信号出力との
関係は表１に示す如くなる。
ンタの接続，非接続と、アンド回路ANDの信号出力との
関係は表１に示す如くなる。
なお、カウンタ４を接続せずに、動作信号を出力した
場合は、カウンタが非接続であることを検出できない
が、カウンタ４が非接続の場合は複写機本体１の動作が
停止しているのでCPU2は動作信号を出力できない。また
動作信号を出力しているときに、カウンタ４を切離した
場合は、カウンタ４を切離した状態で強制的に動作信号
を出力させることができるが、動作信号は所定時間後に
消滅するので、その時点で非接続を判別でき、しかもカ
ウンタ後であるのでカウンタ切離しによる実害はない。
場合は、カウンタが非接続であることを検出できない
が、カウンタ４が非接続の場合は複写機本体１の動作が
停止しているのでCPU2は動作信号を出力できない。また
動作信号を出力しているときに、カウンタ４を切離した
場合は、カウンタ４を切離した状態で強制的に動作信号
を出力させることができるが、動作信号は所定時間後に
消滅するので、その時点で非接続を判別でき、しかもカ
ウンタ後であるのでカウンタ切離しによる実害はない。
第３図は本発明に係るカウンタの不正使用防止装置の
他の実施例を示すブロック図である。
他の実施例を示すブロック図である。
複写機本体１にはカウンタ接続端子1a,1b,1c,1dを夫
々設けている。CPU2の出力ポートは、抵抗R1を介して
例えば5Vの電源V5と接続され、またオープンコレクタ回
路IC1の入力側と接続されている。オープンコレクタ回
路IC1の出力側は、抵抗R2を介してトランジスタTRのベ
ースと接続されており、そのベース、エミッタ間には抵
抗R3が接続されている。トランジスタTRのエミッタは例
えば24Vの電源V24と接続されており、また抵抗R4を介し
てコンパレータIC2の正入力端子＋と接続されている。
コンパレータIC2の正入力端子＋は抵抗R5を介して接地
されている。
々設けている。CPU2の出力ポートは、抵抗R1を介して
例えば5Vの電源V5と接続され、またオープンコレクタ回
路IC1の入力側と接続されている。オープンコレクタ回
路IC1の出力側は、抵抗R2を介してトランジスタTRのベ
ースと接続されており、そのベース、エミッタ間には抵
抗R3が接続されている。トランジスタTRのエミッタは例
えば24Vの電源V24と接続されており、また抵抗R4を介し
てコンパレータIC2の正入力端子＋と接続されている。
コンパレータIC2の正入力端子＋は抵抗R5を介して接地
されている。
トランジスタTRのコレクタは、カウンタ接続端子1c
と、コンパレータIC2の負入力端子−と、コンパレータI
C3の正入力端子＋と接続されており、抵抗R6を介して電
源V5と接続されている。
と、コンパレータIC2の負入力端子−と、コンパレータI
C3の正入力端子＋と接続されており、抵抗R6を介して電
源V5と接続されている。
コンパレータIC3の負入力端子−は抵抗R9を介して電
源V5と接続され、抵抗R10を介して接地されている。コ
ンパレータIC2,IC3の各出力はアンド回路ANDの一，他側
入力端子に各別に入力されている。アンド回路ANDの各
入力端子は抵抗R7,R8を各別に介して5Vの電源V5と接続
されており、その出力端子はCPU2の入力ポートａと接続
されている。コネクタ接続端子1dは接地されている。
源V5と接続され、抵抗R10を介して接地されている。コ
ンパレータIC2,IC3の各出力はアンド回路ANDの一，他側
入力端子に各別に入力されている。アンド回路ANDの各
入力端子は抵抗R7,R8を各別に介して5Vの電源V5と接続
されており、その出力端子はCPU2の入力ポートａと接続
されている。コネクタ接続端子1dは接地されている。
カウンタ接続端子1a,1bは、着脱可能なコネクタCNを
介してカウンタ４の短絡回路接続端子4a,4bと各接続さ
れており、両接続端子4a,4b間には短絡回路Ｓが接続さ
れている。カウンタ接続端子1c,1dはコネクタCNを介し
てカウンタ４の電源端子4c及び動作信号端子4dと接続さ
れており、両端子4c,4d間にはカウンタ４をカウント動
作させるカウンタリレーCRが接続されている。
介してカウンタ４の短絡回路接続端子4a,4bと各接続さ
れており、両接続端子4a,4b間には短絡回路Ｓが接続さ
れている。カウンタ接続端子1c,1dはコネクタCNを介し
てカウンタ４の電源端子4c及び動作信号端子4dと接続さ
れており、両端子4c,4d間にはカウンタ４をカウント動
作させるカウンタリレーCRが接続されている。
次にこのカウンタの不正使用防止装置の動作を説明す
る。いま、カウンタ４を複写機本体１に接続している状
態でCPU2がカウント信号を出力ポートに与えていない
場合はオープンコレクタ回路IC1の入力側は“H"レベル
になり、その出力側はハイインピーダンスになる。それ
によりトランジスタTRのベース電圧が高くトランジスタ
TRはオフして、カウンタのカウンタリレーCRには電流が
流れない。コンパレータIC2の負入力端子−及びコンパ
レータIC3の正入力端子＋には、接地レベルに近い電圧
が与えられる。ここで前述したようにコンパレータIC2
の基準電圧を10V、コンパレータIC3の基準電圧を3Vにし
ていると、コンパレータIC2の出力は“H"レベルに、コ
ンパレータIC3の出力は“L"レベルになる。そしてアン
ド回路ANDの出力は“L"になり、複写機本体１はカウン
タ４が接続されていることを検出する。
る。いま、カウンタ４を複写機本体１に接続している状
態でCPU2がカウント信号を出力ポートに与えていない
場合はオープンコレクタ回路IC1の入力側は“H"レベル
になり、その出力側はハイインピーダンスになる。それ
によりトランジスタTRのベース電圧が高くトランジスタ
TRはオフして、カウンタのカウンタリレーCRには電流が
流れない。コンパレータIC2の負入力端子−及びコンパ
レータIC3の正入力端子＋には、接地レベルに近い電圧
が与えられる。ここで前述したようにコンパレータIC2
の基準電圧を10V、コンパレータIC3の基準電圧を3Vにし
ていると、コンパレータIC2の出力は“H"レベルに、コ
ンパレータIC3の出力は“L"レベルになる。そしてアン
ド回路ANDの出力は“L"になり、複写機本体１はカウン
タ４が接続されていることを検出する。
ここで、カウンタ４をカウント動作させるべくCPU2が
“L"レベルの動作信号を出力ポートへ与えると、オー
プンコレクタ回路IC1の入力側は“L"レベルになり、そ
の出力側は“L"レベルになってトランジスタTRはオンす
る。それによりトランジスタTRを通ってカウンタ４のカ
ウンタリレーCRに電流が流れて、カウンタ４はカウント
動作し、そのカウント値が１カウントアップする。また
トランジスタTRがオンしたことにより、コンパレータIC
2の負入力端子−及びコンパレータIC3の正入力端子＋に
はともに電源V24の24Vの電圧が与えられる。そしてコン
パレータIC2の出力は“L"レベルに、コンパレータIC3の
出力は“H"レベルになり、アンド回路ANDの出力は“L"
レベルになって複写機本体１はカウンタ４が接続されて
いることを検出し、動作信号に関連して複写動作の指令
をする信号を出力して複写動作をする。
“L"レベルの動作信号を出力ポートへ与えると、オー
プンコレクタ回路IC1の入力側は“L"レベルになり、そ
の出力側は“L"レベルになってトランジスタTRはオンす
る。それによりトランジスタTRを通ってカウンタ４のカ
ウンタリレーCRに電流が流れて、カウンタ４はカウント
動作し、そのカウント値が１カウントアップする。また
トランジスタTRがオンしたことにより、コンパレータIC
2の負入力端子−及びコンパレータIC3の正入力端子＋に
はともに電源V24の24Vの電圧が与えられる。そしてコン
パレータIC2の出力は“L"レベルに、コンパレータIC3の
出力は“H"レベルになり、アンド回路ANDの出力は“L"
レベルになって複写機本体１はカウンタ４が接続されて
いることを検出し、動作信号に関連して複写動作の指令
をする信号を出力して複写動作をする。
ところで、カウンタ４を不正使用しようとして、複写
機本体１からカウンタ４を取外した状態で出力ポート
に動作信号を与えていない場合は、オープンコレクタ回
路IC1の入力側は“H"レベルになり、その出力側はハイ
インピーダンスになって、トランジスタTRはオフし、カ
ウンタ４のカウンタリレーCRには電流が流れない。そし
て、コンパレータIC2の負入力端子−とコンパレータIC3
の正入力端子＋には夫々電源V5の5Vの電圧が与えられ
る。ここでコンパレータIC2の基準電圧を10V、コンパレ
ータIC3の基準電圧を3Vとしていると、コンパレータIC2
の出力及びコンパレータIC3の出力はともに“H"レベル
になり、それによってアンド回路ANDの出力は“H"レベ
ルになる。そのためCPU2はカウンタ４が切離されている
ことを検出して、複写動作を指令する信号の出力を禁止
する。
機本体１からカウンタ４を取外した状態で出力ポート
に動作信号を与えていない場合は、オープンコレクタ回
路IC1の入力側は“H"レベルになり、その出力側はハイ
インピーダンスになって、トランジスタTRはオフし、カ
ウンタ４のカウンタリレーCRには電流が流れない。そし
て、コンパレータIC2の負入力端子−とコンパレータIC3
の正入力端子＋には夫々電源V5の5Vの電圧が与えられ
る。ここでコンパレータIC2の基準電圧を10V、コンパレ
ータIC3の基準電圧を3Vとしていると、コンパレータIC2
の出力及びコンパレータIC3の出力はともに“H"レベル
になり、それによってアンド回路ANDの出力は“H"レベ
ルになる。そのためCPU2はカウンタ４が切離されている
ことを検出して、複写動作を指令する信号の出力を禁止
する。
この動作信号と、カウンタの接続，非接続と、各部信
号レベルとの関係は表２に示す如くなる。
号レベルとの関係は表２に示す如くなる。
第４図及び第５図は本発明に係るカウンタの不正使用
防止装置の更に他の実施例を示すブロック図であり、特
にカウンタリレーの接続端子のみを備えているカウンタ
を用いる場合におけるカウンタの不正使用を防止するも
のである。
防止装置の更に他の実施例を示すブロック図であり、特
にカウンタリレーの接続端子のみを備えているカウンタ
を用いる場合におけるカウンタの不正使用を防止するも
のである。
第４図において、複写機本体１には２つのカウンタ接
続端子1c,1dを設けている。カウンタ４には、カウント
値を更新させるカウンタリレーCRを備えている。カウン
タ４はカウンタ接続端子1c,1d間に、カウンタリレーCR
を介装するようにして接続されている。
続端子1c,1dを設けている。カウンタ４には、カウント
値を更新させるカウンタリレーCRを備えている。カウン
タ４はカウンタ接続端子1c,1d間に、カウンタリレーCR
を介装するようにして接続されている。
アンド回路ANDの出力端子は電源監視回路IC6の入力端
子と接続されており、その出力端子はCPU2のリセット端
子と接続されている。電源監視回路IC6の電源端子は
電源V5と接続され、接地端子は接地されている。そし
て、それ以外の構成は第１図に示した回路と同様となっ
ている。
子と接続されており、その出力端子はCPU2のリセット端
子と接続されている。電源監視回路IC6の電源端子は
電源V5と接続され、接地端子は接地されている。そし
て、それ以外の構成は第１図に示した回路と同様となっ
ている。
このカウンタの不正使用防止装置は、カウンタ４が複
写機本体１と接続されている場合には、コンパレータIC
2の正入力端子に10Vの基準電圧が与えられているため、
その出力が“L"レベルになり、またコンパレータIC3の
負入力端子−には33Vの基準電圧が与えられているた
め、その出力は“H"レベルになる。そしてアンド回路AN
Dの出力は“L"レベルになる。このアンド回路ANDの出力
が電源監視回路IC6に与えられると、電源監視回路IC6は
入力信号が“L"レベルの場合は、電源V24の電圧が正常
であり、また電源V24がカウンタ４と接続されているこ
とを検出して、CPU2のリセット端子Ｒへ信号を与えな
い。そのため、CPU2はリセットされず、複写動作を指令
する信号を出力できて複写動作が可能になる。
写機本体１と接続されている場合には、コンパレータIC
2の正入力端子に10Vの基準電圧が与えられているため、
その出力が“L"レベルになり、またコンパレータIC3の
負入力端子−には33Vの基準電圧が与えられているた
め、その出力は“H"レベルになる。そしてアンド回路AN
Dの出力は“L"レベルになる。このアンド回路ANDの出力
が電源監視回路IC6に与えられると、電源監視回路IC6は
入力信号が“L"レベルの場合は、電源V24の電圧が正常
であり、また電源V24がカウンタ４と接続されているこ
とを検出して、CPU2のリセット端子Ｒへ信号を与えな
い。そのため、CPU2はリセットされず、複写動作を指令
する信号を出力できて複写動作が可能になる。
ところで、カウンタ４を切離した場合には、コンパレ
ータIC2及びIC3の出力はともに“H"レベルになって、ア
ンド回路ANDの出力は“H"レベルになる。それにより電
源監視回路IC6はリセット信号を出力してCPU2のリセッ
ト端子Ｒへ与える。そうするとCPU2はリセット状態にな
り、複写動作を指令する信号が出力できなくなる。
ータIC2及びIC3の出力はともに“H"レベルになって、ア
ンド回路ANDの出力は“H"レベルになる。それにより電
源監視回路IC6はリセット信号を出力してCPU2のリセッ
ト端子Ｒへ与える。そうするとCPU2はリセット状態にな
り、複写動作を指令する信号が出力できなくなる。
したがって、カウンタ４を切離した場合には、複写が
行えなくなり、カウンタ４の不正使用ができなくなる。
行えなくなり、カウンタ４の不正使用ができなくなる。
第５図において、複写機本体１には２つのカウンタ接
続端子1c,1dを設けている。カウンタ４にはカウント値
を更新させるカウンタリレーCRを備えている。カウンタ
４はカウンタ接続端子1c,1d間に、カウンタリレーCRが
介装するようにして複写機本体１に接続されている。ア
ンド回路ANDの出力端子は電源監視回路IC6の入力端子と
接続されており、その出力端子はCPU2のリセット端子
と接続されている。電源監視回路IC6の電源端子は電源V
5と接続され、接地端子は接地されている。
続端子1c,1dを設けている。カウンタ４にはカウント値
を更新させるカウンタリレーCRを備えている。カウンタ
４はカウンタ接続端子1c,1d間に、カウンタリレーCRが
介装するようにして複写機本体１に接続されている。ア
ンド回路ANDの出力端子は電源監視回路IC6の入力端子と
接続されており、その出力端子はCPU2のリセット端子
と接続されている。電源監視回路IC6の電源端子は電源V
5と接続され、接地端子は接地されている。
そして、それ以外の構成は第３図に示した回路と同様
となっている。
となっている。
このカウンタの不正使用防止装置は、カウンタ４が複
写機本体１と接続されている状態で、CPU2が出力ポート
から“L"レベルの動作信号を出力した場合は、オープ
ンコレクタ回路IC1の出力側は“L"レベルになり、トラ
ンジスタTRがオンしてコンパレータIC2の出力は“L"レ
ベルに、一方、コンパレータIC3の出力は“H"レベルに
なる。そしてアンド回路ANDの出力は“L"レベルにな
り、電源監視回路IC6はリセット信号を出力しない。そ
れによりCPU2は複写動作を指令する信号の出力を禁止し
ない。そのためカウンタ４がカウント動作した後に、CP
U2が動作信号に関連して出力される複写動作を指令する
信号により、複写動作することになる。
写機本体１と接続されている状態で、CPU2が出力ポート
から“L"レベルの動作信号を出力した場合は、オープ
ンコレクタ回路IC1の出力側は“L"レベルになり、トラ
ンジスタTRがオンしてコンパレータIC2の出力は“L"レ
ベルに、一方、コンパレータIC3の出力は“H"レベルに
なる。そしてアンド回路ANDの出力は“L"レベルにな
り、電源監視回路IC6はリセット信号を出力しない。そ
れによりCPU2は複写動作を指令する信号の出力を禁止し
ない。そのためカウンタ４がカウント動作した後に、CP
U2が動作信号に関連して出力される複写動作を指令する
信号により、複写動作することになる。
ところで、カウンタ４を複写機本体１から切離した場
合には、それによってコンパレータIC2の出力は“H"レ
ベルに、コンパレータIC3の出力は“H"レベルになる。
そしてアンド回路ANDの出力は“H"レベルになって電源
監視回路IC6はリセット信号を発生してCPU2のリセット
端子に与える。これによりCPU2はリセット状態にな
り、複写動作を指令する信号が出力できなくなる。その
ため、この場合もカウンタ４を切離した場合には、複写
できず、カウンタ４を不正使用することができない。
合には、それによってコンパレータIC2の出力は“H"レ
ベルに、コンパレータIC3の出力は“H"レベルになる。
そしてアンド回路ANDの出力は“H"レベルになって電源
監視回路IC6はリセット信号を発生してCPU2のリセット
端子に与える。これによりCPU2はリセット状態にな
り、複写動作を指令する信号が出力できなくなる。その
ため、この場合もカウンタ４を切離した場合には、複写
できず、カウンタ４を不正使用することができない。
なお、本実施例ではカウンタリレーCRが接続されてい
る端子の電圧をコンパレータIC2へ入力しているが、カ
ウンタリレーCRが接続されている端子の電圧（第１図，
第３図においてコンパレータIC2の負側入力端子に入力
される電圧）を直接にCPU2へ入力し、この電圧の変化を
検出して、カウンタが接続されていないと判断した場合
は複写動作を不能にするようにソフトウェアにより対処
することもできる。
る端子の電圧をコンパレータIC2へ入力しているが、カ
ウンタリレーCRが接続されている端子の電圧（第１図，
第３図においてコンパレータIC2の負側入力端子に入力
される電圧）を直接にCPU2へ入力し、この電圧の変化を
検出して、カウンタが接続されていないと判断した場合
は複写動作を不能にするようにソフトウェアにより対処
することもできる。
また、本実施例は複写機に設けた複写回数をカウント
するカウンタの不正使用を防止したが、複写機のカウン
タに限定されるものではない。
するカウンタの不正使用を防止したが、複写機のカウン
タに限定されるものではない。
以上詳述したように、本発明によれば機器の特定動作
の回数をカウントすべく機器に接続したカウンタと、機
器とが断線した場合には機器側で確実にそれを検出し
て、特定動作を指令する信号の出力を禁止する。したが
って、カウンタと機器とが断線した場合には、カウンタ
のカウント値に関連している特定動作をすることがな
く、カウンタの不正使用を確実に防止できる優れた効果
を奏する。
の回数をカウントすべく機器に接続したカウンタと、機
器とが断線した場合には機器側で確実にそれを検出し
て、特定動作を指令する信号の出力を禁止する。したが
って、カウンタと機器とが断線した場合には、カウンタ
のカウント値に関連している特定動作をすることがな
く、カウンタの不正使用を確実に防止できる優れた効果
を奏する。
第１図は本発明に係るカウンタの不正使用防止装置のブ
ロック図、第２図はその各部信号のタイミングチャー
ト、第３図、第４図及び第５図は本発明に係るカウンタ
の不正使用防止装置の他の実施例を示すブロック図、第
６図は従来のカウンタの不正使用防止装置のブロック図
である。 １……複写機本体、1a,1b,1c,1d……カウンタ接続端
子、２……CPU、４……カウンタ、IC1……オープンコレ
クタ回路、IC2,IC3……コンパレータ、AND……アンド回
路、CR……カウンタリレー
ロック図、第２図はその各部信号のタイミングチャー
ト、第３図、第４図及び第５図は本発明に係るカウンタ
の不正使用防止装置の他の実施例を示すブロック図、第
６図は従来のカウンタの不正使用防止装置のブロック図
である。 １……複写機本体、1a,1b,1c,1d……カウンタ接続端
子、２……CPU、４……カウンタ、IC1……オープンコレ
クタ回路、IC2,IC3……コンパレータ、AND……アンド回
路、CR……カウンタリレー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06M 1/00 -3/14 B41J 29/20 G07C 3/00
Claims (1)
- 【請求項１】機器が出力する動作信号に応じて機器の特
定動作の回数をカウントするカウンタと、前記機器との
間が断線した場合に、特定動作を禁止するカウンタの不
正使用防止装置において、 前記カウンタを動作させる回路に接続される機器側の接
続端子の電圧を監視する電圧監視手段と、該電圧監視手
段の出力に基づいて前記特定動作を禁止する手段とを備
えることを特徴とするカウンタの不正使用防止装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286576A JP3036046B2 (ja) | 1990-10-23 | 1990-10-23 | カウンタの不正使用防止装置 |
| US07/780,195 US5206891A (en) | 1990-10-23 | 1991-10-22 | Operational control counter circuitry for electrical apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286576A JP3036046B2 (ja) | 1990-10-23 | 1990-10-23 | カウンタの不正使用防止装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04160490A JPH04160490A (ja) | 1992-06-03 |
| JP3036046B2 true JP3036046B2 (ja) | 2000-04-24 |
Family
ID=17706209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286576A Expired - Lifetime JP3036046B2 (ja) | 1990-10-23 | 1990-10-23 | カウンタの不正使用防止装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5206891A (ja) |
| JP (1) | JP3036046B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2063785C (en) * | 1991-03-25 | 1998-09-29 | Masahiro Funada | Image processing apparatus |
| EP0776120B1 (en) | 1991-03-29 | 2002-09-04 | Canon Kabushiki Kaisha | Image processing apparatus |
| JPH0990825A (ja) * | 1995-09-28 | 1997-04-04 | Mita Ind Co Ltd | 画像形成装置 |
| JP3935943B2 (ja) * | 1996-02-15 | 2007-06-27 | バイオセンス・インコーポレイテッド | カテーテル較正システム及び使用状況モニタリングシステム |
| JPH10268712A (ja) * | 1997-03-26 | 1998-10-09 | Ricoh Co Ltd | 画像形成装置管理システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4519088A (en) * | 1982-08-03 | 1985-05-21 | Xcp, Inc. | Usage control system |
-
1990
- 1990-10-23 JP JP2286576A patent/JP3036046B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-22 US US07/780,195 patent/US5206891A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5206891A (en) | 1993-04-27 |
| JPH04160490A (ja) | 1992-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036046B2 (ja) | カウンタの不正使用防止装置 | |
| US5231658A (en) | Telephone privacy device | |
| US4896348A (en) | Paystation monitor circuit to prevent fraudulent use | |
| EP0473271B1 (en) | Data processing apparatus and power supply therefor | |
| EP0689330B1 (en) | Telephone apparatus for caller ID information | |
| US20050289257A1 (en) | Self-powered USB device with USB power line reset and related USB host and USB system | |
| US5263171A (en) | Device for interfacing two keyboards to one computer and for automatically connecting the active keyboard to the computer | |
| US5172398A (en) | Method and device for recording charges for copies made on a copying machine | |
| US6961795B2 (en) | Apparatus for safe installation and removal of a circuit board for hot swap applications | |
| US5515417A (en) | Ground key detector for a SLIC | |
| JPH0846647A (ja) | 伝送路の短絡保護検知装置 | |
| JPH0736576B2 (ja) | 電話システム | |
| JPH0143650Y2 (ja) | ||
| JPH0142054Y2 (ja) | ||
| AU630674B2 (en) | Watchdog timer circuit | |
| JPH0993311A (ja) | Ｄｃ負荷保護回路 | |
| EP1239360A1 (en) | Apparatus and method for remotely resetting a computer | |
| JPH0429419Y2 (ja) | ||
| JP2919506B2 (ja) | 網制御装置 | |
| JPH0418283Y2 (ja) | ||
| JPS63175566A (ja) | 公衆電話機 | |
| JPS6156910B2 (ja) | ||
| JPH0347052B2 (ja) | ||
| JP3217709B2 (ja) | 信号入力回路 | |
| JPS58107927A (ja) | 公衆電話機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |