JP3033056B2 - 電力制御装置 - Google Patents
電力制御装置Info
- Publication number
- JP3033056B2 JP3033056B2 JP5009007A JP900793A JP3033056B2 JP 3033056 B2 JP3033056 B2 JP 3033056B2 JP 5009007 A JP5009007 A JP 5009007A JP 900793 A JP900793 A JP 900793A JP 3033056 B2 JP3033056 B2 JP 3033056B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- duty ratio
- output
- modulator
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Direct Current Motors (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明はモータ等の誘導性の負荷
に供給する電力の制御装置に係り、特に負荷電流の変動
幅を小さくする改良に関する。
に供給する電力の制御装置に係り、特に負荷電流の変動
幅を小さくする改良に関する。
【０００２】
【従来の技術】電力制御装置は、例えば本出願人の提案
に係る特開平１−１０３１９６号公報に開示されている
ようにパルス幅制御を用いたスイッチング方式のものが
知られている。図５はこのような従来装置の構成ブロッ
ク図である。図において、デューティ比変調器１０は一
般的なパルス幅変調回路ＰＷＭであって、外部よりデュ
ーティ比の出力設定値とデューティ比変調信号ＤＭ(dut
y ratio modilation)の被変調信号Ｃdmが供給され、デ
ューティ比変調信号ＤＭが出力されている。振幅変調器
２０はトランス４０でのスイッチング周波数を高くする
もので、振幅変調信号ＡＭの被変調信号Ｃamをデューテ
ィ比変調信号ＤＭに従って０〜１００％の変調度で２値
変調する。ドライバ回路３０は振幅変調信号ＡＭに応じ
てオンオフ動作するスイッチング素子で、一端はトラン
ス４０の一次巻線に接続されている。トランス４０はド
ライバ回路３０とモータ６０とを直流的に絶縁するもの
で、二次巻線には整流器５０が接続されて、誘導性負荷
６０に対して電圧Ｖ0、電流ｉ0のドライブ信号を供給す
る。
に係る特開平１−１０３１９６号公報に開示されている
ようにパルス幅制御を用いたスイッチング方式のものが
知られている。図５はこのような従来装置の構成ブロッ
ク図である。図において、デューティ比変調器１０は一
般的なパルス幅変調回路ＰＷＭであって、外部よりデュ
ーティ比の出力設定値とデューティ比変調信号ＤＭ(dut
y ratio modilation)の被変調信号Ｃdmが供給され、デ
ューティ比変調信号ＤＭが出力されている。振幅変調器
２０はトランス４０でのスイッチング周波数を高くする
もので、振幅変調信号ＡＭの被変調信号Ｃamをデューテ
ィ比変調信号ＤＭに従って０〜１００％の変調度で２値
変調する。ドライバ回路３０は振幅変調信号ＡＭに応じ
てオンオフ動作するスイッチング素子で、一端はトラン
ス４０の一次巻線に接続されている。トランス４０はド
ライバ回路３０とモータ６０とを直流的に絶縁するもの
で、二次巻線には整流器５０が接続されて、誘導性負荷
６０に対して電圧Ｖ0、電流ｉ0のドライブ信号を供給す
る。
【０００３】このような装置では、誘導性負荷６０に流
れる電流が連続の場合には、その電流値は印加電圧の積
分値で定まる性質を利用して、ドライブ回路４０のオン
時間とオフ時間の比であるデューティ比を変えること
で、負荷に供給する電力を制御している。また、必要な
出力電圧が入力電圧よりも高い場合や、逆に出力電圧が
大幅に低い場合に備えてトランス４０を介在させ、その
巻線比により大まかな電圧変換を行わせている。またト
ランスにはコアと呼ばれる磁性材料が使用されている
が、コア材料は有限の飽和磁束密度を有すると共にヒス
テリシス損失等の磁束密度依存性を有するため、スイッ
チング周波数が低いほどコアの外形寸法を大きくする必
要がある。
れる電流が連続の場合には、その電流値は印加電圧の積
分値で定まる性質を利用して、ドライブ回路４０のオン
時間とオフ時間の比であるデューティ比を変えること
で、負荷に供給する電力を制御している。また、必要な
出力電圧が入力電圧よりも高い場合や、逆に出力電圧が
大幅に低い場合に備えてトランス４０を介在させ、その
巻線比により大まかな電圧変換を行わせている。またト
ランスにはコアと呼ばれる磁性材料が使用されている
が、コア材料は有限の飽和磁束密度を有すると共にヒス
テリシス損失等の磁束密度依存性を有するため、スイッ
チング周波数が低いほどコアの外形寸法を大きくする必
要がある。
【０００４】図６は従来装置の動作を説明する波形図
で、（Ａ）は出力設定値ｘ、（Ｂ）は被変調信号Ｃdm、
（Ｃ）はデューティ比変調信号ＤＭ、（Ｄ）は被変調信
号Ｃam、（Ｅ）は振幅変調信号ＡＭ、（Ｆ）は出力電圧
Ｖ0、（Ｇ）は負荷電流ｉ0である。デューティ比変調器
１０で用いる被変調信号Ｃdmは、基本周期Ｔdm、即ち基
本周波数ｆdmのクロック信号である。そして、出力設定
値が小さいときは基本周期の開始時からの短い間だけＨ
となり、残りの期間はＬとされる。他方、出力設定値が
大きいときは基本周期の開始時から比較的長い間Ｈが維
持され、周期の終わりの僅かな期間Ｌとされる。ここで
はトランス４０を小型化するため、被変調信号Ｃamの基
本周波数ｆamを基本周波数ｆdmに比較して大きくしてあ
る(ｆam<<ｆdm)。
で、（Ａ）は出力設定値ｘ、（Ｂ）は被変調信号Ｃdm、
（Ｃ）はデューティ比変調信号ＤＭ、（Ｄ）は被変調信
号Ｃam、（Ｅ）は振幅変調信号ＡＭ、（Ｆ）は出力電圧
Ｖ0、（Ｇ）は負荷電流ｉ0である。デューティ比変調器
１０で用いる被変調信号Ｃdmは、基本周期Ｔdm、即ち基
本周波数ｆdmのクロック信号である。そして、出力設定
値が小さいときは基本周期の開始時からの短い間だけＨ
となり、残りの期間はＬとされる。他方、出力設定値が
大きいときは基本周期の開始時から比較的長い間Ｈが維
持され、周期の終わりの僅かな期間Ｌとされる。ここで
はトランス４０を小型化するため、被変調信号Ｃamの基
本周波数ｆamを基本周波数ｆdmに比較して大きくしてあ
る(ｆam<<ｆdm)。
【０００５】ところで、前述したように負荷電流ｉ0が
電流連続の条件を充足するためには、次式を満足する必
要がある。 Δｉ0＜２・Ｉ0 （１） ここで、Ｉ0は負荷電流ｉ0の平均値をいい、Δｉ0は負
荷電流ｉ0の変動幅で、次式で定められる。 Δｉ0＝ｘ（１−ｘ）Ｅ／（２Ｌ・ｆdm) （２） ＝0.24Ｅ／（２Ｌ・ｆdm) （ｘ＝0.6の場合） ここでｘは出力設定値（０＜ｘ＜１）、Ｅは出力電圧Ｖ
0の波高値電圧、Ｌは誘導性負荷６０のインダクタン
ス、ｆdmはデューティ比変調器１０のクロック周波数
で、振幅変調器２０の基本周波数ｆamに比較して十分小
さいものとする（ｆam>>ｆdm）。
電流連続の条件を充足するためには、次式を満足する必
要がある。 Δｉ0＜２・Ｉ0 （１） ここで、Ｉ0は負荷電流ｉ0の平均値をいい、Δｉ0は負
荷電流ｉ0の変動幅で、次式で定められる。 Δｉ0＝ｘ（１−ｘ）Ｅ／（２Ｌ・ｆdm) （２） ＝0.24Ｅ／（２Ｌ・ｆdm) （ｘ＝0.6の場合） ここでｘは出力設定値（０＜ｘ＜１）、Ｅは出力電圧Ｖ
0の波高値電圧、Ｌは誘導性負荷６０のインダクタン
ス、ｆdmはデューティ比変調器１０のクロック周波数
で、振幅変調器２０の基本周波数ｆamに比較して十分小
さいものとする（ｆam>>ｆdm）。
【０００６】
【発明が解決しようとする課題】そこで、電流連続条件
を充足させるために、出力設定値の範囲が限定されて汎
用性に欠けるという課題があった。電流連続条件を充足
していても、変動負荷電流Δｉ0が大きくなると、誘導
性負荷の出力、例えばモータのトルクの脈動が大きくな
るという課題を生じる。さらにモータ等の消費電力の大
きな機器の電力制御を行う場合には、変動負荷電流Δｉ
0の変動周波数が可聴領域であったり、周辺機器の共振
周波数と一致するような場合には、振動・騒音問題を引
き起こしてしまう課題があった。そこで、デューティ比
変調器１０のクロック周波数ｆdmを高くすることが考え
られるが、ｆamとｆdmの差が小さくなり、振幅変調が旨
く行えなくなるという課題があった。
を充足させるために、出力設定値の範囲が限定されて汎
用性に欠けるという課題があった。電流連続条件を充足
していても、変動負荷電流Δｉ0が大きくなると、誘導
性負荷の出力、例えばモータのトルクの脈動が大きくな
るという課題を生じる。さらにモータ等の消費電力の大
きな機器の電力制御を行う場合には、変動負荷電流Δｉ
0の変動周波数が可聴領域であったり、周辺機器の共振
周波数と一致するような場合には、振動・騒音問題を引
き起こしてしまう課題があった。そこで、デューティ比
変調器１０のクロック周波数ｆdmを高くすることが考え
られるが、ｆamとｆdmの差が小さくなり、振幅変調が旨
く行えなくなるという課題があった。
【０００７】本発明は上述の課題を解決したもので、変
動負荷電流Δｉ0の変動幅が小さく誘導性負荷の出力が
安定して得られる電力制御装置を提供することを目的と
する。
動負荷電流Δｉ0の変動幅が小さく誘導性負荷の出力が
安定して得られる電力制御装置を提供することを目的と
する。
【０００８】
【課題を解決するための手段】このような目的を達成す
る本発明は、デューティ比設定値に基づいてデューティ
比変調信号ＤＭの出力されるデューティ比変調器１０
と、このデューティ比変調信号に基づいてクロック信号
Ｃamを振幅変調する振幅変調回路２０と、この振幅変調
回路の出力する振幅変調信号ＡＭに応じてオンオフ動作
するドライバ回路３０と、このドライバ回路のオンオフ
動作により一次巻線にスイッチング電流が流れるトラン
ス４０と、このトランスの二次巻線に誘起されるスイッ
チング電流を整流して負荷側にパルス性信号を出力する
整流器５０とを有する電力制御装置において、次の構成
としたものである。
る本発明は、デューティ比設定値に基づいてデューティ
比変調信号ＤＭの出力されるデューティ比変調器１０
と、このデューティ比変調信号に基づいてクロック信号
Ｃamを振幅変調する振幅変調回路２０と、この振幅変調
回路の出力する振幅変調信号ＡＭに応じてオンオフ動作
するドライバ回路３０と、このドライバ回路のオンオフ
動作により一次巻線にスイッチング電流が流れるトラン
ス４０と、このトランスの二次巻線に誘起されるスイッ
チング電流を整流して負荷側にパルス性信号を出力する
整流器５０とを有する電力制御装置において、次の構成
としたものである。
【０００９】即ち、前記デューティ比変調器の時間基準
信号として前記クロック信号を入力すると共に、当該デ
ューティ比変調器は、クロック毎に比較動作を行うコン
パレータ１１と、このコンパレータ出力信号と前記デュ
ーティ比設定値との偏差を求める加減算器１２と、この
加減算器の出力を積分して、当該コンパレータにフィー
ドバックする積分器１３とを有し、このコンパレータの
出力信号を前記デューティ比変調信号として出力し、且
つ当該出力信号の平均値が前記デューティ比設定値と比
例することを特徴としている。
信号として前記クロック信号を入力すると共に、当該デ
ューティ比変調器は、クロック毎に比較動作を行うコン
パレータ１１と、このコンパレータ出力信号と前記デュ
ーティ比設定値との偏差を求める加減算器１２と、この
加減算器の出力を積分して、当該コンパレータにフィー
ドバックする積分器１３とを有し、このコンパレータの
出力信号を前記デューティ比変調信号として出力し、且
つ当該出力信号の平均値が前記デューティ比設定値と比
例することを特徴としている。
【００１０】
【作用】本発明において、デューティ比変調器は振幅変
調器と同一のクロック信号を時間基準信号としているの
で、負荷電流の変動が高いクロック周波数で決定され、
しかして負荷電流の変動が小さくなる。ここでデューテ
ィ比変調器はデューティ比変調信号の平均値がデューテ
ィ比設定値と比例と一致するように動作するもので、例
えばいわゆるΔΣ変換器が用いられる。振幅変調器はデ
ューティ比変調信号に応じてクロック信号を被変調信号
としてパルス信号を出力してトランスに流れる電流を実
質的に定めて、負荷電流の平均値を決定する。トランス
は絶縁をとるもので、巻数比を調整することで負荷側に
送る電圧を調整できる。
調器と同一のクロック信号を時間基準信号としているの
で、負荷電流の変動が高いクロック周波数で決定され、
しかして負荷電流の変動が小さくなる。ここでデューテ
ィ比変調器はデューティ比変調信号の平均値がデューテ
ィ比設定値と比例と一致するように動作するもので、例
えばいわゆるΔΣ変換器が用いられる。振幅変調器はデ
ューティ比変調信号に応じてクロック信号を被変調信号
としてパルス信号を出力してトランスに流れる電流を実
質的に定めて、負荷電流の平均値を決定する。トランス
は絶縁をとるもので、巻数比を調整することで負荷側に
送る電圧を調整できる。
【００１１】
【実施例】以下図面を用いて、本発明を説明する。図１
は本発明の一実施例を示す構成ブロック図である。尚、
図１において前記図５と同一作用をするものには同一符
号を付して説明を省略する。ここではデューティ比変調
器１０に振幅変調器２０と同一のクロック信号Ｃamを被
変調信号として供給している。そして、デューティ比変
調器１０から振幅変調器２０に出力されるデューティ比
変調信号ＤＭは、その平均値がデューティ比設定値と比
例するもので、例えば図３で説明する一次のΔΣ変換器
をデューティ比変調器１０に用いることで実現される。
は本発明の一実施例を示す構成ブロック図である。尚、
図１において前記図５と同一作用をするものには同一符
号を付して説明を省略する。ここではデューティ比変調
器１０に振幅変調器２０と同一のクロック信号Ｃamを被
変調信号として供給している。そして、デューティ比変
調器１０から振幅変調器２０に出力されるデューティ比
変調信号ＤＭは、その平均値がデューティ比設定値と比
例するもので、例えば図３で説明する一次のΔΣ変換器
をデューティ比変調器１０に用いることで実現される。
【００１２】図２は図１の装置の動作を説明する波形図
で、（Ａ）は出力設定値ｘ、（Ｂ')は被変調信号Ｃam、
（Ｃ）はデューティ比変調信号ＤＭ、（Ｄ）は被変調信
号Ｃam、（Ｅ）は振幅変調信号ＡＭ、（Ｆ）は出力電圧
Ｖ0、（Ｇ）は負荷電流ｉ0である。図６と相違する点を
説明すれば、デューティ比変調信号ＤＭの被変調信号Ｃ
amの基本周波数ｆamは従来例の基本周波数に比較してか
なり高くなっている。
で、（Ａ）は出力設定値ｘ、（Ｂ')は被変調信号Ｃam、
（Ｃ）はデューティ比変調信号ＤＭ、（Ｄ）は被変調信
号Ｃam、（Ｅ）は振幅変調信号ＡＭ、（Ｆ）は出力電圧
Ｖ0、（Ｇ）は負荷電流ｉ0である。図６と相違する点を
説明すれば、デューティ比変調信号ＤＭの被変調信号Ｃ
amの基本周波数ｆamは従来例の基本周波数に比較してか
なり高くなっている。
【００１３】この時、負荷電流ｉ0の変動幅Δｉ0は、次
式で定められる。 Δｉ0 ＝Δｉ1−Δｉ2＋Δｉ3 ＝２（１−ｘ）Ｅ／（２Ｌ・ｆam)−ｘ・Ｅ／（２Ｌ・ｆam) ＋２（１−ｘ）Ｅ／（２Ｌ・ｆam) ＝（４−５ｘ）Ｅ／（２Ｌ・ｆam) ＝1.0Ｅ／（２Ｌ・ｆam) （ｘ＝0.6の場合） （３） ここでΔｉ1は負荷電流ｉ0の最大値と次の極小値の偏
差、Δｉ2はこの極小値と次の極大値の偏差、Δｉ3はこ
の極大値と最小値の偏差を表している。Δｉ0は負荷電
流ｉ0の最大値と最小値の偏差である。式（２）と比較
すると分母に入っている基本周波数ｆamがｆdmに比較し
て十分大きい値であるから、Δｉ0はかなり小さい値に
なることが了解される。
式で定められる。 Δｉ0 ＝Δｉ1−Δｉ2＋Δｉ3 ＝２（１−ｘ）Ｅ／（２Ｌ・ｆam)−ｘ・Ｅ／（２Ｌ・ｆam) ＋２（１−ｘ）Ｅ／（２Ｌ・ｆam) ＝（４−５ｘ）Ｅ／（２Ｌ・ｆam) ＝1.0Ｅ／（２Ｌ・ｆam) （ｘ＝0.6の場合） （３） ここでΔｉ1は負荷電流ｉ0の最大値と次の極小値の偏
差、Δｉ2はこの極小値と次の極大値の偏差、Δｉ3はこ
の極大値と最小値の偏差を表している。Δｉ0は負荷電
流ｉ0の最大値と最小値の偏差である。式（２）と比較
すると分母に入っている基本周波数ｆamがｆdmに比較し
て十分大きい値であるから、Δｉ0はかなり小さい値に
なることが了解される。
【００１４】図３はΔΣ変換器の一例を示す構成ブロッ
ク図である。このようなΔΣ変換器は、例えば本出願人
の提案にかかる特願平４−７６８９６号明細書に開示さ
れている。図において、コンパレータ１１はクロック信
号Ｃam毎に比較動作を行うもので、プラス端子には積分
器１３の出力信号Ｃが印加され、マイナス端子はコモン
に接続されていて、出力端子Ｄから１ビットストリーム
のデューティ比変調信号ＤＭが出力される。スイッチ回
路１４はコンパレータ１１の出力信号Ｄに応じて二値信
号Ｅを出力するもので、この二値は＋ＦＳと−ＦＳにな
っている。加減算器１２は、出力設定値ｘ（Ａ）をプラ
ス端子に入力し、スイッチ回路１４の出力信号Ｄをマイ
ナス端子に入力するもので、両者の和（Σ）をとって出
力信号Ｂを積分器１３に送っている。積分器１３は前回
のクロック周期で得た結果に今回のクロック周期で加減
算器１２から送られた信号Ｃを加算している。
ク図である。このようなΔΣ変換器は、例えば本出願人
の提案にかかる特願平４−７６８９６号明細書に開示さ
れている。図において、コンパレータ１１はクロック信
号Ｃam毎に比較動作を行うもので、プラス端子には積分
器１３の出力信号Ｃが印加され、マイナス端子はコモン
に接続されていて、出力端子Ｄから１ビットストリーム
のデューティ比変調信号ＤＭが出力される。スイッチ回
路１４はコンパレータ１１の出力信号Ｄに応じて二値信
号Ｅを出力するもので、この二値は＋ＦＳと−ＦＳにな
っている。加減算器１２は、出力設定値ｘ（Ａ）をプラ
ス端子に入力し、スイッチ回路１４の出力信号Ｄをマイ
ナス端子に入力するもので、両者の和（Σ）をとって出
力信号Ｂを積分器１３に送っている。積分器１３は前回
のクロック周期で得た結果に今回のクロック周期で加減
算器１２から送られた信号Ｃを加算している。
【００１５】このようなΔΣ変換器の伝達関数は、入力
信号をＸ(z)、出力信号をＹ(z)で表したとき次式で与え
られる。 Ｙ(z)＝Ｘ(z)＋（１−ｚ-1)nＱ(z) （４） ここで、Ｑ(z)は非線形要素であるコンパレータ１１の
特性を、信号の量子化により発生する雑音として導入し
たものである。ｎは積分器１２の次数で、１以上の自然
数になっている。
信号をＸ(z)、出力信号をＹ(z)で表したとき次式で与え
られる。 Ｙ(z)＝Ｘ(z)＋（１−ｚ-1)nＱ(z) （４） ここで、Ｑ(z)は非線形要素であるコンパレータ１１の
特性を、信号の量子化により発生する雑音として導入し
たものである。ｎは積分器１２の次数で、１以上の自然
数になっている。
【００１６】このように構成された装置の動作を次に説
明する。図４は上記図３の回路の動作説明図で、第１欄
はクロック周期ｔ1〜ｔ10、第２欄は信号Ａである出力
設定値ｘ、第３欄は信号Ｂで信号Ａから直前の信号Ｄを
控除した値であり、第４欄は信号Ｃで信号Ｂに直前の信
号Ｃを加算したものであり、第５欄は信号Ｄで信号Ｃの
符号になっている。
明する。図４は上記図３の回路の動作説明図で、第１欄
はクロック周期ｔ1〜ｔ10、第２欄は信号Ａである出力
設定値ｘ、第３欄は信号Ｂで信号Ａから直前の信号Ｄを
控除した値であり、第４欄は信号Ｃで信号Ｂに直前の信
号Ｃを加算したものであり、第５欄は信号Ｄで信号Ｃの
符号になっている。
【００１７】まずクロック周期ｔ1は最初の周期なの
で、出力設定値ｘ（ここでは３／５）が信号Ａとして加
減算器１２に送られるので、信号Ｂは３／５となる。そ
して、これを積分器１３で加算すると信号Ｃは３／５と
なる。これに対応してコンパレータ１１の比較結果信号
Ｄは１となる。
で、出力設定値ｘ（ここでは３／５）が信号Ａとして加
減算器１２に送られるので、信号Ｂは３／５となる。そ
して、これを積分器１３で加算すると信号Ｃは３／５と
なる。これに対応してコンパレータ１１の比較結果信号
Ｄは１となる。
【００１８】次のクロック周期ｔ2では、出力設定値ｘ
（ここでは３／５）が信号Ａとして加減算器１２に送ら
れ、加減算器１２に帰還されたクロック周期ｔ1の信号
Ｄと演算されて、信号Ｂは−２／５となる。そして、こ
れを積分器１３で加算すると、従前の３／５に信号Ｂが
加算されて信号Ｃは１／５となる。これに対応してコン
パレータ１１の比較結果信号Ｄは１となる。以下、この
ような動作をクロック周期ｔ3〜ｔ5の間継続すると、５
クロック周期での信号Ｄの平均値は出力設定値ｘに等し
くなっている。クロック周期ｔ6では、最初のクロック
周期ｔ1と同一の状態に戻る。
（ここでは３／５）が信号Ａとして加減算器１２に送ら
れ、加減算器１２に帰還されたクロック周期ｔ1の信号
Ｄと演算されて、信号Ｂは−２／５となる。そして、こ
れを積分器１３で加算すると、従前の３／５に信号Ｂが
加算されて信号Ｃは１／５となる。これに対応してコン
パレータ１１の比較結果信号Ｄは１となる。以下、この
ような動作をクロック周期ｔ3〜ｔ5の間継続すると、５
クロック周期での信号Ｄの平均値は出力設定値ｘに等し
くなっている。クロック周期ｔ6では、最初のクロック
周期ｔ1と同一の状態に戻る。
【００１９】
【発明の効果】以上説明したように、本発明によればデ
ューティ比変調器１０に従来に比較して高い周波数であ
る振幅変調器２０用のクロックを用いているので、負荷
電流の変動を小さく抑えることができる。そこで誘導性
負荷６０のインダクタンスが小さい場合にもその電流を
連続にできると共に、誘導性負荷６０に流れる電流の脈
動が小さくなるという効果がある。そこで、ノイズや振
動が小さくなり、環境対策上も望ましい。
ューティ比変調器１０に従来に比較して高い周波数であ
る振幅変調器２０用のクロックを用いているので、負荷
電流の変動を小さく抑えることができる。そこで誘導性
負荷６０のインダクタンスが小さい場合にもその電流を
連続にできると共に、誘導性負荷６０に流れる電流の脈
動が小さくなるという効果がある。そこで、ノイズや振
動が小さくなり、環境対策上も望ましい。
【図１】本発明の一実施例を示す構成ブロック図であ
る。
る。
【図２】図１の装置の動作を説明する波形図である。
【図３】ΔΣ変換器の一例を示す構成ブロック図であ
る。
る。
【図４】図３の回路の動作説明図である。
【図５】従来装置の構成ブロック図である。
【図６】従来装置の動作を説明する波形図である。
１０ デューティ比変調器（ΔΣ変換器） ２０ 振幅変調器 ３０ ドライバ回路 ４０ トランス ５０ 整流器 ３０ 誘導性負荷
Claims (1)
- 【請求項１】デューティ比設定値に基づいてデューティ
比変調信号（ＤＭ）の出力されるデューティ比変調器
（１０）と、 このデューティ比変調信号に基づいてクロック信号（Ｃ
am）を振幅変調する振幅変調回路（２０）と、 この振幅変調回路の出力する振幅変調信号（ＡＭ）に応
じてオンオフ動作するドライバ回路（３０）と、 このドライバ回路のオンオフ動作により一次巻線にスイ
ッチング電流が流れるトランス（４０）と、 このトランスの二次巻線に誘起されるスイッチング電流
を整流して負荷側にパルス性信号を出力する整流器（５
０）と、 を有する電力制御装置において、 前記デューティ比変調器の時間基準信号として前記クロ
ック信号を入力すると共に、当該デューティ比変調器
は、クロック毎に比較動作を行うコンパレータ（１１）
と、このコンパレータ出力信号と前記デューティ比設定
値との偏差を求める加減算器（１２）と、この加減算器
の出力を積分して、当該コンパレータにフィードバック
する積分器（１３）とを有し、 このコンパレータの出力信号を前記デューティ比変調信
号として出力し、且つ当該出力信号の平均値が前記デュ
ーティ比設定値と比例することを特徴とする電力制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5009007A JP3033056B2 (ja) | 1993-01-22 | 1993-01-22 | 電力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5009007A JP3033056B2 (ja) | 1993-01-22 | 1993-01-22 | 電力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06225527A JPH06225527A (ja) | 1994-08-12 |
| JP3033056B2 true JP3033056B2 (ja) | 2000-04-17 |
Family
ID=11708603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5009007A Expired - Fee Related JP3033056B2 (ja) | 1993-01-22 | 1993-01-22 | 電力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033056B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489085B1 (ko) * | 2001-12-19 | 2005-05-12 | 현대자동차주식회사 | 자동차 엔진의 흡기매니폴드 장치 |
| EP2693626A4 (en) | 2011-03-31 | 2015-11-25 | Trigence Semiconductor Inc | INVERTER FOR ONE DRIVE MOTOR |
-
1993
- 1993-01-22 JP JP5009007A patent/JP3033056B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06225527A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549436B1 (en) | Integrated magnetic converter circuit and method with improved filtering | |
| Kazimierczuk | Transfer function of current modulator in PWM converters with current-mode control | |
| US7095638B2 (en) | Controller for complementary switches of a power converter and method of operation thereof | |
| US5070292A (en) | Pulse-width modulated circuit for driving a load | |
| JPH0586147B2 (ja) | ||
| JPS5879470A (ja) | スイツチ式電力調整回路 | |
| US20040190314A1 (en) | Switching power supply and control method for the same | |
| US5081409A (en) | Pulse-width modulated circuit for driving a load | |
| JPS62166772A (ja) | 電源を切り替える場合に使用される順変換装置 | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| US4858052A (en) | Method and means for protecting converter circuits | |
| US5430405A (en) | Control circuit for converters operating in the discontinuous mode | |
| JP3033056B2 (ja) | 電力制御装置 | |
| ES2143406A1 (es) | Convertidor conmutado con multiples salidas reguladoras. | |
| JPS6218970A (ja) | 電源装置 | |
| EP0534422A2 (en) | A power supply device | |
| TWI796077B (zh) | 用於直流-直流轉換器之自動模式切換方法及電路 | |
| EP0255844B1 (en) | Power supplies with magnetic amplifier voltage regulation | |
| JP2015091212A (ja) | 電力変換装置 | |
| Sebastian et al. | An alternative method for controlling two-output DC-to-DC converters using saturable core inductor | |
| JP3185953B2 (ja) | スイッチング電源装置 | |
| JP3069565B1 (ja) | スイッチング電源装置 | |
| JP2004260992A (ja) | スイッチング電源装置及びその制御方法 | |
| JPH0365054A (ja) | Ｄｃ―ｄｃコンバータ | |
| EP4092890A1 (en) | A method and a system for controlling an isolated resonant converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |