JP3032333B2 - 出力制御回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】〔目次〕 産業上の利用分野 従来の技術（図５） 発明が解決しようとする課題（図６） 課題を解決するための手段（図１） 作用 実施例 （１）第１の実施例の説明（図２，３） （２）第２の実施例の説明（図４） 発明の効果

【０００２】

【産業上の利用分野】本発明は、出力制御回路に関する
ものであり、更に詳しく言えば、３出力状態を有する出
力回路の出力を制御する回路の改善に関するものであ
る。

【０００３】近年、情報量の増大により高機能，高性能
のデータ処理装置が要求され、該処理装置にはバイポー
ラトランジスタや電界効果トランジスタを高集積，高密
度に形成した半導体集積回路装置がプリント基板等に実
装され、それ等の出力回路が共通バスに接続されて使用
される傾向にある。

【０００４】これによれば、当該出力制御回路を含む半
導体集積回路を集積した半導体集積回路装置の出力動作
を停止させ、他の半導体集積回路装置の出力動作を継続
するような電源供給制御が採られる場合がある。

【０００５】このため、出力動作が停止された半導体集
積回路装置や他の半導体集積回路装置の電源投入の際
に、当該出力制御回路の電源断補償回路により消費され
る電流が無視できなくなる。

【０００６】そこで、出力回路の３状態制御機能を維持
しつつ、電源断補償回路の構成を工夫して、該回路に係
る電源線及び接地線間の電流経路を少なくすること、及
びその消費電流を極力抑制することができる出力制御回
路が望まれている。

【０００７】

【従来の技術】図５（ａ）〜（ｃ）は、従来例に係る出
力制御回路の説明図を示している。図５（ａ）は、従来
例に係る電源断補償機能付の出力制御回路の構成図を示
している。

【０００８】例えば、論理信号ＳINを共通データバス５
等に増幅出力するバッファ回路やバスドライバ回路等の
出力回路４の出力制御をする出力制御回路は、図５
（ａ）において、信号入力回路１，信号出力回路２及び
電源断補償回路３から成る。なお、電源断補償回路３
は、バイアス素子Ｒ１〜Ｒ３，レベルシフトダイオード
Ｄ１，Ｄ２及びバイポーラトランジスタＱ１，Ｑ２から
成る。

【０００９】また、当該出力制御回路は、電源線ＶCCの
電位が所定電位に達している定常状態時に、出力回路４
の出力をプルアップ状態，プルダウン状態又はハイ・イ
ンピーダンス状態にする第１の制御機能（以下３状態出
力制御ともいう）と、電源線ＶCCの電位が０〔Ｖ〕から
基準電圧ＶREF より低い状態の時に、該出力回路４の出
力をハイ・インピーダンス状態にする第２の制御機能と
を有している。

【００１０】なお、第１，第２の制御機能は、電源断補
償回路３により行われる。すなわち、図５（ｂ）におい
て、電源線ＶCCの電源立ち上げ時（電源線ＶCCの電位が
０〔Ｖ〕から定常電位に上昇する過渡状態時）には、例
えば、電位＝0.8 〔Ｖ〕付近から電源断補償回路３のバ
イポーラトランジスタＱ２がＯＮ動作をして、信号入力
回路１と信号出力回路２との間の信号線Ｌを「Ｌ」（ロ
ー）レベルにする。

【００１１】これにより、信号出力回路２の出力，すな
わち、状態制御信号Ｓが「Ｈ」（ハイ）レベルとなっ
て、第１の制御期間Ｔ１において、出力回路４の出力を
ハイ・インピーダンス状態にする。

【００１２】また、電源線ＶCCの電位が，更に上昇する
と、バイアス素子Ｒ１，レベルシフトダイオードＤ１，
Ｄ２に電流ｉが流れ、バイポーラトランジスタＱ１がＯ
Ｎ動作をし、バイポーラトランジスタＱ２がＯFF動作を
する。

【００１３】逆に、図５（ｃ）において、電源線ＶCCの
定常電位から低下して電源電圧が基準電圧ＶREF より低
くなった状態の時に、電源断補償回路３のバイポーラト
ランジスタＱ２がＯＮ動作をして、信号入力回路１と信
号出力回路２との間の信号線Ｌを「Ｌ」（ロー）レベル
にする。

【００１４】これにより、信号出力回路２の出力，すな
わち、状態制御信号Ｓが「Ｈ」（ハイ）レベルとなっ
て、第２の制御期間Ｔ２において、出力回路４の出力を
ハイ・インピーダンス状態にする。

【００１５】これ等により、信号入力回路１の入力レベ
ルに基づいた状態制御信号Ｓが信号出力回路２から出力
回路４に出力され、出力回路４の３状態出力制御が可能
となる。

【００１６】

【発明が解決しようとする課題】ところで、従来例によ
れば図５（ａ）に示すように、電源断補償回路３がバイ
アス素子Ｒ１〜Ｒ３，レベルシフトダイオードＤ１，Ｄ
２及びバイポーラトランジスタＱ１，Ｑ２から成り、バ
イアス素子Ｒ１，Ｒ２の一端が電源線ＶCCに接続され、
他の一端がレベルシフトダイオードＤ１，Ｄ２，バイア
ス素子Ｒ３を介して接地線ＧNDに接続され、また、バイ
ポーラトランジスタＱ１を介して接地線ＧNDに接続され
ている。

【００１７】このため、電源線ＶCCの定常状態時に、バ
イアス素子Ｒ１，レベルシフトダイオードＤ１，Ｄ２及
びバイポーラトランジスタＱ１のベース／エミッタ間を
経路にして接地線ＧNDに電流ｉが常に流れる。

【００１８】さらに、信号入力回路１の信号線Ｌに接続
されたｐ型の電界効果トランジスタＴｐとバイポーラト
ランジスタＱ２を介して電流ｉに加えて微小ながら電流
が流れる。

【００１９】このことで、電源断補償回路３の消費電流
が多くなり、当該出力制御回路を集積化した半導体集積
回路装置の電力消費の低減化の妨げとなるという問題が
ある。

【００２０】例えば、図６の従来例の問題点を説明する
回路構成図に示すように、当該出力制御回路６を含む半
導体集積回路を集積した半導体集積回路装置（以下単に
ＩＣという）がプリント基板等に実装され、それ等の出
力回路４の出力部ｏutが共通バス５に接続されて使用さ
れる場合がある。この際に、当該ＩＣ１の出力動作を停
止させ、他のＩＣ２の出力動作を継続するような電源供
給制御が採られる場合がある。

【００２１】これは、論理出力信号の選択の必要性から
当該ＩＣ１の電源線ＶCCを不活性化（ＯFF）してその出
力動作を停止し、他のＩＣ２の電源線ＶCCを活性化（Ｏ
Ｎ）してその出力動作を継続させるものである。

【００２２】このため、出力動作が停止されたＩＣ１や
他のＩＣ２の電源投入の際に、電源断補償回路３により
消費される電流が無視できなくなる。このことは、低消
費電力を目的としたＩＣにとって、通常動作電力に対す
る消費電力の比重（ウエイト）が大きくなっている。

【００２３】本発明は、かかる従来例の問題点に鑑みて
創作されたものであり、出力回路の３状態制御機能を維
持しつつ、電源断補償回路の構成を工夫して、該回路に
係る電源線及び接地線間の電流経路を少なくすること、
及びその消費電流を極力抑制することが可能となる出力
制御回路の提供を目的とする。

【００２４】

【課題を解決するための手段】図１は、本発明に係る出
力制御回路の原理図を示している。本発明の第１の出力
制御回路は図１に示すように、少なくとも、３出力状態
を有する出力回路１４の出力制御をする出力制御回路で
あって、前記出力回路１４の状態制御信号Ｓを入力する
信号入力回路１１と、前記状態制御信号Ｓと電源線ＶCC
の電位に基づいて状態制御信号Ｓを出力する信号出力回
路１２と、前記電源線ＶCCの電位に基づいて信号出力回
路１２の出力状態を制御する電源断補償回路１３とを具
備し、前記電源断補償回路１３がｎ個の電界効果トラン
ジスタから成り、かつ、前記電源断補償回路１３の前段
電界効果トランジスタのソースＳと後段電界効果トラン
ジスタのゲートＧとが順次接続されることを特徴とす
る。

【００２５】なお、前記第１の出力制御回路において、
前記電源断補償回路１２がｎ個の電界効果トランジスタ
Ｔ１〜Ｔｎ，ｎ＝１，２，３…ｎから成り、第１〜第ｎ
−２の電界効果トランジスタＴ１〜Ｔｎ−２の各ドレイ
ンＤ１〜Ｄｎ−２と第１の電界効果トランジスタＴ１の
ゲートＧ１とが第１の電源線ＶCCに接続され、前記第１
の電界効果トランジスタＴ１のソースＳ１が第２の電界
効果トランジスタＴ２のゲートＧ２に接続され、前記第
２の電界効果トランジスタＴ２のソースＳ２が第３の電
界効果トランジスタＴ３のゲートＧ３に接続され、順
次、第ｎ−２の電界効果トランジスタＴｎ−２のソース
Ｓｎ−２が第ｎ−１の電界効果トランジスタＴｎ−１の
ゲートＧｎ−１に接続され、前記第ｎ−１の電界効果ト
ランジスタＴｎ−１のドレインＤｎ−１がバイアス素子
Ｒを介して第１の電源線ＶCCに接続され、かつ、該第ｎ
−１の電界効果トランジスタＴｎ−１のソースＳｎ−１
が第２の電源線ＧNDに接続され、前記第ｎの電界効果ト
ランジスタＴｎのゲートＧｎが前記バイアス素子Ｒと第
ｎ−１の電界効果トランジスタＴｎ−１のドレインＤｎ
−１の接続点に接続され、前記第ｎの電界効果トランジ
スタＴｎのソースＳｎが第２の電源線ＧNDに接続され、
かつ、該第ｎの電界効果トランジスタＴｎのドレインＤ
ｎが前記信号入力回路１１と信号出力回路１２とを接続
する信号線Ｌに接続されることを特徴とする。

【００２６】また、第２の出力制御回路は第１の出力制
御回路において、前記電源断補償回路１３の第ｎの電界
効果トランジスタＴｎのドレインＤｎが前記信号線Ｌ以
外の信号出力回路１２の動作点Ｐに接続されることを特
徴とする。

【００２７】なお、第１，第２の出力制御回路におい
て、前記電源断補償回路１３が電源線ＶCCの電位の立ち
上がり及び電源「断」時の電源線ＶCCの電位の低下した
時に、前記出力回路１４の出力をハイ・インピーダンス
状態にすることを特徴とし、上記目的を達成する。

【００２８】

【作用】本発明の第１の出力制御回路によれば、図１に
示すように信号入力回路１１，信号出力回路１２及び電
源断補償回路１３が具備され、該電源断補償回路１３が
ｎ個の電界効果トランジスタから成り、該回路１３の前
段電界効果トランジスタのソースＳと次段電界効果トラ
ンジスタのゲートＧとが接続されている。

【００２９】例えば、電源線ＶCCの電位が所定レベルと
なる定常状態では、出力回路１４の状態制御信号Ｓが信
号入力回路１１に入力されると、該状態制御信号Ｓと電
源線ＶCCの電位に基づいて状態制御信号Ｓが信号出力回
路１２から出力回路１４に出力される。しかし、電源線
ＶCCの電位が電源断補償回路１３により生成される基準
電圧以下では、信号入力回路１１を介して出力回路１４
に出力する状態制御信号Ｓの入力の有無に係わらず、該
電源線ＶCCの電位に基づいて信号出力回路１２の出力状
態が電源断補償回路１３により制御される。

【００３０】すなわち、電源断補償回路１３により生成
される基準電圧より電源線ＶCCの電位が低い場合では、
バイアス素子Ｒを介して第ｎの電界効果トランジスタＴ
ｎに該電源線ＶCCの電位が供給され、それがＯＮ（オ
ン）動作をし、信号線Ｌを「Ｌ」（接地線ＧNDの電位）
レベルにする。これにより、例えば、信号出力回路１２
の出力が「Ｈ」レベルとなって、出力回路１４の出力を
ハイ・インピーダンス状態に維持することが可能とな
る。

【００３１】一方、電源線ＶCCの電位が立ち上がりと共
に、電源断補償回路１３の第１の電界効果トランジスタ
Ｔ１がＯＮ動作をし、該電源線ＶCCの電位が電源断補償
回路１３により生成される基準電圧以上に移行するまで
の間に、その第２の電界効果トランジスタＴ２から第ｎ
−２の電界効果トランジスタＴｎ−２が順次ＯＮ動作を
する。これにより、ｎ−２個の電界効果トランジスタの
ゲート遅延時間後に、第ｎ−１の電界効果トランジスタ
Ｔｎ−１がＯＮ動作をする。

【００３２】従って、該遅延時間後には、第ｎの電界効
果トランジスタＴｎがＯFF動作をすることから信号線Ｌ
の電気的な状態は、信号入力回路１１の状態制御信号Ｓ
の入力状態に依存されたものとなり、従来例と同様に、
出力回路１４の３状態制御をすることが可能となる。

【００３３】このため、第１の電源線ＶCCと第２の電源
線ＧNDとの電流通路は、第ｎ−１の電界効果トランジス
タＴｎ−１がＯＮ動作をした際に、高抵抗のバイアス素
子Ｒを介して形成される回路と信号線Ｌに接続された信
号入力回路１１のみと成り、従来例のように電源線ＶCC
から接地線ＧNDに流れていた電流が極力抑制される。

【００３４】これにより、従来例に比べて電源断補償回
路１３の消費電流が極力低減され、当該出力制御回路を
集積化した半導体集積回路装置の電力消費の低減化を図
ることが可能となる。

【００３５】また、本発明の第２の出力制御回路によれ
ば、図１に示すように第１の出力制御回路において、電
源断補償回路１３の第ｎの電界効果トランジスタＴｎの
ドレインＤｎが信号線Ｌ以外の信号出力回路１２の動作
点Ｐに接続される。

【００３６】例えば、信号出力回路１２の動作電圧を設
定するバイアス素子の一端に第ｎの電界効果トランジス
タＴｎのドレインＤｎが接続される。このため、第１の
出力制御回路と同様に、電源断補償回路１３により第１
の電源線ＶCCの電位が電源断補償回路１３により生成さ
れる基準電圧よりも低い時に、出力回路１４の出力をハ
イ・インピーダンス状態にすることが可能となる。

【００３７】これにより、第１の出力制御回路と同様
に、出力回路の３状態制御機能を維持しつつ、電源断補
償回路に係る第１の電源線ＶCC及び第２の電源線ＧND間
の電流経路を従来例に比べて少なくすること、及びその
消費電流を極力抑制することが可能となる。

【００３８】また、第１の出力制御回路に比べて第２の
出力制御回路では、第１の電源線ＶCCの電位の立ち上が
り時に、信号線Ｌに接続された信号入力回路１１からの
電流の回り込みを抑制することが可能となる。

【００３９】なお、電源断補償回路１３により生成され
る基準電圧ＶREF は、電界効果トランジスタの数を変え
ることで、それを自由に選択することが可能となる。

【００４０】

【実施例】次に図を参照しながら本発明の実施例につい
て説明をする。図２〜４は、本発明の実施例に係る出力
制御回路の説明図である。

【００４１】（１）第１の実施例の説明 図２，３は、本発明の第１の実施例に係る出力制御回路
の説明図であり、図２はその構成図を示している。例え
ば、図３に示したようなバスドライバ回路等の出力回路
１４に適用可能な出力制御回路は、図２において、信号
入力回路１１，信号出力回路１２及び電源断補償回路１
３から成る。

【００４２】すなわち、バイポーラトランジスタＱ11,
抵抗Ｒ11，ｐ型の電界効果トランジスタＴＰ11及びｎ型
の電界効果トランジスタＴＮ11は信号入力回路１１の一
例を構成するものであり、該信号入力回路１１の機能は
３出力状態を有する出力回路１４の状態制御信号Ｓを入
力するものである。

【００４３】また、バイポーラトランジスタＱ12, Ｑ1
3，抵抗Ｒ12，Ｒ13，ｐ型の電界効果トランジスタＴＰ1
2及びｎ型の電界効果トランジスタＴＮ12は、信号出力
回路１２の一例を構成するものであり、該信号出力回路
１２の機能は状態制御信号Ｓと電源線ＶCCの電位に基づ
いて状態制御信号Ｓを出力するものである。

【００４４】なお、信号入力回路１１と信号出力回路１
２とは信号線Ｌによって接続され、これまでは、従来例
と同様である。第１の電源断補償回路13Ａは電源断補償
回路１３の一実施例であり、電源線ＶCCの電位に基づい
て信号出力回路１２の出力状態を制御するものである。
該電源断補償回路13Ａは従来例と異なり、例えば、ｎ＝
５個のｎ型の電界効果トランジスタ（以下単に第１〜第
５のトランジスタという）ＭN1〜ＭN5から成る。

【００４５】すなわち、第１〜第３のトランジスタＭN1
〜ＭN3の各ドレインＤ１〜Ｄ３と第１のトランジスタＭ
N1のゲートＧ１とが第１の電源線（以下単に電源線とい
う）ＶCCに接続され、該第１のトランジスタＭN1のソー
スＳ１が第２のトランジスタＭN2のゲートＧ２に接続さ
れる。

【００４６】また、第２のトランジスタＭN2のソースＳ
２が第３のトランジスタＭN3のゲートＧ３に接続され、
順次、第３のトランジスタＭN3のソースＳ３が第４のト
ランジスタＭN4のゲートＧ４に接続される。

【００４７】さらに、第４のトランジスタＭN4のドレイ
ンＤ４が高抵抗素子Ｒを介して電源線ＶCCに接続され、
かつ、該第４のトランジスタＭN4のソースＳ４が第２の
電源線（以下単に接地線という）ＧNDに接続される。ま
た、基準電圧ＶREF は、第４のトランジスタＭN4がＯＮ
動作をする際のゲート電圧であり、電源線ＶCCの電位に
依存している。

【００４８】さらに、高抵抗素子Ｒはバイアス素子の一
例であり、第４のトランジスタＭN4のドレイン電流を規
定したり、第５のトランジスタＭN5のゲート電圧を供給
するものである。高抵抗素子Ｒは数〔ＭΩ〕程度の抵抗
値のものを用いても良い。

【００４９】なお、第５のトランジスタＭN5のソースＳ
５が接地線ＧNDに接続され、かつ、該トランジスタＭN5
のドレインＤ５が信号入力回路１１と信号出力回路１２
とを接続する信号線Ｌに接続される。

【００５０】図３は、本発明の第１の実施例に係る出力
制御回路により制御可能な出力回路の構成例であり、同
図はその構成図を示している。例えば、論理信号ＳINを
増幅出力するバッファ回路やバスドライバ回路等の出力
回路１４は、第１，第２の否定論理積回路ＮAND1，ＮAN
D2及びＣＭＯＳインバータ回路（相補形電界効果トラン
ジスタ回路）ＴＰ13, ＴＮ13から成り、第１，第２の否
定論理積回路ＮAND1，ＮAND2の一入力部に論理信号ＳIN
が入力され、その他の入力部に、状態制御信号Ｓが入力
される。

【００５１】なお、状態制御信号Ｓは本発明の実施例に
係る出力制御回路より供給され、第１の否定論理積回路
ＮAND1の出力部がＣＭＯＳインバータ回路のトランジス
タＴＰ13のゲートＧｐに接続される。また、第２の否定
論理積回路ＮAND2の出力部がＣＭＯＳインバータ回路の
トランジスタＴＮ13のゲートＧｎに接続され、該ＣＭＯ
Ｓインバータ回路の出力部が共通バス５に接続される。

【００５２】ここで、表１は当該出力回路１４の動作機
能を示す真理値表である。例えば、出力制御回路は状態
制御信号Ｓ＝「Ｈ」レベルにより、論理信号ＳINの論理
に無関係に、出力をハイ・インピーダンス（ＨｉＺ）状
態にするものである。

【００５３】

【表１】

【００５４】このようにして、本発明の第１の実施例に
係る出力制御回路によれば、図２に示すように信号入力
回路１１，信号出力回路１２及び第１の電源断補償回路
13Ａが具備され、該電源断補償回路13Ａが５個のｎ型の
電界効果トランジスタから成り、該回路13Ａの前段電界
効果トランジスタのソースＳと次段電界効果トランジス
タのゲートＧとが接続されている。

【００５５】例えば、電源線ＶCCの立ち上がり時には、
信号入力回路１１を介して出力回路１４に出力する状態
制御信号Ｓの入力の有無に係わらず、電源線ＶCCの電位
に基づいて状態制御信号Ｓ＝「Ｈ」レベルが信号出力回
路１２から出力回路１４に出力される。この際に、電源
線ＶCCの電位に基づいて信号出力回路１２の出力状態が
第１の電源断補償回路13Ａにより制御される。

【００５６】すなわち、電源線ＶCCの電位が立ち上がる
時には、高抵抗Ｒを介して第５のトランジスタＭN5に該
電源線ＶCCの電位が供給され、それがＯＮ（オン）動作
をし、信号線Ｌを「Ｌ」（接地線ＧNDの電位）レベルに
する。これにより、例えば、信号出力回路１２の出力が
「Ｈ」レベルとなって、表１に示すように出力回路１４
の出力をハイ・インピーダンス状態に維持することが可
能となる。

【００５７】一方、電源線ＶCCの電位が立ち上ると共
に、第１の電源断補償回路13Ａの第１のトランジスタＭ
N1がＯＮ動作をし、該電源線ＶCCの電位が定常状態に移
行するまでの間に、その第２のトランジスタＭN2から第
３のトランジスタＭN3が順次ＯＮ動作をする。これによ
り、３個のトランジスタのゲート遅延時間後に、第４の
トランジスタＭN4がＯＮ動作をする。

【００５８】従って、該遅延時間後には、第５のトラン
ジスタＭN5がＯFF動作をすることから信号線Ｌの電気的
な状態は、信号入力回路１１の状態制御信号Ｓの入力状
態に依存されたものとなり、従来例と同様に、表１に示
すように出力回路１４の３状態制御をすることが可能と
なる。

【００５９】このため、電源線ＶCCと接地線ＧNDとの電
流通路は、第４のトランジスタＭN4がＯＮ動作をした際
に、高抵抗素子Ｒを介して形成される回路と信号線Ｌに
接続された信号入力回路１１のｐ型の電界効果トランジ
スタＴＰ11のみと成り、電源線ＶCCの電位の立ち上り時
及び定常状態を通じて、従来例と異なり第１の電源断補
償回路13Ａが全て電圧駆動となる。このことで、従来例
のように電源線ＶCCから接地線ＧNDに流れていた電流が
極力抑制される。

【００６０】これにより、従来例に比べて第１の電源断
補償回路13Ａの消費電流が極力低減され、当該出力制御
回路を集積化した半導体集積回路装置の電力消費の低減
化を図ることが可能となる。

【００６１】例えば、当該出力制御回路を含む半導体集
積回路を集積した半導体集積回路装置（以下単にＩＣと
いう）が図６に示したようなプリント基板等に実装さ
れ、それ等の出力回路１４の出力部ｏutが共通バス５に
接続されて使用される場合であって、当該ＩＣ１の出力
動作を停止させ、他のＩＣ２の出力動作を継続するよう
な電源供給制御が採られる場合があっても、出力動作が
停止されたＩＣ１や他のＩＣ２の電源投入の際に、第１
の電源断補償回路13Ａにより消費される電流が極力低減
される。

【００６２】このことで、共通バス５に接続される出力
回路数が増加された場合であっても、プリント基板の全
体の電源断補償回路に係る消費電流を極力低減すること
が可能となる。

【００６３】（２）第２の実施例の説明 図４は、本発明の第２の実施例に係る出力制御回路の構
成図を示している。図４において、第１の実施例と異な
るは第２の実施例では第５のトランジスタＭN5のドレイ
ンＤ５が信号出力回路１２の動作点Ｐに接続された第２
の電源断補償回路13Ｂが設けられるものである。

【００６４】すなわち、第２の電源断補償回路13Ｂは電
源断補償回路１３の他の実施例であり、第１の電源断補
償回路13Ａと同様に電源線ＶCCの電位に基づいて信号出
力回路１２の出力状態を制御するものである。なお、第
５のトランジスタＭN5のドレインＤ５は信号線Ｌに変わ
り信号出力回路１２の動作点Ｐに接続される。

【００６５】また、動作点Ｐは信号出力回路１２のｎ型
の電界効果トランジスタＴN12 のソースＳｎと抵抗素子
Ｒ12との接続点であり、また、抵抗素子Ｒ12はバイポー
ラトランジスタＱ13の動作電圧を設定するものである。

【００６６】なお、その他の回路のトランジスタやバイ
アス素子の接続方法は第１の実施例と同様であるため説
明を省略する。このようにして、本発明の第２の実施例
に係る出力制御回路によれば、図４に示すように、第１
の出力制御回路において、第２の電源断補償回路13Ｂの
第５のトランジスタＭN5のドレインＤ５が信号線Ｌ以外
の信号出力回路１２の動作電圧を設定する抵抗素子Ｒ12
の一端に接続されている。

【００６７】このため、第１の出力制御回路と同様に、
電源線ＶCCの電位の立ち上がり時に、第２の電源断補償
回路13Ｂにより状態制御信号Ｓの入力の有無に係わら
ず、電源線ＶCCの電位に基づいて状態制御信号Ｓ＝
「Ｈ」レベルが信号出力回路１２から出力回路１４に出
力される。この際に、電源線ＶCCの電位に基づいて信号
出力回路１２の出力状態が第２の電源断補償回路13Ｂに
より制御される。

【００６８】すなわち、電源線ＶCCの電位が立ち上がる
時には、高抵抗Ｒを介して第５のトランジスタＭN5に該
電源線ＶCCの電位が供給され、それがＯＮ（オン）動作
をし、信号出力回路１２の動作点Ｐを「Ｌ」（接地線Ｇ
NDの電位）レベルにする。これにより、例えば、信号出
力回路１２の出力が「Ｈ」レベルとなって、表１に示す
ように出力回路１４の出力をハイ・インピーダンス状態
に維持することが可能となる。

【００６９】一方、電源線ＶCCの電位が立ち上ると共
に、第２の電源断補償回路13Ｂの第１のトランジスタＭ
N1がＯＮ動作をし、該電源断補償回路13Ｂで決定をして
いる基準電圧以上になるまでの間に、その第２のトラン
ジスタＭN2から第３のトランジスタＭN3が順次ＯＮ動作
をする。これにより、３個のトランジスタのゲート遅延
時間後に、第４のトランジスタＭN4がＯＮ動作をする。

【００７０】従って、該遅延時間後には、第５のトラン
ジスタＭN5がＯFF動作をすることから信号出力回路１２
の動作点Ｐの電気的な状態は、信号入力回路１１の状態
制御信号Ｓの入力状態に依存されたものとなり、第１の
実施例と同様に、表１に示すように出力回路１４の３状
態制御をすることが可能となる。

【００７１】このため、電源線ＶCCと接地線ＧNDとの電
流通路は、第４のトランジスタＭN4がＯＮ動作をした際
に、高抵抗素子Ｒを介して形成される回路のみと成り、
第１の実施例と同様に、従来例のように電源線ＶCCから
接地線ＧNDに流れていた電流が極力抑制される。

【００７２】これにより、第１の実施例と同様に、出力
回路１４の３状態制御機能を維持しつつ、電源断補償回
路に係る第１の電源線ＶCC及び第２の電源線ＧND間の電
流経路を従来例に比べて少なくすること、及びその消費
電流を極力抑制することが可能となる。

【００７３】また、第１の実施例に比べて第２の実施例
では、信号入力回路１１のｐ型の電界効果トランジスタ
ＴＰ11及び信号線Ｌを介して回り込む電流が無くなり、
第２の電源断補償回路13Ｂでの消費電流が更に低減さ
れ、当該出力制御回路を集積化した半導体集積回路装置
の電力消費の一層の低減化を図ることが可能となる。

【００７４】なお、本発明の第１，第２の実施例では電
源断補償回路の電界効果トランジスタがｎ＝５の場合に
ついて説明をしたが、電源線ＶCCの電位レベルやその遅
延時間に応じて該トランジスタのｎを適宜可変しても、
同様な効果が得られる。

【００７５】

【発明の効果】以上説明したように、本発明の各出力制
御回路によれば信号入力回路，信号出力回路及び電源断
補償回路が具備され、該電源断補償回路がｎ個の電界効
果トランジスタから成り、該回路の前段電界効果トラン
ジスタのソースと次段電界効果トランジスタのゲートと
が接続されている。

【００７６】このため、状態制御信号の入力の有無に係
わらず、電源断補償回路のバイアス素子を介して第ｎの
電界効果トランジスタがＯＮ動作をし、信号線や信号出
力回路の動作点を接地線の電位レベルにする。このこと
で、出力回路の出力をハイ・インピーダンス状態に維持
することが可能となる。

【００７７】また、電源線ＶCCの電位が立ち上がりと共
に、電源断補償回路の第１の電界効果トランジスタから
第ｎ−２の電界効果トランジスタが順次ＯＮ動作をす
る。このことで、ｎ−２個の電界効果トランジスタのゲ
ート遅延時間後に、第ｎの電界効果トランジスタがＯFF
動作をすることから従来例と同様に、出力回路の３状態
制御をすることが可能となる。このことから、従来例の
ような電源線から接地線に流れていた電流が極力抑制さ
れる。

【００７８】これにより、従来例に比べて電源断補償回
路の消費電流が極力低減され、当該出力制御回路を集積
化した半導体集積回路装置の電力消費の低減化に寄与す
るところが大きい。

【図面の簡単な説明】

【図１】本発明に係る出力制御回路の原理図である。

【図２】本発明の第１の実施例に係る出力制御回路の構
成図である。

【図３】本発明の第１の実施例に係る出力回路の構成図
である。

【図４】本発明の第２の実施例に係る出力制御回路の構
成図である。

【図５】従来例に係る出力制御回路の説明図である。

【図６】従来例に係る問題点を説明する回路構成図であ
る。

【符号の説明】

１１…信号入力回路、 １２…信号出力回路、 １３…電源断補償回路、 Ｔ１〜Ｔｎ…第１〜第ｎの電界効果トランジスタ（ｎ＝
１，２，３…ｎ）、 Ｒ…バイアス素子、 ｏut…出力部、 ＩＮ…入力部、 Ｌ…信号線、 Ｐ…動作点、 ＶCC…第１の電源線（電源線）、 ＧND…第２の電源線（接地線）。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−135222（ＪＰ，Ａ) 特開 平４−233320（ＪＰ，Ａ) 特開 平４−98687（ＪＰ，Ａ) 特開 平４−249917（ＪＰ，Ａ) 特開 平４−35221（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 17/00 - 17/693 H03K 19/00 - 19/096

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 少なくとも、３出力状態を有する出力回
   路（１４）の出力制御をする出力制御回路であって、前
   記出力回路（１４）の状態制御信号（Ｓ）を入力する信
   号入力回路（１１）と、前記状態制御信号（Ｓ）と電源
   線（ＶCC）の電位に基づいて状態制御信号（Ｓ）を出力
   する信号出力回路（１２）と、前記電源線（ＶCC）の電
   位に基づいて信号出力回路（１２）の出力状態を制御す
   る電源断補償回路（１３）とを具備し、前記電源断補償
   回路（１３）がｎ個の電界効果トランジスタから成り、
   かつ、前記電源断補償回路（１３）の前段電界効果トラ
   ンジスタのソース（Ｓ）と次段電界効果トランジスタの
   ゲート（Ｇ）とが接続されることを特徴とする出力制御
   回路。
2. 【請求項２】 請求項１記載の出力制御回路において、
   前記電源断補償回路（１２）がｎ個の電界効果トランジ
   スタ（Ｔ１〜Ｔｎ，ｎ＝１，２，３…ｎ）から成り、第
   １〜第ｎ−２の電界効果トランジスタ（Ｔ１〜Ｔｎ−
   ２）の各ドレイン（Ｄ１〜Ｄｎ−２）と第１の電界効果
   トランジスタ（Ｔ１）のゲート（Ｇ１）とが第１の電源
   線（ＶCC）に接続され、 前記第１の電界効果トランジスタ（Ｔ１）のソース（Ｓ
   １）が第２の電界効果トランジスタ（Ｔ２）のゲート
   （Ｇ２）に接続され、前記第２の電界効果トランジスタ
   （Ｔ２）のソース（Ｓ２）が第３の電界効果トランジス
   タ（Ｔ３）のゲート（Ｇ３）に接続され、順次、第ｎ−
   ２の電界効果トランジスタ（Ｔｎ−２）のソース（Ｓｎ
   −２）が第ｎ−１の電界効果トランジスタ（Ｔｎ−１）
   のゲート（Ｇｎ−１）に接続され、 前記第ｎ−１の電界効果トランジスタ（Ｔｎ−１）のド
   レイン（Ｄｎ−１）がバイアス素子（Ｒ）を介して第１
   の電源線（ＶCC）に接続され、かつ、該第ｎ−１）の電
   界効果トランジスタ（Ｔｎ−１）のソース（Ｓｎ−１）
   が第２の電源線（ＧND）に接続され、 前記第ｎの電界効果トランジスタ（Ｔｎ）のゲート（Ｇ
   ｎ）が前記バイアス素子（Ｒ）と第ｎ−１の電界効果ト
   ランジスタ（Ｔｎ−１）のドレイン（Ｄｎ−１）の接続
   点に接続され、 前記第ｎの電界効果トランジスタ（Ｔｎ）のソース（Ｓ
   ｎ）が第２の電源線（ＧND）に接続され、かつ、該第ｎ
   の電界効果トランジスタ（Ｔｎ）のドレイン（Ｄｎ）が
   前記信号入力回路（１１）と信号出力回路（１２）とを
   接続する信号線（Ｌ）に接続されることを特徴とする出
   力制御回路。
3. 【請求項３】 請求項１記載の出力制御回路において、
   前記電源断補償回路（１３）の第ｎの電界効果トランジ
   スタ（Ｔｎ）のドレイン（Ｄｎ）が前記信号線（Ｌ）以
   外の信号出力回路（１２）の動作点（Ｐ）に接続される
   ことを特徴とする出力制御回路。
4. 【請求項４】 請求項１記載の出力制御回路において、
   前記電源断補償回路（１３）が電源線（ＶCC）の電位の
   立ち上がり及び電源「断」時の電源線（ＶCC）の電位の
   低下した時に、前記出力回路（１４）の出力をハイ・イ
   ンピーダンス状態にすることを特徴とする出力制御回
   路。