JP3031101B2 - 回路遮断器 - Google Patents
回路遮断器Info
- Publication number
- JP3031101B2 JP3031101B2 JP5026612A JP2661293A JP3031101B2 JP 3031101 B2 JP3031101 B2 JP 3031101B2 JP 5026612 A JP5026612 A JP 5026612A JP 2661293 A JP2661293 A JP 2661293A JP 3031101 B2 JP3031101 B2 JP 3031101B2
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- circuit
- power supply
- control power
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タを内蔵し、その制御によって電路を保護する回路遮断
器に関するものである。
タを内蔵し、その制御によって電路を保護する回路遮断
器に関するものである。
【０００２】
【従来の技術】図７は、例えば特開昭60-223418号公報
に示されたような従来の回路遮断器の内部回路を示すブ
ロック回路図である。図において、遮断器接点１を通っ
て電路10に流れる電流は電流センサ２によって検出さ
れ、電流センサ２の出力電流は負担抵抗４によって電圧
に変換される。この電圧値はA/D変換回路５によって相
当のディジタル値に変換され、マイクロコンピュータ６
に入力される。マイクロコンピュータ６は、入力された
ディジタル値すなわち電流センサ２の出力電流の大きさ
に応じて、過電流である場合は限時動作を行ってスイッ
チング手段８を駆動する信号Ｓを出力する。スイッチン
グ手段８が信号Ｓを受けて導通すると引外し装置９が励
磁され、遮断器接点１を開離させる。変流器３は電路10
を流れる電流によって制御電源回路７に電流を供給す
る。制御電源回路７は内部に整流回路7a並びに一対の定
電圧回路7b及び7cを備えていて、定電圧回路7bは正の定
電圧を、定電圧回路7cは負の定電圧をそれぞれ供給す
る。
に示されたような従来の回路遮断器の内部回路を示すブ
ロック回路図である。図において、遮断器接点１を通っ
て電路10に流れる電流は電流センサ２によって検出さ
れ、電流センサ２の出力電流は負担抵抗４によって電圧
に変換される。この電圧値はA/D変換回路５によって相
当のディジタル値に変換され、マイクロコンピュータ６
に入力される。マイクロコンピュータ６は、入力された
ディジタル値すなわち電流センサ２の出力電流の大きさ
に応じて、過電流である場合は限時動作を行ってスイッ
チング手段８を駆動する信号Ｓを出力する。スイッチン
グ手段８が信号Ｓを受けて導通すると引外し装置９が励
磁され、遮断器接点１を開離させる。変流器３は電路10
を流れる電流によって制御電源回路７に電流を供給す
る。制御電源回路７は内部に整流回路7a並びに一対の定
電圧回路7b及び7cを備えていて、定電圧回路7bは正の定
電圧を、定電圧回路7cは負の定電圧をそれぞれ供給す
る。
【０００３】
【発明が解決しようとする課題】上記のような従来の回
路遮断器では、制御電源回路７が電路10に流れる電流に
基づいて電源供給を行うため、正常な電源出力を得るた
めには例えば回路遮断器の定格電流の10％以上の電流が
電路10に流れることが必要である。ところが、当該回路
遮断器を投入した時もしくは当該回路遮断器が既に閉路
している状態で上位の回路遮断器が投入された時（以
下、単に電源投入時という）や電路10に流れる電流が上
記の値より小さい場合は制御電源回路７の出力電圧（電
源電圧）が不安定になる。マイクロコンピュータ６は所
定の電源電圧を供与されればその出力も安定するが、例
えば4.5V未満の低い電源電圧では出力は不安定となる。
従って、電源投入時等にマイクロコンピュータ６が誤っ
た出力を出して遮断器接点１を開離させることがあると
いう問題点があった。
路遮断器では、制御電源回路７が電路10に流れる電流に
基づいて電源供給を行うため、正常な電源出力を得るた
めには例えば回路遮断器の定格電流の10％以上の電流が
電路10に流れることが必要である。ところが、当該回路
遮断器を投入した時もしくは当該回路遮断器が既に閉路
している状態で上位の回路遮断器が投入された時（以
下、単に電源投入時という）や電路10に流れる電流が上
記の値より小さい場合は制御電源回路７の出力電圧（電
源電圧）が不安定になる。マイクロコンピュータ６は所
定の電源電圧を供与されればその出力も安定するが、例
えば4.5V未満の低い電源電圧では出力は不安定となる。
従って、電源投入時等にマイクロコンピュータ６が誤っ
た出力を出して遮断器接点１を開離させることがあると
いう問題点があった。
【０００４】この発明は上記のような問題点を解決する
ためになされたもので、誤った開離動作をすることのな
い回路遮断器を提供することを目的とする。
ためになされたもので、誤った開離動作をすることのな
い回路遮断器を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１の発明に係る回
路遮断器は、保護すべき電路に設けられた遮断器接点
と、上記電路に流れる電流に基づいて制御電源電圧を発
生する制御電源回路と、上記電路に流れる電流を検出す
る電流検出手段と、上記制御電源電圧が印加され、上記
電流検出手段の出力に応じて引外し信号を発生するマイ
クロコンピュータと、上記制御電源電圧が所定値以上に
なったとき出力信号を変化させ、その出力信号の変化に
よってマイクロコンピュータをリセットしスタートさせ
るリセット手段と、スタートしたマイクロコンピュータ
が出力した上記引外し信号と上記リセット手段の出力信
号との論理積によって出力信号を発生するAND手段と、
上記AND手段の出力信号に応じて上記遮断器接点を開離
させる引外し手段と、を備えたものである。請求項２の
発明に係る回路遮断器は、保護すべき電路に設けられた
遮断器接点と、上記電路に流れる電流に基づいて制御電
源電圧を発生する制御電源回路と、上記電路に流れる電
流を検出する電流検出手段と、上記制御電源電圧が印加
され、上記電流検出手段の出力に応じて引外し信号を発
生するマイクロコンピュータと、上記制御電源電圧が所
定値以上になったとき出力信号を変化させ、その出力信
号の変化によってマイクロコンピュータをリセットしス
タートさせるリセット手段と、上記リセット手段の出力
信号を所定時間遅延させる遅延手段と、スタートしたマ
イクロコンピュータが出力した上記引外し信号と上記遅
延手段の出力信号との論理積によって出力信号を発生す
るAND手段と、上記AND手段の出力信号に応じて上記遮断
器接点を開離させる引外し手段と、を備えたものであ
る。請求項３の発明に係る回路遮断器は、保護すべき電
路に設けられた遮断器接点と、上記電路に流れる電流に
基づいて制御電源電圧を発生する制御電源回路と、上記
電路に流れる電流を検出する電流検出手段と、上記制御
電源電圧が印加され、上記電流検出手段の出力に応じて
引外し信号を発生するマイクロコンピュータと、上記制
御電源電圧が所定値以上になったとき出力信号を変化さ
せ、その出力信号の変化によってマイクロコンピュータ
をリセットしスタートさせるリセット手段と、スタート
したマイクロコンピュータが出力した上記引外し信号と
上記リセット手段の出力信号との論理積によって出力信
号を発生するAND手段と、上記AND手段の出力信号により
限時動作して出力信号を生じる限時動作手段と、上記限
時動作手段の出力信号に応じて上記遮断器接点を開離さ
せる引外し手段と、を備えたものである。請求項４の発
明に係る回路遮断器は、保護すべき電路に設けられた遮
断器接点と、上記電路に流れる電流に基づいて制御電源
電圧を発生する制御電源回路と、上記電路に流れる電流
を検出する電流検出手段と、上記制御電源電圧が印加さ
れ、上記電流検出手段の出力に応じて引外し信号を発生
するマイクロコンピュータと、上記制御電源電圧が所定
値以上になったとき出力信号を変化させ、その出力信号
の変化によってマイクロコンピュータをリセットしスタ
ートさせるリセット手段と、上記リセット手段の出力信
号及びスタートしたマイクロコンピュータが出力し た上
記引外し信号がそれぞれ所定の電圧レベルであって、か
つ、相互の電位差が所定値以上であるとき所定の出力信
号を発生するAND手段と、上記AND手段の出力信号に応じ
て上記遮断器接点を開離させる引外し手段とを備えたも
のである。請求項５の発明に係る回路遮断器は、保護す
べき電路に設けられた遮断器接点と、上記電路に流れる
電流に基づいて制御電源電圧を発生する制御電源回路
と、上記電路に流れる電流を検出する電流検出手段と、
上記制御電源電圧が印加され、上記電流検出手段の出力
に応じてパルス列からなる引外し信号を発生するマイク
ロコンピュータと、上記制御電源電圧が所定値以上にな
ったとき出力信号を変化させ、その出力信号の変化によ
ってマイクロコンピュータをリセットしスタートさせる
リセット手段と、スタートしたマイクロコンピュータが
出力した上記引外し信号と上記リセット手段の出力信号
との論理積によってパルス列からなる出力信号を発生す
るAND手段と、上記AND手段の出力信号に応じて上記遮断
器接点を開離させる引外し手段とを備えたものである。
路遮断器は、保護すべき電路に設けられた遮断器接点
と、上記電路に流れる電流に基づいて制御電源電圧を発
生する制御電源回路と、上記電路に流れる電流を検出す
る電流検出手段と、上記制御電源電圧が印加され、上記
電流検出手段の出力に応じて引外し信号を発生するマイ
クロコンピュータと、上記制御電源電圧が所定値以上に
なったとき出力信号を変化させ、その出力信号の変化に
よってマイクロコンピュータをリセットしスタートさせ
るリセット手段と、スタートしたマイクロコンピュータ
が出力した上記引外し信号と上記リセット手段の出力信
号との論理積によって出力信号を発生するAND手段と、
上記AND手段の出力信号に応じて上記遮断器接点を開離
させる引外し手段と、を備えたものである。請求項２の
発明に係る回路遮断器は、保護すべき電路に設けられた
遮断器接点と、上記電路に流れる電流に基づいて制御電
源電圧を発生する制御電源回路と、上記電路に流れる電
流を検出する電流検出手段と、上記制御電源電圧が印加
され、上記電流検出手段の出力に応じて引外し信号を発
生するマイクロコンピュータと、上記制御電源電圧が所
定値以上になったとき出力信号を変化させ、その出力信
号の変化によってマイクロコンピュータをリセットしス
タートさせるリセット手段と、上記リセット手段の出力
信号を所定時間遅延させる遅延手段と、スタートしたマ
イクロコンピュータが出力した上記引外し信号と上記遅
延手段の出力信号との論理積によって出力信号を発生す
るAND手段と、上記AND手段の出力信号に応じて上記遮断
器接点を開離させる引外し手段と、を備えたものであ
る。請求項３の発明に係る回路遮断器は、保護すべき電
路に設けられた遮断器接点と、上記電路に流れる電流に
基づいて制御電源電圧を発生する制御電源回路と、上記
電路に流れる電流を検出する電流検出手段と、上記制御
電源電圧が印加され、上記電流検出手段の出力に応じて
引外し信号を発生するマイクロコンピュータと、上記制
御電源電圧が所定値以上になったとき出力信号を変化さ
せ、その出力信号の変化によってマイクロコンピュータ
をリセットしスタートさせるリセット手段と、スタート
したマイクロコンピュータが出力した上記引外し信号と
上記リセット手段の出力信号との論理積によって出力信
号を発生するAND手段と、上記AND手段の出力信号により
限時動作して出力信号を生じる限時動作手段と、上記限
時動作手段の出力信号に応じて上記遮断器接点を開離さ
せる引外し手段と、を備えたものである。請求項４の発
明に係る回路遮断器は、保護すべき電路に設けられた遮
断器接点と、上記電路に流れる電流に基づいて制御電源
電圧を発生する制御電源回路と、上記電路に流れる電流
を検出する電流検出手段と、上記制御電源電圧が印加さ
れ、上記電流検出手段の出力に応じて引外し信号を発生
するマイクロコンピュータと、上記制御電源電圧が所定
値以上になったとき出力信号を変化させ、その出力信号
の変化によってマイクロコンピュータをリセットしスタ
ートさせるリセット手段と、上記リセット手段の出力信
号及びスタートしたマイクロコンピュータが出力し た上
記引外し信号がそれぞれ所定の電圧レベルであって、か
つ、相互の電位差が所定値以上であるとき所定の出力信
号を発生するAND手段と、上記AND手段の出力信号に応じ
て上記遮断器接点を開離させる引外し手段とを備えたも
のである。請求項５の発明に係る回路遮断器は、保護す
べき電路に設けられた遮断器接点と、上記電路に流れる
電流に基づいて制御電源電圧を発生する制御電源回路
と、上記電路に流れる電流を検出する電流検出手段と、
上記制御電源電圧が印加され、上記電流検出手段の出力
に応じてパルス列からなる引外し信号を発生するマイク
ロコンピュータと、上記制御電源電圧が所定値以上にな
ったとき出力信号を変化させ、その出力信号の変化によ
ってマイクロコンピュータをリセットしスタートさせる
リセット手段と、スタートしたマイクロコンピュータが
出力した上記引外し信号と上記リセット手段の出力信号
との論理積によってパルス列からなる出力信号を発生す
るAND手段と、上記AND手段の出力信号に応じて上記遮断
器接点を開離させる引外し手段とを備えたものである。
【０００６】
【作用】請求項１におけるリセット手段は制御電源電圧
が所定値以上になったとき出力信号を変化させ、その出
力信号の変化によってマイクロコンピュータをリセット
スタートさせる。請求項１におけるAND手段は上記の出
力信号とマイクロコンピュータから出力される引外し信
号との論理積をとることによって、当該引外し信号を無
効又は有効にする。請求項２の遅延手段はリセット手段
の出力信号を所定時間遅延させた後AND手段に入力させ
る。請求項３の限時動作手段はAND手段の出力信号によ
り限時動作して出力信号を引外し手段へ伝達する。請求
項４のAND手段はリセット手段の出力信号及び引外し信
号がそれぞれ所定の電圧レベルであって、かつ、相互の
電位差が所定値以上であるとき所定の出力信号を発生す
る。逆にいえば、電位差が所定値に満たない間は出力信
号を発生しない。請求項５のマイクロコンピュータはパ
ルス列からなる引外し信号を発生させる。
が所定値以上になったとき出力信号を変化させ、その出
力信号の変化によってマイクロコンピュータをリセット
スタートさせる。請求項１におけるAND手段は上記の出
力信号とマイクロコンピュータから出力される引外し信
号との論理積をとることによって、当該引外し信号を無
効又は有効にする。請求項２の遅延手段はリセット手段
の出力信号を所定時間遅延させた後AND手段に入力させ
る。請求項３の限時動作手段はAND手段の出力信号によ
り限時動作して出力信号を引外し手段へ伝達する。請求
項４のAND手段はリセット手段の出力信号及び引外し信
号がそれぞれ所定の電圧レベルであって、かつ、相互の
電位差が所定値以上であるとき所定の出力信号を発生す
る。逆にいえば、電位差が所定値に満たない間は出力信
号を発生しない。請求項５のマイクロコンピュータはパ
ルス列からなる引外し信号を発生させる。
【０００７】
【実施例】図１は請求項１に係る発明の一実施例を示す
ブロック回路図である。図において、遮断器接点１を通
って電路10に流れる電流は電流センサ２によって検出さ
れ、電流センサ２の出力電流は負担抵抗４によって電圧
に変換される。この電圧値はA/D変換回路５によって相
当のディジタル値に変換され、マイクロコンピュータ６
に入力される。マイクロコンピュータ６は、入力された
ディジタル値すなわち電流センサ２の出力電流の大きさ
に応じて動作を行い、過電流である場合は限時動作を行
った後、出力信号S1（Ｌレベル）をAND回路11へ出力す
る。なお、マイクロコンピュータ６の出力はＬレベルで
有効、すなわち引外し信号となり、通常はＨレベル信号
を出力している。変流器３は電路10を流れる電流によっ
て制御電源回路７に電流を供給する。制御電源回路７は
内部に整流回路7a並びに一対の定電圧回路7b及び7cを備
えていて、定電圧回路7bは正の定電圧を、定電圧回路7c
は負の定電圧をそれぞれ供給する。リセット回路12は制
御電源回路７の電圧を監視し、その電圧が所定値（例え
ば4.5V）以上になれば出力信号S2をＬレベルからＨレベ
ルへ転じる。AND回路11はマイクロコンピュータ６の出
力信号とリセット回路12の出力信号とのAND論理をとっ
て出力する。すなわち、AND回路11の出力信号S3はマイ
クロコンピュータ６の出力信号S1がＬレベル（トリップ
指令）であり、かつ、リセット回路12の出力信号S2がＨ
レベル（電源電圧正常）であるとき、Ｈレベルの出力信
号S3をスイッチング手段８に供給する。スイッチング手
段８がＨレベルの信号S3を受けて導通すると引外し装置
９が励磁され、遮断器接点１を開離させる。
ブロック回路図である。図において、遮断器接点１を通
って電路10に流れる電流は電流センサ２によって検出さ
れ、電流センサ２の出力電流は負担抵抗４によって電圧
に変換される。この電圧値はA/D変換回路５によって相
当のディジタル値に変換され、マイクロコンピュータ６
に入力される。マイクロコンピュータ６は、入力された
ディジタル値すなわち電流センサ２の出力電流の大きさ
に応じて動作を行い、過電流である場合は限時動作を行
った後、出力信号S1（Ｌレベル）をAND回路11へ出力す
る。なお、マイクロコンピュータ６の出力はＬレベルで
有効、すなわち引外し信号となり、通常はＨレベル信号
を出力している。変流器３は電路10を流れる電流によっ
て制御電源回路７に電流を供給する。制御電源回路７は
内部に整流回路7a並びに一対の定電圧回路7b及び7cを備
えていて、定電圧回路7bは正の定電圧を、定電圧回路7c
は負の定電圧をそれぞれ供給する。リセット回路12は制
御電源回路７の電圧を監視し、その電圧が所定値（例え
ば4.5V）以上になれば出力信号S2をＬレベルからＨレベ
ルへ転じる。AND回路11はマイクロコンピュータ６の出
力信号とリセット回路12の出力信号とのAND論理をとっ
て出力する。すなわち、AND回路11の出力信号S3はマイ
クロコンピュータ６の出力信号S1がＬレベル（トリップ
指令）であり、かつ、リセット回路12の出力信号S2がＨ
レベル（電源電圧正常）であるとき、Ｈレベルの出力信
号S3をスイッチング手段８に供給する。スイッチング手
段８がＨレベルの信号S3を受けて導通すると引外し装置
９が励磁され、遮断器接点１を開離させる。
【０００８】電源投入時の過渡的状態においては前述の
ように電源電圧が低く、マイクロコンピュータ６の出力
は不安定である。従って、この時マイクロコンピュータ
６からＬレベルの出力信号S1（すなわち誤った引外し信
号）が出力されることがある。しかし、電源電圧が所定
値に満たない場合はリセット回路12の出力信号S2がＬレ
ベルであるため引外し信号は無効となり、AND回路11の
出力信号S3はＬレベルである。従って、スイッチング手
段８は導通せず、引外し動作は行われない。その後電源
電圧が上昇し、所定値に達した時点で始めてリセット回
路12の出力信号S2はＨレベルとなり、マイクロコンピュ
ータ６からの出力信号S1が有効となる。この時、同時に
リセット回路12の出力信号S2がマイクロコンピュータ６
に送られ、マイクロコンピュータ６をリセットする。マ
イクロコンピュータ６はこの瞬間からスタートし、A/D
変換回路５からの入力に応じた動作を行う。これを以下
リセットスタートという。次に、電源投入後の定常的状
態において、電路10を流れる電流が回路遮断器の定格電
流の10％に満たない小電流になった場合、電源電圧が所
定値を割ってマイクロコンピュータ６の出力は不安定と
なる。この時、リセット回路12は電源電圧が所定値に満
たないことを検知してその出力信号S2をＨレベルからＬ
レベルに転じる。従って、マイクロコンピュータ６の出
力信号S1が誤出力によってＬレベル（引外し指令）であ
ってもそれは無効となる。その後電路10を流れる電流が
増加して定格電流の10％以上になると、リセット回路12
は電源電圧の回復を検知して出力信号S2をＬレベルから
Ｈレベルに転じる。これによって、マイクロコンピュー
タ６がリセットスタートすると同時にマイクロコンピュ
ータ６の出力信S1を有効にする。このようにして、マイ
クロコンピュータ６は、常に電源電圧が正常になった瞬
間からリセットスタートし、電源電圧が正常である間の
みその出力信号S1が有効となる。
ように電源電圧が低く、マイクロコンピュータ６の出力
は不安定である。従って、この時マイクロコンピュータ
６からＬレベルの出力信号S1（すなわち誤った引外し信
号）が出力されることがある。しかし、電源電圧が所定
値に満たない場合はリセット回路12の出力信号S2がＬレ
ベルであるため引外し信号は無効となり、AND回路11の
出力信号S3はＬレベルである。従って、スイッチング手
段８は導通せず、引外し動作は行われない。その後電源
電圧が上昇し、所定値に達した時点で始めてリセット回
路12の出力信号S2はＨレベルとなり、マイクロコンピュ
ータ６からの出力信号S1が有効となる。この時、同時に
リセット回路12の出力信号S2がマイクロコンピュータ６
に送られ、マイクロコンピュータ６をリセットする。マ
イクロコンピュータ６はこの瞬間からスタートし、A/D
変換回路５からの入力に応じた動作を行う。これを以下
リセットスタートという。次に、電源投入後の定常的状
態において、電路10を流れる電流が回路遮断器の定格電
流の10％に満たない小電流になった場合、電源電圧が所
定値を割ってマイクロコンピュータ６の出力は不安定と
なる。この時、リセット回路12は電源電圧が所定値に満
たないことを検知してその出力信号S2をＨレベルからＬ
レベルに転じる。従って、マイクロコンピュータ６の出
力信号S1が誤出力によってＬレベル（引外し指令）であ
ってもそれは無効となる。その後電路10を流れる電流が
増加して定格電流の10％以上になると、リセット回路12
は電源電圧の回復を検知して出力信号S2をＬレベルから
Ｈレベルに転じる。これによって、マイクロコンピュー
タ６がリセットスタートすると同時にマイクロコンピュ
ータ６の出力信S1を有効にする。このようにして、マイ
クロコンピュータ６は、常に電源電圧が正常になった瞬
間からリセットスタートし、電源電圧が正常である間の
みその出力信号S1が有効となる。
【０００９】図２は、請求項２に係る発明の一実施例を
示すブロック回路図、図３は請求項３に係る発明の一実
施例を示すブロック回路図である。図２と図３の各回路
の図１に示す実施例との差異は、図２の回路のものでは
遅延回路13が、図３のものでは限時動作回路14が設けら
れていることであり、図２の回路ではAND回路11の前段
に遅延回路13を、図３の回路ではAND回路11の後段に限
時動作回路14をそれぞれ設けてある。遅延回路13と限時
動作回路14とは互いに同様な回路であり、例えば積分回
路を利用したものである。他の構成は図１と同一であ
り、同一符号を付して重複した説明を省略する。図２に
おいて、遅延回路13はリセット回路12の出力信号S2のＬ
レベルからＨレベルへの変化のみを所定時間遅延させて
AND回路11に伝達する。従って、マイクロコンピュータ
６のリセットが常に先に行なわれ、マイクロコンピュー
タ６の出力が正常な動作下における出力になってからそ
れを遅延回路13の出力によって有効とする構成である。
一般に、マイクロコンピュータ６の出力はリセット回路
12の出力信号S2が立上がる電圧（4.5V）において既に安
定しているので図１に示す構成であってもマイクロコン
ピュータ６をリセットする瞬間にはマイクロコンピュー
タ６の出力は一歩先に安定した出力を行なっている。従
って、リセットの際に瞬間的にAND回路11の出力が誤っ
てＨレベルになるという恐れはまず無い。しかしなが
ら、マイクロコンピュータ６の特性のばらつきが全く無
いことは保証し得ないため、図２に示す実施例では遅延
回路13を備えることによって若干の精度的余裕をもたせ
た回路構成としたのである。なお、リセット回路12の出
力信号が逆にＨレベルからＬレベルに変化したときは遅
延回路13は遅延動作を行わず、直ちにＬレベル信号をAN
D回路11へ伝達し、マイクロコンピュータ６の出力を無
効にする。すなわち、遅延回路13は信号の変化に応じて
選択的遅延動作を行なうように構成されている。図３に
おいては、限時動作回路14は、AND回路11からの出力信
号が所定の時間以上継続して入力されないとその出力を
生じない。従って、マイクロコンピュータ６のリセット
の瞬間、マイクロコンピュータ６の精度誤差によって誤
ってAND回路11の出力が一時的にＨレベル信号になって
も、限時動作回路14は直ちにＨレベル信号を出力せず、
所定時間待機する。その間にマイクロコンピュータ６の
出力が正常状態に復帰して限時動作回路14への入力はＬ
レベルになるのでスイッチング手段８を導通させること
はない。
示すブロック回路図、図３は請求項３に係る発明の一実
施例を示すブロック回路図である。図２と図３の各回路
の図１に示す実施例との差異は、図２の回路のものでは
遅延回路13が、図３のものでは限時動作回路14が設けら
れていることであり、図２の回路ではAND回路11の前段
に遅延回路13を、図３の回路ではAND回路11の後段に限
時動作回路14をそれぞれ設けてある。遅延回路13と限時
動作回路14とは互いに同様な回路であり、例えば積分回
路を利用したものである。他の構成は図１と同一であ
り、同一符号を付して重複した説明を省略する。図２に
おいて、遅延回路13はリセット回路12の出力信号S2のＬ
レベルからＨレベルへの変化のみを所定時間遅延させて
AND回路11に伝達する。従って、マイクロコンピュータ
６のリセットが常に先に行なわれ、マイクロコンピュー
タ６の出力が正常な動作下における出力になってからそ
れを遅延回路13の出力によって有効とする構成である。
一般に、マイクロコンピュータ６の出力はリセット回路
12の出力信号S2が立上がる電圧（4.5V）において既に安
定しているので図１に示す構成であってもマイクロコン
ピュータ６をリセットする瞬間にはマイクロコンピュー
タ６の出力は一歩先に安定した出力を行なっている。従
って、リセットの際に瞬間的にAND回路11の出力が誤っ
てＨレベルになるという恐れはまず無い。しかしなが
ら、マイクロコンピュータ６の特性のばらつきが全く無
いことは保証し得ないため、図２に示す実施例では遅延
回路13を備えることによって若干の精度的余裕をもたせ
た回路構成としたのである。なお、リセット回路12の出
力信号が逆にＨレベルからＬレベルに変化したときは遅
延回路13は遅延動作を行わず、直ちにＬレベル信号をAN
D回路11へ伝達し、マイクロコンピュータ６の出力を無
効にする。すなわち、遅延回路13は信号の変化に応じて
選択的遅延動作を行なうように構成されている。図３に
おいては、限時動作回路14は、AND回路11からの出力信
号が所定の時間以上継続して入力されないとその出力を
生じない。従って、マイクロコンピュータ６のリセット
の瞬間、マイクロコンピュータ６の精度誤差によって誤
ってAND回路11の出力が一時的にＨレベル信号になって
も、限時動作回路14は直ちにＨレベル信号を出力せず、
所定時間待機する。その間にマイクロコンピュータ６の
出力が正常状態に復帰して限時動作回路14への入力はＬ
レベルになるのでスイッチング手段８を導通させること
はない。
【００１０】図４は請求項４に係る発明の一実施例を示
すブロック回路図である。AND回路部21を除く他の構成
は図１に示す実施例と同一であるため、同一符号を付し
て説明を省略する。AND回路部21はトランジスタ21aと、
トランジスタ21aのコレクタに接続された抵抗21dと、ト
ランジスタ21aのベースに接続された定電圧ダイオート2
1b及び抵抗21cとを有している。次に、このAND回路部21
の動作を説明する。トランジスタ21aのエミッタに印加
されるリセット回路12の出力信号S2の電圧とマイクロコ
ンピュータ６の出力信号S1の電圧との電位差が所定値以
上になると、抵抗21cによって決定されるベース電流が
トランジスタ21aに流れ、当該トランジスタ21aはオン状
態となってスイッチング手段８を導通させ得る。上記の
所定値とは、トランジスタ21aにベース電流が流れない
ときの電圧であるので、定電圧ダイオード21bの定格電
圧とトランジスタ21aのベース−エミッタ間電圧（例え
ば0.6V程度）との和によって与えられる値である。従っ
て、例えば2Vの定電圧ダイオード21bを使用すれば、リ
セット回路12の出力信号S2の電圧とマイクロコンピュー
タ６の出力信号S1の電圧との電位差が2.6Vに達しない間
はトランジスタ21aがオン状態になることはない。一般
に、制御電源回路７から供与される電源電圧が低い（例
えば1.0V以下）場合、リセット回路12が、その内部の電
子回路が正常に動作しないため出力が不安定になる場合
があり、これを不安定領域と呼んでいる。このような不
安定領域においてAND回路部21が仮に1Vの誤出力をした
場合でも、スイッチング素子８はそのベースに0.6Vの電
圧が印加されると誤動作をする可能性がある。しかし、
上記のように定電圧ダイオード21bを設けることにより
この不安定領域はマスク（隠蔽）され、トランジスタ21
aの動作、すなわちAND回路部21の出力信号を安定させ
る。
すブロック回路図である。AND回路部21を除く他の構成
は図１に示す実施例と同一であるため、同一符号を付し
て説明を省略する。AND回路部21はトランジスタ21aと、
トランジスタ21aのコレクタに接続された抵抗21dと、ト
ランジスタ21aのベースに接続された定電圧ダイオート2
1b及び抵抗21cとを有している。次に、このAND回路部21
の動作を説明する。トランジスタ21aのエミッタに印加
されるリセット回路12の出力信号S2の電圧とマイクロコ
ンピュータ６の出力信号S1の電圧との電位差が所定値以
上になると、抵抗21cによって決定されるベース電流が
トランジスタ21aに流れ、当該トランジスタ21aはオン状
態となってスイッチング手段８を導通させ得る。上記の
所定値とは、トランジスタ21aにベース電流が流れない
ときの電圧であるので、定電圧ダイオード21bの定格電
圧とトランジスタ21aのベース−エミッタ間電圧（例え
ば0.6V程度）との和によって与えられる値である。従っ
て、例えば2Vの定電圧ダイオード21bを使用すれば、リ
セット回路12の出力信号S2の電圧とマイクロコンピュー
タ６の出力信号S1の電圧との電位差が2.6Vに達しない間
はトランジスタ21aがオン状態になることはない。一般
に、制御電源回路７から供与される電源電圧が低い（例
えば1.0V以下）場合、リセット回路12が、その内部の電
子回路が正常に動作しないため出力が不安定になる場合
があり、これを不安定領域と呼んでいる。このような不
安定領域においてAND回路部21が仮に1Vの誤出力をした
場合でも、スイッチング素子８はそのベースに0.6Vの電
圧が印加されると誤動作をする可能性がある。しかし、
上記のように定電圧ダイオード21bを設けることにより
この不安定領域はマスク（隠蔽）され、トランジスタ21
aの動作、すなわちAND回路部21の出力信号を安定させ
る。
【００１１】図５は請求項５に係る発明の一実例を示す
ブロック回路図である。マイクロコンピュータ６の機能
としてパルス発生手段6aを含ませた点以外は図１に示す
実施例と同一であり、同一符号を付して説明を省略す
る。この構成によって、マイクロコンピュータ６の出力
信号S1はＬレベル出力時の信号が図６に示すような例え
ば100msec周期のパルス列出力となる。従って、AND回路
11を介してスイッチング手段８はパルス列によって駆動
される。そもそも引外し装置９は周知のごとく電磁石か
らなる機構部を有し、プランジャー（可動部分）の動き
によって引外し動作を行うが、このプランジャーが摩擦
や異物の存在のためにひっかかり、円滑な動作を行わな
いことがある。このような場合は通電され続けていても
動作が停止してしまう。ところが、上述のようにスイッ
チング手段８をパルス列によって駆動することで励磁電
流を断続的に流すと、プランジャーに電磁力とこれに反
する力（ばねや永久磁石による力）とが交互に加えられ
ることによってひっかかりの原因が除去される可能性が
高い。なお、通常、引外し装置９は10msecも通電されれ
ば動作するものであるから、動作中に電流を切ることの
ないように、パルス幅を数10msecとし、周期を100msec
とした。
ブロック回路図である。マイクロコンピュータ６の機能
としてパルス発生手段6aを含ませた点以外は図１に示す
実施例と同一であり、同一符号を付して説明を省略す
る。この構成によって、マイクロコンピュータ６の出力
信号S1はＬレベル出力時の信号が図６に示すような例え
ば100msec周期のパルス列出力となる。従って、AND回路
11を介してスイッチング手段８はパルス列によって駆動
される。そもそも引外し装置９は周知のごとく電磁石か
らなる機構部を有し、プランジャー（可動部分）の動き
によって引外し動作を行うが、このプランジャーが摩擦
や異物の存在のためにひっかかり、円滑な動作を行わな
いことがある。このような場合は通電され続けていても
動作が停止してしまう。ところが、上述のようにスイッ
チング手段８をパルス列によって駆動することで励磁電
流を断続的に流すと、プランジャーに電磁力とこれに反
する力（ばねや永久磁石による力）とが交互に加えられ
ることによってひっかかりの原因が除去される可能性が
高い。なお、通常、引外し装置９は10msecも通電されれ
ば動作するものであるから、動作中に電流を切ることの
ないように、パルス幅を数10msecとし、周期を100msec
とした。
【００１２】
【発明の効果】本願発明は、上述の通り構成されている
ので、以下に記載する効果を奏する。請求項１の回路遮
断器においては、制御電源電圧が所定値以上になったと
き出力信号を変化させ、その出力信号の変化によってマ
イクロコンピュータをリセットスタートさせるリセット
手段と、引外し信号とリセット手段の出力信号との論理
積によって出力信号を発生するAND手段とを設けること
によって、制御電源電圧が正常でないときはマイクロコ
ンピュータから引外し信号が出力されてもそれを無効と
し、制御電源電圧がマイクロコンピュータの正常動作を
保証し得る所定の電圧に達したとき、マイクロコンピュ
ータをリセットスタートさせてその出力を有効にするよ
うに構成したので電源投入時や微小負荷時の回路遮断器
の誤った引外し動作を防止することができる。請求項２
の回路遮断器においてはリセット手段の出力信号を遅延
手段によって所定時間遅延させてからAND手段に入力す
るようにしたので、マイクロコンピュータのリセットの
瞬間に誤った引外し信号が一瞬有効になる可能性を排除
し、請求項１の発明による効果をさらに確実なものとす
る。請求項３の回路遮断器においてはAND手段の出力信
号を限時動作手段によって限時動作させてから引外し手
段に入力するようにしたので、マイクロコンピュータの
リセットの瞬間に誤った引外し信号が一瞬出力されても
それが引外し手段に伝達される可能性を排除し、請求項
１の発明による効果をさらに確実なものとする。請求項
４の回路遮断器においては、リセット手段の出力信号及
び引外し信号がそれぞれ所定の電圧レベルであって、か
つ、相互の電位差が所定値以上であるとき所定の出力信
号を発生する。AND手段を設けることにより、その電位
差が所定値に満たない間は出力信号を発生しないので、
リセット手段の動作の不安定領域をマスクすることがで
きる。請求項５の回路遮断器においては、請求項１の発
明による効果に加えて、マイクロコンピュータから、パ
ルス列からなる引外し信号を出力するように構成したの
で、引外し手段の引外し動作中に可動部のひっかかり等
の不具合があってもそれを除去して確実な引外し動作を
行わしめることができる。
ので、以下に記載する効果を奏する。請求項１の回路遮
断器においては、制御電源電圧が所定値以上になったと
き出力信号を変化させ、その出力信号の変化によってマ
イクロコンピュータをリセットスタートさせるリセット
手段と、引外し信号とリセット手段の出力信号との論理
積によって出力信号を発生するAND手段とを設けること
によって、制御電源電圧が正常でないときはマイクロコ
ンピュータから引外し信号が出力されてもそれを無効と
し、制御電源電圧がマイクロコンピュータの正常動作を
保証し得る所定の電圧に達したとき、マイクロコンピュ
ータをリセットスタートさせてその出力を有効にするよ
うに構成したので電源投入時や微小負荷時の回路遮断器
の誤った引外し動作を防止することができる。請求項２
の回路遮断器においてはリセット手段の出力信号を遅延
手段によって所定時間遅延させてからAND手段に入力す
るようにしたので、マイクロコンピュータのリセットの
瞬間に誤った引外し信号が一瞬有効になる可能性を排除
し、請求項１の発明による効果をさらに確実なものとす
る。請求項３の回路遮断器においてはAND手段の出力信
号を限時動作手段によって限時動作させてから引外し手
段に入力するようにしたので、マイクロコンピュータの
リセットの瞬間に誤った引外し信号が一瞬出力されても
それが引外し手段に伝達される可能性を排除し、請求項
１の発明による効果をさらに確実なものとする。請求項
４の回路遮断器においては、リセット手段の出力信号及
び引外し信号がそれぞれ所定の電圧レベルであって、か
つ、相互の電位差が所定値以上であるとき所定の出力信
号を発生する。AND手段を設けることにより、その電位
差が所定値に満たない間は出力信号を発生しないので、
リセット手段の動作の不安定領域をマスクすることがで
きる。請求項５の回路遮断器においては、請求項１の発
明による効果に加えて、マイクロコンピュータから、パ
ルス列からなる引外し信号を出力するように構成したの
で、引外し手段の引外し動作中に可動部のひっかかり等
の不具合があってもそれを除去して確実な引外し動作を
行わしめることができる。
【図１】本願発明の一実施例を示すブロック回路図
【図２】本願発明の一実施例を示すブロック回路図
【図３】本願発明の一実施例を示すブロック回路図
【図４】本願発明の一実施例を示すブロック回路図
【図５】本願発明の一実施例を示すブロック回路図
【図６】図５の実施例による回路遮断器のマイクロコン
ピュータから出力される引外し信号の波形を示す図
ピュータから出力される引外し信号の波形を示す図
【図７】従来の回路遮断器を示すブロック回路図
１ 遮断器接点 ２ 電流センサ ３ 変流器 ４ 負担抵抗 ５ A/D変換回路 ６ マイクロコンピュータ ７ 制御電源回路 ８ スイッチング素子 ９ 引外し装置 10 電路 11 AND回路 12 リセット回路 13 遅延回路 14 限時動作回路 21 AND回路部
Claims (5)
- 【請求項１】 保護すべき電路に設けられた遮断器接点
と、 上記電路に流れる電流に基づいて制御電源電圧を発生す
る制御電源回路と、 上記電路に流れる電流を検出する電流検出手段と、 上記制御電源電圧が印加され、上記電流検出手段の出力
に応じて引外し信号を発生するマイクロコンピュータ
と、 上記制御電源電圧が上昇して所定値以上になったとき出
力信号を変化させ、その出力信号の変化によってマイク
ロコンピュータをリセットしスタートさせるリセット手
段と、スタートしたマイクロコンピュータが出力した 上記引外
し信号と上記リセット手段の出力信号との論理積によっ
て出力信号を発生するAND手段と、 上記AND手段の出力信号に応じて上記遮断器接点を開離
させる引外し手段と、 を備えた回路遮断器。 - 【請求項２】 保護すべき電路に設けられた遮断器接点
と、 上記電路に流れる電流に基づいて制御電源電圧を発生す
る制御電源回路と、 上記電路に流れる電流を検出する電流検出手段と、 上記制御電源電圧が印加され、上記電流検出手段の出力
に応じて引外し信号を発生するマイクロコンピュータ
と、 上記制御電源電圧が所定値以上になったとき出力信号を
変化させ、その出力信号の変化によってマイクロコンピ
ュータをリセットしスタートさせるリセット手段と、 上記リセット手段の出力信号を所定時間遅延させる遅延
手段と、スタートしたマイクロコンピュータが出力した 上記引外
し信号と上記遅延手段の出力信号との論理積によって出
力信号を発生するAND手段と、 上記AND手段の出力信号に応じて上記遮断器接点を開離
させる引外し手段とを備えた回路遮断器。 - 【請求項３】 保護すべき電路に設けられた遮断器接点
と、 上記電路に流れる電流に基づいて制御電源電圧を発生す
る制御電源回路と、 上記電路に流れる電流を検出する電流検出手段と、 上記制御電源電圧が印加され、上記電流検出手段の出力
に応じて引外し信号を発生するマイクロコンピュータ
と、 上記制御電源電圧が所定値以上になったとき出力信号を
変化させ、その出力信号の変化によってマイクロコンピ
ュータをリセットしスタートさせるリセット手段と、スタートしたマイクロコンピュータが出力した 上記引外
し信号と上記リセット手段の出力信号との論理積によっ
て出力信号を発生するAND手段と、 上記AND手段の出力信号により限時動作して出力信号を
生じる限時動作手段と、 上記限時動作手段の出力信号に応じて上記遮断器接点を
開離させる引外し手段と、 を備えた回路遮断器。 - 【請求項４】 保護すべき電路に設けられた遮断器接点
と、 上記電路に流れる電流に基づいて制御電源電圧を発生す
る制御電源回路と、 上記電路に流れる電流を検出する電流検出手段と、 上記制御電源電圧が印加され、上記電流検出手段の出力
に応じて引外し信号を発生するマイクロコンピュータ
と、 上記制御電源電圧が所定値以上になったとき出力信号を
変化させ、その出力信号の変化によってマイクロコンピ
ュータをリセットしスタートさせるリセット手段と、 上記リセット手段の出力信号及びスタートしたマイクロ
コンピュータが出力した上記引外し信号がそれぞれ所定
の電圧レベルであって、かつ、相互の電位差が所定値以
上であるとき所定の出力信号を発生するAND手段と、 上記AND手段の出力信号に応じて上記遮断器接点を開離
させる引外し手段とを備えた回路遮断器。 - 【請求項５】 保護すべき電路に設けられた遮断器接点
と、 上記電路に流れる電流に基づいて制御電源電圧を発生す
る制御電源回路と、 上記電路に流れる電流を検出する電流検出手段と、 上記制御電源電圧が印加され、上記電流検出手段の出力
に応じてパルス列からなる引外し信号を発生するマイク
ロコンピュータと、 上記制御電源電圧が所定値以上になったとき出力信号を
変化させ、その出力信号の変化によってマイクロコンピ
ュータをリセットしスタートさせるリセット手段と、スタートしたマイクロコンピュータが出力した 上記引外
し信号と上記リセット手段の出力信号との論理積によっ
てパルス列からなる出力信号を発生するAND手段と、 上記AND手段の出力信号に応じて上記遮断器接点を開離
させる引外し手段とを備えた回路遮断器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026612A JP3031101B2 (ja) | 1993-02-16 | 1993-02-16 | 回路遮断器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026612A JP3031101B2 (ja) | 1993-02-16 | 1993-02-16 | 回路遮断器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06245362A JPH06245362A (ja) | 1994-09-02 |
| JP3031101B2 true JP3031101B2 (ja) | 2000-04-10 |
Family
ID=12198323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5026612A Expired - Fee Related JP3031101B2 (ja) | 1993-02-16 | 1993-02-16 | 回路遮断器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3031101B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4096668B2 (ja) * | 2002-09-06 | 2008-06-04 | 三菱電機株式会社 | 回路遮断器 |
| US9030793B2 (en) * | 2012-04-13 | 2015-05-12 | General Electric Company | Method, device, and system for monitoring current provided to a load |
| CN109155517B (zh) | 2016-05-20 | 2020-10-02 | 三菱电机株式会社 | 断路器 |
| WO2018158793A1 (ja) | 2017-02-28 | 2018-09-07 | 三菱電機株式会社 | 電子式回路遮断器 |
| EP3633705B1 (en) * | 2017-05-25 | 2021-03-10 | Mitsubishi Electric Corporation | Electronic circuit breaker |
-
1993
- 1993-02-16 JP JP5026612A patent/JP3031101B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06245362A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523633A (en) | Corrosion preventing circuit for switch | |
| JPS62250827A (ja) | 過電流しや断回路 | |
| JPH04252611A (ja) | 静的スイッチ | |
| JPH04134271A (ja) | 出力回路 | |
| JP2002009602A (ja) | 負荷駆動回路 | |
| EP2367273B1 (en) | Power control system startup method and circuit | |
| JPH05276761A (ja) | パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置 | |
| JP3031101B2 (ja) | 回路遮断器 | |
| US5825219A (en) | Fast edge rate signal driver | |
| JP2003189598A (ja) | スイッチング電源装置 | |
| JP2001045742A (ja) | パワーｍｏｓ駆動回路 | |
| CA2022282C (en) | Arrangement of automatically restoring normal operation of latch-in-relay | |
| JP3284742B2 (ja) | スイッチ付レギュレータ電源の起動制御回路および方法 | |
| JPS6264256A (ja) | リレ−駆動回路 | |
| CN218123308U (zh) | 用于开关设备的线圈的控制模块和开关设备 | |
| US6232807B1 (en) | Pulse generating circuit | |
| JPH06209567A (ja) | Ｄｃ／ｄｃコンバータの突入電流防止回路 | |
| JPS59221921A (ja) | 半導体スイツチとリレ−のオンオフ制御回路 | |
| JPS5814705Y2 (ja) | スイツチング電源回路 | |
| JPH0897695A (ja) | パワーオンリセット回路 | |
| JP2559639Y2 (ja) | 電源供給制御装置 | |
| JP2878606B2 (ja) | Ｄ／ａ変換回路 | |
| SU1138919A1 (ru) | Устройство дл управлени шаговым двигателем | |
| JPH06120812A (ja) | 半導体集積回路 | |
| JPS6343079A (ja) | 電磁比例弁の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |