JP3025793B2 - Oscillation circuit - Google Patents

Oscillation circuit

Info

Publication number
JP3025793B2
JP3025793B2 JP2177290A JP17729090A JP3025793B2 JP 3025793 B2 JP3025793 B2 JP 3025793B2 JP 2177290 A JP2177290 A JP 2177290A JP 17729090 A JP17729090 A JP 17729090A JP 3025793 B2 JP3025793 B2 JP 3025793B2
Authority
JP
Japan
Prior art keywords
transistor
collector
voltage
transistors
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2177290A
Other languages
Japanese (ja)
Other versions
JPH0468811A (en
Inventor
一行 吉沢
誠 鷲尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2177290A priority Critical patent/JP3025793B2/en
Publication of JPH0468811A publication Critical patent/JPH0468811A/en
Application granted granted Critical
Publication of JP3025793B2 publication Critical patent/JP3025793B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、外部から入力する制御電圧により発振周波
数やデューティを変化できるようにした電圧制御式の発
振回路に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage-controlled oscillating circuit in which an oscillating frequency and a duty can be changed by a control voltage input from the outside.

[従来の技術] 発振回路として、第2図に示す回路がある。この回路
は、コレクタが抵抗R1,R2を介して電源Vccに接続され、
エミッタが負荷抵抗R3,R4を介して接地に接続され、更
にエミッタ間にコンデンサC1が接続されたNPNトランジ
スタQ1,Q2を具備し、そのトランジスタQ1のベースをト
ランジスタQ2のコレクタに、トランジスタQ2のベースを
トランジスタQ1のコレクタに接続し、トランジスタQ2の
コレクタに出力端子1を接続したものである。
[Prior Art] As an oscillation circuit, there is a circuit shown in FIG. In this circuit, the collector is connected to the power supply Vcc via the resistors R1 and R2,
NPN transistors Q1 and Q2 whose emitters are connected to the ground via load resistors R3 and R4, and a capacitor C1 is connected between the emitters. Is connected to the collector of the transistor Q1, and the output terminal 1 is connected to the collector of the transistor Q2.

この回路では、初期状態でトランジスタQ1がオン、Q2
がオフしていると仮定すると、トランジスタQ2のコレク
タの出力端子1から取り出す出力電圧VOUTはハイレベル
となり、コンデンサC1に蓄積されていた電荷が抵抗R4を
介して放電される。
In this circuit, transistor Q1 is turned on and Q2
Is turned off, the output voltage V OUT taken out from the output terminal 1 of the collector of the transistor Q2 becomes high level, and the charge stored in the capacitor C1 is discharged through the resistor R4.

このとき、トランジスタQ1のエミッタ電位VE1は、ト
ランジスタQ1のベース・エミッタ間電圧をVBE1とする
と、 VE1=VOUT−VBE1 ・・・(1) で固定される。
At this time, assuming that the base-emitter voltage of the transistor Q1 is V BE1 , the emitter potential V E1 of the transistor Q1 is fixed as V E1 = V OUT −V BE1 (1).

放電が進行するとトランジスタQ2のエミッタ電位VE2
が低下し、その電位VE2とトランジスタQ1のコレクタ電
位(このときは固定)との差が、トランジスタQ2の閾値
電圧Vth2分に達して、Vth2=VBE2(トランジスタQ2のベ
ース・エミッタ間電圧)になれば、トランジスタQ2がオ
ンし、この結果トランジスタQ1がオフして、出力電圧V
OUTがローレベルに反転し、コンデンサC1に蓄積された
電荷が今度は抵抗R3を経由して放電される。このとき、
トランジスタQ2のエミッタ電位VE2は、 VE2=VOUT−VCE2 ・・・(2) で固定される。VCE2はトランジスタQ2のコレクタ・エミ
ッタ間の飽和電圧である。
As the discharge proceeds, the emitter potential V E2 of the transistor Q2
The difference between the potential V E2 and the collector potential of the transistor Q1 (fixed at this time) reaches the threshold voltage V th2 of the transistor Q2, and V th2 = V BE2 (between the base and emitter of the transistor Q2). Voltage), the transistor Q2 turns on, and as a result, the transistor Q1 turns off, and the output voltage V
OUT is inverted to low level, and the electric charge stored in the capacitor C1 is discharged through the resistor R3. At this time,
The emitter potential V E2 of the transistor Q2 is fixed as V E2 = V OUT −V CE2 (2). V CE2 is a saturation voltage between the collector and the emitter of the transistor Q2.

次に、トランジスタQ1のエミッタ電位VE1がトランジ
スタQ2のコレクタ電位VOUTよりもトランジスタQ1のベー
ス・エミッタ間の閾値電圧Vth1だけ低下すると、トラン
ジスタQ1がオン、トランジスタQ2がオフとなり、出力電
圧VOUTがハイレベルとなって、以後上記動作を繰り返し
て発振が継続する。第3図に以上の発振動作のタイミン
グチャートを示した。
Next, when the emitter potential V E1 of the transistor Q1 is lower than the collector potential V OUT of the transistor Q2 by the threshold voltage V th1 between the base and the emitter of the transistor Q1, the transistor Q1 is turned on, the transistor Q2 is turned off, and the output voltage V OUT goes high, and the above operation is repeated thereafter to continue oscillation. FIG. 3 shows a timing chart of the above oscillation operation.

ところで、上記発振回路では、発振周波数あるいはデ
ューティを調製するには、抵抗R3,R4の値を調整する必
要があり、また発振周波数を低くするにはその抵抗R3,R
4の値を大きくする必要があるので、電源電圧Vccに高い
電圧を必要とするという問題がある。
By the way, in the above oscillation circuit, it is necessary to adjust the values of the resistors R3 and R4 in order to adjust the oscillation frequency or duty, and to lower the oscillation frequency in order to lower the oscillation frequency.
Since it is necessary to increase the value of 4, there is a problem that a high voltage is required for the power supply voltage Vcc.

そこで、第4図に示すように、第2図における抵抗R
3,R4をNPNトランジスタQ3,Q4に変更し、そのトランジス
タQ3,Q4が出力側となるようにトランジスタQ5とでカレ
ントミラーを構成し、制御端子2に印加する制御電圧V
C1によりトランジスタQ3,Q4に流れるコレクタ電流I1
設定した回路がある。R5はカレントミラー回路の基準側
電流を決める抵抗である。
Therefore, as shown in FIG. 4, the resistance R in FIG.
3 and R4 are changed to NPN transistors Q3 and Q4, a current mirror is configured with transistor Q5 so that the transistors Q3 and Q4 are output sides, and a control voltage V applied to the control terminal 2
There circuit which sets the collector current I 1 flowing through the transistor Q3, Q4 by C1. R5 is a resistor that determines the reference current of the current mirror circuit.

この回路では必要な電源電圧Vccは、抵抗R1(又はR
2)の電圧降下分、トランジスタQ1(又はQ2)のベース
・エミッタ間電圧(VBE)分、およびトランジスタQ3
(又はQ4)のコレクタ・エミッタ間飽和電圧(VCE)分
を加算した値だけあれば済むので、低い電源電圧で動作
する。
In this circuit, the required power supply voltage Vcc is equal to the resistance R1 (or R1
2), the base-emitter voltage (V BE ) of transistor Q1 (or Q2), and transistor Q3
Since only a value obtained by adding the collector-emitter saturation voltage (V CE ) of (or Q4) is required, the device operates with a low power supply voltage.

また、この回路では、トランジスタQ5に、 I1=(VC1−VBE5)/R5 ・・・(3) で決まる電流が流れ、これがトランジスタQ3やQ4に転移
される。VBE5はトランジスタQ5のベース・エミッタ間電
圧である。従って、コンデンサC1のトランジスタQ3に流
れる放電電流およびトランジスタQ4側に流れる放電電流
は、共にこの電流I1となり、制御電圧VC1によって変化
する電流となる。よって、発振周波数を制御電圧VC1
制御することができる。
In this circuit, the transistor Q5, I 1 = current flows determined by (V C1 -V BE5) / R5 ··· (3), which is transferred to the transistors Q3 and Q4. V BE5 is a base-emitter voltage of the transistor Q5. Therefore, the discharge current flowing through the discharge current and the transistor Q4 side through the transistor Q3 of the capacitor C1, are both current that varies with the current I 1, and the control voltage V C1. Therefore, the oscillation frequency can be controlled by the control voltage VC1 .

[発明が解決しようとする課題] しかしながら、上記した図4の発振回路では、トラン
ジスタQ3,Q4に流れる電流が共通の電流I1となるので、
発振周波数は調整できるものの、そのデューティを調整
することができないという問題があった。
[Problems to be Solved] However, in the oscillation circuit of FIG. 4 described above, since the current flowing through the transistor Q3, Q4 is a common current I 1,
There is a problem that the oscillation frequency can be adjusted, but the duty cannot be adjusted.

本発明はこのような欠点を解決し、電圧の調整により
発振周波数はもとよりデューティも調整できるようにし
た電圧制御式の発振回路を提供することである。
An object of the present invention is to provide a voltage-controlled oscillation circuit capable of adjusting the duty as well as the oscillation frequency by adjusting the voltage.

[課題を解決するための手段] 上記課題を解決するために本発明は、第1,第2のトラ
ンジスタのコレクタが各々個別の抵抗を介して第1の電
源に接続され、該第1,第2のトランジスタのエミッタが
各々第3,第4のトランジスタのコレクタ・エミッタを介
して第2の電源に接続され、前記第1,第2のトランジス
タのエミッタ間にコンデンサが接続され、且つ前記第1
のトランジスタのベースを第2のトランジスタのコレク
タに接続し、第2のトランジスタのベースを第1のトラ
ンジスタのコレクタに接続し、第2のトランジスタのコ
レクタを出力端子に接続し、且つ前記第3,第4のトラン
ジスタとカレントミラー接続される基準側の第5のトラ
ンジスタを具備する発振回路において、上記第3,第4の
トランジスタの一方のトランジスタに第6のトランジス
タを並列接続し、該第6のトランジスタとカレントミラ
ー接続される基準側の第7のトランジスタを具備させて
構成した。
[Means for Solving the Problems] In order to solve the above problems, the present invention provides a power supply system in which collectors of first and second transistors are connected to a first power supply via respective individual resistors. An emitter of the second transistor is connected to a second power supply via a collector and an emitter of the third and fourth transistors, a capacitor is connected between the emitters of the first and second transistors, and
The base of the transistor is connected to the collector of the second transistor, the base of the second transistor is connected to the collector of the first transistor, the collector of the second transistor is connected to the output terminal, and the third, In an oscillation circuit including a reference-side fifth transistor that is current-mirror-connected to the fourth transistor, a sixth transistor is connected in parallel to one of the third and fourth transistors, and the sixth transistor is connected to the fourth transistor. A seventh transistor on the reference side which is connected to the transistor by a current mirror is provided.

[実施例] 以下、本発明の実施例について説明する。第1図はそ
の一実施例の電圧制御発振回路を示す図である。上記し
た第2図,第4図におけるものと同一のものには同一の
符号を付してその詳しい説明は省略する。
[Example] Hereinafter, an example of the present invention will be described. FIG. 1 is a diagram showing a voltage controlled oscillation circuit of one embodiment. The same components as those in FIGS. 2 and 4 are denoted by the same reference numerals, and detailed description thereof will be omitted.

本実施例では、第4図で説明した制御端子2を電源Vc
cに接続した状態とし、さらにNPNトランジスタQ6,Q7で
カレントミラー回路を構成して、その出力側トランジス
タQ6のコレクタをトランジスタQ4のコレクタに、基準側
トランジスタQ7のコレクタを抵抗R6を介して制御端子3
に接続したものである。
In this embodiment, the control terminal 2 described with reference to FIG.
a current mirror circuit composed of NPN transistors Q6 and Q7, with the collector of output transistor Q6 being the collector of transistor Q4 and the collector of reference transistor Q7 being controlled via resistor R6. 3
Connected to.

この実施例では、必要な電源電圧Vccは第4図に示し
た回路と同等に低い電圧で済み、また、トランジスタQ5
を流れる電流I2は固定され、これと同一電流I2がトラン
ジスタQ3,Q4を流れる。この電流I2は、 I2=(Vcc−VBE5)/R5 ・・・(4) である。
In this embodiment, the required power supply voltage Vcc needs to be as low as the circuit shown in FIG.
Current I 2 flowing through the fixed, same current I 2 and which flows through the transistor Q3, Q4. The current I 2 is I 2 = (Vcc-V BE5 ) / R5 ··· (4).

ただ、トランジスタQ4にはトランジスタQ6が並列接続
されるので、制御端子3に印加する制御電圧をVC2とす
ると、トランジスタQ6に流れる電流I3は、VBE6をトラン
ジスタQ6ベース・エミッタ間電圧とすると、 I3=(VC2−VBE6)/R6 ・・・(5) となる。
However, since the transistor Q6 is connected in parallel to the transistor Q4, if the control voltage applied to the control terminal 3 is V C2 , the current I 3 flowing through the transistor Q6 is V BE6, which is the voltage between the base and the emitter of the transistor Q6. , I 3 = (V C2 −V BE6 ) / R6 (5)

以上から、コンデンサC1からトランジスタQ3側に流れ
る放電電流は上記したように固定の電流I2となるが、ト
ランジスタQ4とQ6側に流れる電流は「I2+I3」となり、
制御電圧VC2により変化する電流となる。
From the above, although the discharge current flowing from the capacitor C1 to the transistor Q3 side is a fixed current I 2 of As described above, the current flowing through the transistor Q4 and Q6 side "I 2 + I 3", and
The current changes according to the control voltage V C2 .

従って、この制御電圧VC2によって、トランジスタQ2
がオフしてから次にオンするまでの時間を調整できる。
なお、トランジスタQ1についてはオフしてから次にオン
するまでの時間は固定される。この結果、発振出力信号
のデューティを変化させることができる。
Therefore, this control voltage V C2, the transistor Q2
You can adjust the time between turning off and on again.
The time from turning off the transistor Q1 to turning it on next is fixed. As a result, the duty of the oscillation output signal can be changed.

なお、本実施例では、抵抗R5の電源側を電源ラインか
ら切り放して、そこに第4図と同様に制御電圧VC1を印
加するようにすれば、上記したデューティの調整と同時
に発振周波数の調整も行うことができることは勿論であ
る。
In this embodiment, if the power supply side of the resistor R5 is cut off from the power supply line and the control voltage V C1 is applied thereto as in FIG. 4, the oscillation frequency is adjusted simultaneously with the duty adjustment. Of course, it can also be performed.

[発明の効果] 以上から本発明によれば、トランジスタのエミッタ側
に抵抗を接続しないので、必要電源電圧を低く設定で
き、また制御電圧により発振周波数はもとよりデューテ
ィをも調整できるという利点がある。
[Effects of the Invention] As described above, according to the present invention, since no resistor is connected to the emitter side of the transistor, the required power supply voltage can be set low, and the control voltage can be used to adjust not only the oscillation frequency but also the duty.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の発振回路の回路図、第2図
は従来の同回路図、第3図は第2図の発振回路の動作を
示すタイミングチャート、第4図は別の従来の発振回路
の回路図である。 1:出力端子、2,3:制御端子。
FIG. 1 is a circuit diagram of an oscillator circuit according to an embodiment of the present invention, FIG. 2 is a circuit diagram of a conventional circuit, FIG. 3 is a timing chart showing the operation of the oscillator circuit of FIG. 2, and FIG. FIG. 9 is a circuit diagram of a conventional oscillation circuit. 1: Output terminal, 2, 3: Control terminal.

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03K 3/282 Continuation of front page (58) Field surveyed (Int.Cl. 7 , DB name) H03K 3/282

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1,第2のトランジスタのコレクタが各々
個別の抵抗を介して第1の電源に接続され、前記第1,第
2のトランジスタのエミッタが各々第3,第4のトランジ
スタのコレクタ・エミッタを介して第2の電源に接続さ
れ、前記第1,第2のトランジスタのエミッタ間にコンデ
ンサが接続され、且つ前記第1のトランジスタのベース
を第2のトランジスタのコレクタに接続し、第2のトラ
ンジスタのベースを第1のトランジスタのコレクタに接
続し、第2のトランジスタのコレクタを出力端子に接続
し、且つ前記第3,第4のトランジスタとカレントミラー
接続される基準側の第5のトランジスタを具備する発振
回路において、 上記第3,第4のトランジスタの一方のトランジスタに第
6のトランジスタを並列接続し、該第6のトランジスタ
とカレントミラー接続される基準側の第7のトランジス
タを具備させたことを特徴とする発振回路。
The collectors of the first and second transistors are each connected to a first power supply via a separate resistor, and the emitters of the first and second transistors are connected to the third and fourth transistors, respectively. A collector connected to a second power supply via an emitter, a capacitor connected between the emitters of the first and second transistors, and a base connected to the collector of the second transistor; The base of the second transistor is connected to the collector of the first transistor, the collector of the second transistor is connected to the output terminal, and the fifth transistor on the reference side which is current mirror-connected to the third and fourth transistors. An oscillation circuit including the third transistor, a sixth transistor connected in parallel to one of the third and fourth transistors, and An oscillation circuit comprising a reference-side seventh transistor connected to a mirror.
JP2177290A 1990-07-06 1990-07-06 Oscillation circuit Expired - Fee Related JP3025793B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2177290A JP3025793B2 (en) 1990-07-06 1990-07-06 Oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2177290A JP3025793B2 (en) 1990-07-06 1990-07-06 Oscillation circuit

Publications (2)

Publication Number Publication Date
JPH0468811A JPH0468811A (en) 1992-03-04
JP3025793B2 true JP3025793B2 (en) 2000-03-27

Family

ID=16028436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2177290A Expired - Fee Related JP3025793B2 (en) 1990-07-06 1990-07-06 Oscillation circuit

Country Status (1)

Country Link
JP (1) JP3025793B2 (en)

Also Published As

Publication number Publication date
JPH0468811A (en) 1992-03-04

Similar Documents

Publication Publication Date Title
JPH04315207A (en) Power supply circuit
JP3025793B2 (en) Oscillation circuit
JPH0321927B2 (en)
US6157268A (en) Voltage controlled emitter coupled multivibrator circuit
JP2861868B2 (en) Comparator with hysteresis
JP2829773B2 (en) Comparator circuit
JP2557552B2 (en) Peak clip circuit
JPH0347775B2 (en)
JPS6022862A (en) Power supply circuit
JP2683015B2 (en) Current comparison circuit
JP2600430Y2 (en) Voltage detection circuit
JPH06124133A (en) Current waveform shaping circuit
JP3603802B2 (en) Delay control circuit
JPS641783Y2 (en)
JPH0344459B2 (en)
JPH0312487B2 (en)
JPH0671176B2 (en) Output circuit
JPH0542486Y2 (en)
JPH03270406A (en) Peak current hold circuit
JPH0522275B2 (en)
JPS5811763B2 (en) Den Atsuseigi Yohatsu Shinki
JPH084208B2 (en) Reference voltage circuit
JPH0472410B2 (en)
JPS63126318A (en) Charge pump circuit
JPS58132288A (en) Sound volume adjustment circuit for piezo- electric buzzer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees