JP3024596B2 - BGA type semiconductor device using film carrier tape - Google Patents
BGA type semiconductor device using film carrier tapeInfo
- Publication number
- JP3024596B2 JP3024596B2 JP18475997A JP18475997A JP3024596B2 JP 3024596 B2 JP3024596 B2 JP 3024596B2 JP 18475997 A JP18475997 A JP 18475997A JP 18475997 A JP18475997 A JP 18475997A JP 3024596 B2 JP3024596 B2 JP 3024596B2
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- carrier tape
- chip
- semiconductor device
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はフィルムキャリアテ
ープを利用し、かつこのフィルムキャリアテープ上にグ
リッドアレイ状にランドを配置して半導体ＩＣチップの
実装基板への接続を行うようにした半導体装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a film carrier tape and arranging lands in a grid array on the film carrier tape to connect a semiconductor IC chip to a mounting substrate. Things.
【０００２】[0002]
【従来の技術】従来、フィルムキャリアテープを用いた
半導体装置は実装の容易化を図る上で有効とされてい
る。このフィルムキャリアテープでは、ＩＣチップを内
装したデバイスホール内に突出したリード（インナーリ
ード）と、ＩＣチップに設けたバンプとを熱圧着または
共晶法によりインナーリードボンディング（Inner Lead
Bonding；ＩＬＢ）し、フィルムキャリアテープの状態
で電気選別やＢＴ（Burn-in Test）試験を実施し、次に
リードをアウターリードボンディング（Outer LeadBond
ing；ＯＬＢ）可能な所望の長さに切断した構成であ
る。しかしながら、このフィルムキャリアテープでは、
ＯＬＢリードの厚さが約３５μｍと非常に薄いためＯＬ
Ｂリードの平坦性の確保が難しく、かつ隣接するＯＬＢ
リードのピッチを微小化することが難しいため、多ピン
化された半導体装置への適用が難しいという問題があ
る。2. Description of the Related Art Conventionally, a semiconductor device using a film carrier tape has been effective in facilitating mounting. In this film carrier tape, a lead (inner lead) protruding into a device hole containing an IC chip and a bump provided on the IC chip are bonded to each other by thermocompression bonding or eutectic method.
Bonding (ILB), conducting electrical sorting and BT (Burn-in Test) test in the state of the film carrier tape, and then attaching the leads to outer lead bonding (Outer LeadBond).
ing; OLB) This is a configuration cut to a desired length. However, in this film carrier tape,
Since the thickness of the OLB lead is very thin, about 35 μm, OL
It is difficult to ensure the flatness of the B lead and the adjacent OLB
Since it is difficult to miniaturize the lead pitch, there is a problem that it is difficult to apply the method to a semiconductor device having a large number of pins.
【０００３】このような多ピン化の要求に対処すべく、
例えば、日経マイクロデバイス１９９４年３月号ｐｐ．
５８〜６４には、パッケージ裏面に外部端子として格子
状に半田バンプを配置した表面実装型パッケージとして
ＢＧＡ（Ball Grid Array ）が紹介されている。このパ
ッケージは、例えば２２０ピン級の２３〜２４ｍｍ□の
パッケージを実現する場合でも、外部端子のピッチ寸法
は１．５ｍｍ程度でよいため実装性に優れていることが
わかる。In order to cope with such a demand for multi-pin,
For example, see Nikkei Microdevices March 1994 pp.
58 to 64, a BGA (Ball Grid Array) is introduced as a surface mount type package in which solder bumps are arranged in a grid pattern as external terminals on the back surface of the package. It can be seen that this package is excellent in mountability even when a package of 23 to 24 mm square of, for example, a 220-pin class is realized, since the pitch of the external terminals may be about 1.5 mm.
【０００４】また、このＢＧＡはパッケージの外形サイ
ズが小さいため、パッケージ内部の配線長が短くでき、
電気的特性も向上する。このＢＧＡパッケージの基板は
多層プリント基板が用いられているがその他にセラミッ
クの基板やフィルムキャリアテープを用いることもでき
る。このうち、フィルムキャリアテープを用いたものと
して、例えば第１０回回路実装学術講演大会講演論文集
（ｐ２０９〜２１０）に発表されたＢＧＡパッケージが
ある。図３は、この第１の従来例の断面図である。この
ＢＧＡパッケージでは、フィルムキャリアテープ２１の
表面に形成された銅箔配線で形成されたランド２２上に
半田バンプ２３を形成し、またフィルムキャリアテープ
２１の裏面にはサポートリング２４を接着剤２５で接着
し、さらにヒートスプレッタ２６を接着剤２７で接着す
る。そして、フィルムキャリアテープ２１のデバイスホ
ール２８内において前記ヒートスプレッタ２６に搭載し
たＩＣチップ２９上の電極に前記銅箔配線で形成された
ＩＬＢ３０を接続し、封止樹脂３１で封止した構成であ
る。このように、このＢＧＡパッケージは、３層構造の
フィルムキャリアテープ２１を用いたテープＢＧＡであ
り、このフィルムキャリアテープ２１では銅箔配線層が
１層のため、たとえばグランドプレーン層を設けること
は不可能であり、例えば１００ＭＨZ 以上というような
高速な動作周波数を有するＩＣチップを搭載することに
は問題があった。Further, since the BGA has a small package outer size, the wiring length inside the package can be shortened.
The electrical characteristics are also improved. As the substrate of the BGA package, a multilayer printed circuit board is used, but a ceramic substrate or a film carrier tape can also be used. Among them, the one using a film carrier tape is, for example, a BGA package announced in the Proceedings of the 10th Circuit Packaging Academic Lecture Meeting (pp. 209-210). FIG. 3 is a sectional view of the first conventional example. In this BGA package, solder bumps 23 are formed on lands 22 formed of copper foil wiring formed on the surface of a film carrier tape 21, and a support ring 24 is attached to the back surface of the film carrier tape 21 with an adhesive 25. The heat spreader 26 is bonded with an adhesive 27. Then, in the device hole 28 of the film carrier tape 21, the ILB 30 formed of the copper foil wiring is connected to the electrode on the IC chip 29 mounted on the heat spreader 26 and sealed with the sealing resin 31. As described above, this BGA package is a tape BGA using the film carrier tape 21 having a three-layer structure. Since the film carrier tape 21 has only one copper foil wiring layer, it is impossible to provide a ground plane layer, for example. is possible, it is to mount an IC chip having a high operating frequency, such as that for example 100 MHz Z or there is a problem.
【０００５】一方、前記問題を解決する目的で、例えば
図４に示すような構造のテープＢＧＡが提案されてい
る。このＢＧＡパッケージでは、図３に示したパッケー
ジと基本的には同じであるが、フィルムキャリアテープ
２１Ａの表面に形成された銅箔配線が裏面に形成された
グランド層３１とスルーホール３２により接続されてお
り、いわゆる２層２メタル技術によりフィルムキャリア
テープ２１Ａが形成されている。このＢＧＡ半導体装置
を実装基板上に実装するときは、実装基板上のパッド上
に予め半田ペースト等を供給しておき前記半田バンプ２
３を用いてろう付け実装が行われる。On the other hand, for the purpose of solving the above problem, a tape BGA having a structure as shown in FIG. 4, for example, has been proposed. This BGA package is basically the same as the package shown in FIG. 3, except that a copper foil wiring formed on the front surface of the film carrier tape 21A is connected to a ground layer 31 formed on the back surface by a through hole 32. The film carrier tape 21A is formed by a so-called two-layer two-metal technique. When this BGA semiconductor device is mounted on a mounting board, a solder paste or the like is supplied in advance on pads on the mounting board and the solder bumps 2 are provided.
3 is used for brazing.
【０００６】[0006]
【発明が解決しようとする課題】この図４の構造のＢＧ
Ａパッケージでは、基板としてのフィルムキャリアテー
プ２１Ａが前述の通り、２層２メタルとして構成されて
いるため、グランド層３１が形成され、１００ＭＨｚ以
上の高速動作されるＩＣチップを搭載することが可能で
ある。しかしながら、この２層２メタル構造をする際に
は、図３に示した３層１メタル技術で製造されるフィル
ムキャリアテープ２１に比較して工数が多くなり、製造
コストが５倍から１０倍に増加してしまうという問題が
ある。また、テープ全体の厚さが増大することを回避す
るために、フィルムキャリアテープ２１Ａを構成するベ
ーステープの厚さを約５０μ〜７５μｍに薄く形成する
ことが要求されるため、機械的強度が不足し、基板とし
て反りやうねりが生じやすく、サポートリング１９を貼
付けるまでの工程での取扱いが難しいという問題があっ
た。The BG having the structure shown in FIG.
In the A package, since the film carrier tape 21A as a substrate is configured as a two-layer, two-metal substrate as described above, the ground layer 31 is formed, and an IC chip that operates at a high speed of 100 MHz or more can be mounted. is there. However, when this two-layer two-metal structure is used, the number of steps is increased as compared with the film carrier tape 21 manufactured by the three-layer one-metal technology shown in FIG. There is a problem that it increases. Further, in order to prevent the thickness of the entire tape from increasing, the thickness of the base tape constituting the film carrier tape 21A is required to be reduced to about 50 μm to 75 μm, so that the mechanical strength is insufficient. However, there is a problem that the substrate is likely to be warped or undulated, and that it is difficult to handle in a process until the support ring 19 is attached.
【０００７】本発明の目的は、高速動作されるＩＣチッ
プを搭載でき、かつ製造が容易な２層２メタル相当のフ
ィルムキャリアテープを用いたＢＧＡパッケージを提供
することにある。An object of the present invention is to provide a BGA package using a film carrier tape equivalent to two layers and two metals, which can mount an IC chip operated at a high speed and is easy to manufacture.
【０００８】[0008]
【課題を解決するための手段】本発明の半導体装置は、
表面に金属箔配線が形成され、この金属配線によってＩ
Ｃチップ接続リードとランドとが形成されたフィルムキ
ャリアテープと、内部にグランド層が形成され、その表
裏面にそれぞれ互いに電気接続されたランドが形成され
ているプリント基板と、前記フィルムキャリアテープと
プリント基板の各表面を接着しかつそれぞれのランドを
相互に電気接続する異方性導電接着剤と、前記フィルム
キャリアテープに設けられたデバイスホール内に内装さ
れ前記接続リードに電気接続されるＩＣチップと、前記
プリント基板の裏面のランドに形成された金属バンプと
を備えている。According to the present invention, there is provided a semiconductor device comprising:
A metal foil wiring is formed on the surface, and the metal wiring
A film carrier tape on which C-chip connection leads and lands are formed, a printed circuit board on which a ground layer is formed and lands electrically connected to each other on the front and back surfaces thereof; An anisotropic conductive adhesive for bonding the respective surfaces of the substrate and electrically connecting the respective lands to each other; and an IC chip provided in a device hole provided in the film carrier tape and electrically connected to the connection lead. And a metal bump formed on a land on the back surface of the printed circuit board.
【０００９】プリント基板に形成されているグランド層
により、ランドでのインダクタンスが低減され、動作周
波数の高いＩＣチップを搭載することが可能となる。ま
た、フィルムキャリアテープは、３層１メタル構成のテ
ープとして構成できるため、２層２メタル構成のテープ
のような製造工数の増大がなく、低コストにかつ容易に
製造することが可能となる。[0010] The ground layer formed on the printed circuit board reduces the inductance at the land, and allows mounting of an IC chip having a high operating frequency. Further, since the film carrier tape can be configured as a three-layer, one-metal tape, there is no increase in the number of manufacturing steps as in a two-layer, two-metal tape, and the film carrier tape can be easily manufactured at low cost.
【００１０】[0010]
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態の断
面図である。同図において、フィルムキャリアテープ１
は、表面に銅箔配線が形成され、この銅箔配線の一部を
ソルダレジスト２で所要の領域を覆うことにより、ソル
ダレジスト２が存在しない領域の前記銅箔配線によって
ランド３ａ、グランド用ランド３ｂが形成される。ま
た、銅箔配線の一部でＩＬＢ４が形成される。一方、前
記フィルムキャリアテープ１に対向して、プリント基板
５が設けられる。このプリント基板５は内部にグランド
層６が形成され、表面に所要パターンの導電膜からなる
ランド７ａ，７ｂが形成され、裏面にランド８が形成さ
れており、前記表面のランド７ａ，７ｂと裏面のランド
８はスルーホール９により相互に接続され、裏面のラン
ド８には半田バンプ１０が形成される。そして、前記フ
ィルムキャリアテープ１とプリント配線基板５は互いの
表面が対向配置され、厚さ方向にのみ導電性を有する異
方性導電接着剤１１で一体的に接続される。また、前記
プリント基板５の表面に設けられているデバイスホール
１２内にＩＣチップ１３が内装され、その電極に前記Ｉ
ＬＢ４が接続され、封止樹脂１４によって封止される。
なお、１５はＩＣチップ１３をマウントするための接着
剤である。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of the first embodiment of the present invention. In the figure, a film carrier tape 1
The copper foil wiring is formed on the surface, and a part of the copper foil wiring is covered with a solder resist 2 to cover a required area, so that the copper foil wiring in the area where the solder resist 2 does not exist is used as the land 3a and the ground land. 3b is formed. Further, ILB4 is formed in a part of the copper foil wiring. On the other hand, a printed board 5 is provided to face the film carrier tape 1. The printed circuit board 5 has a ground layer 6 formed therein, lands 7a and 7b made of a conductive film having a required pattern formed on the front surface, and lands 8 formed on the back surface. Are connected to each other by through holes 9, and solder bumps 10 are formed on the lands 8 on the back surface. The surface of the film carrier tape 1 and the surface of the printed wiring board 5 are opposed to each other, and are integrally connected by an anisotropic conductive adhesive 11 having conductivity only in the thickness direction. Further, an IC chip 13 is mounted in a device hole 12 provided on the surface of the printed board 5, and the IC chip 13
The LB 4 is connected and sealed by the sealing resin 14.
Reference numeral 15 denotes an adhesive for mounting the IC chip 13.
【００１１】ここで前記フィルムキャリアテープ１は、
通常の３層１メタル構成のテープとして製造される。ま
た、前記プリント基板５も通常の、例えばプリント配線
基板の製造方法で製造される。また、フィルムキャリア
テープ１の前記グランド用ランド３ｂはデバイスホール
１２の近くの、例えば１ｍｍ以内の位置に配置し、この
グランド用ランド３ｂに対応してプリント基板５のラン
ド７ｂを配置し、前記接着剤１１で電気的に相互接続す
ることにより、電気的にグランド配線のインダクタンス
Ｌを低減させる。また、プリント基板５内に設けられて
いるグランド層６によって、パッケージ全体がマイクロ
ストリップ構造となるため、フィルムキャリアテープ上
の銅箔配線のインダクタンスも低減される。Here, the film carrier tape 1 is
It is manufactured as a normal three-layer, one-metal tape. The printed circuit board 5 is also manufactured by a normal method, for example, a method of manufacturing a printed circuit board. The land 3b for the ground of the film carrier tape 1 is arranged near the device hole 12, for example, within 1 mm, and the land 7b of the printed circuit board 5 is arranged corresponding to the land 3b for the ground. By electrically connecting with the agent 11, the inductance L of the ground wiring is electrically reduced. In addition, since the entire package has a microstrip structure due to the ground layer 6 provided in the printed board 5, the inductance of the copper foil wiring on the film carrier tape is also reduced.
【００１２】したがって、この構造のＢＧＡパッケージ
では、プリント基板５に形成されているグランド層６の
グランド接続効果により、前記したランド７ｂや銅箔配
線でのインダクタンスが低減されることにより、例えば
動作周波数が１００〜３００ＭＨZ のＩＣチップを搭載
することが可能となる。また、その一方で、フィルムキ
ャリアテープは、３層１メタル構成のテープとして構成
されているため、２層２メタル構成のテープのような製
造工数の増大がなく、低コストにかつ容易に製造するこ
とができる。なお、プリント基板５は、前記したように
既存のプリント配線基板を製造する技術がそのまま利用
できるため、低コストに製造することができることは言
うまでもない。また、フィルムキャリアテープ１とプリ
ント基板５とを接着剤１１で接着する工程は増えること
になるが、この工程はＩＣチップ１３に対してフィルム
キャリアテープ１のＩＬＢ４を接続する工程と同時に行
うことができるため、実質的に工程数が増大されること
はない。Therefore, in the BGA package having this structure, the inductance of the land 7b and the copper foil wiring is reduced by the ground connection effect of the ground layer 6 formed on the printed circuit board 5, and for example, the operating frequency is reduced. There it is possible to mount the IC chip 100~300MH Z. On the other hand, since the film carrier tape is configured as a three-layer, one-metal tape, there is no increase in the number of manufacturing steps as in a two-layer, two-metal tape, and the film carrier tape can be easily manufactured at low cost. be able to. It should be noted that the printed board 5 can be manufactured at low cost because the existing technique for manufacturing a printed wiring board can be used as it is as described above. Further, the number of steps for bonding the film carrier tape 1 and the printed board 5 with the adhesive 11 increases, but this step can be performed simultaneously with the step of connecting the ILB 4 of the film carrier tape 1 to the IC chip 13. As a result, the number of steps is not substantially increased.
【００１３】図２は本発明の第２の実施形態を示す断面
図である。同図において図１の実施形態と等価な部分に
は同一符号を付してあり、その詳細な説明は省略する。
この実施形態では、フィルムキャリアテープ１の裏面に
ヒートスプレッタ１６を接着剤１７で接着し、かつこの
ヒートスプレッタ１６に設けられた凹部内にＩＣチップ
１３を内装し、フィルムキャリアテープ１のＩＬＢ４に
接続し、封止樹脂１４で封止している。また、前記フィ
ルムキャリアテープ１に対して異方性導電接着剤１１に
より接着されるプリント基板５は、フィルムキャリアテ
ープ１のランド３ａ，３ｂにランド７ａ，７ｂが電気的
に接続される。また、プリント基板５には、前記ＩＣチ
ップ１３に対向する位置にエアホール１８が開口されて
おり、前記封止樹脂１４の表面に沿って設けた空隙を外
部に連通させ、放熱性を高めている。FIG. 2 is a sectional view showing a second embodiment of the present invention. In the figure, the same reference numerals are given to the portions equivalent to the embodiment of FIG. 1, and the detailed description thereof will be omitted.
In this embodiment, a heat spreader 16 is adhered to the back surface of the film carrier tape 1 with an adhesive 17, and an IC chip 13 is provided in a recess provided in the heat spreader 16 and connected to the ILB 4 of the film carrier tape 1. It is sealed with a sealing resin 14. Further, lands 7a and 7b of the printed circuit board 5 bonded to the film carrier tape 1 with the anisotropic conductive adhesive 11 are electrically connected to the lands 3a and 3b of the film carrier tape 1. An air hole 18 is opened in the printed circuit board 5 at a position facing the IC chip 13, and a gap provided along the surface of the sealing resin 14 is communicated with the outside to enhance heat radiation. I have.
【００１４】この第２の実施形態においても、プリント
基板５に形成されているグランド層６のグランド接続効
果により、前記したランド７ｂや銅箔配線でのインダク
タンスが低減されることにより、例えば動作周波数が１
００〜３００ＭＨZ のＩＣチップを搭載することが可能
となる。また、その一方で、フィルムキャリアテープ１
は、３層１メタル構成のテープとして構成されているた
め、２層２メタル構成のテープのような製造工数の増大
がなく、低コストにかつ容易に製造することができる。
また、この実施形態では、ヒートスプレッタ１６やエア
ホール１８によりＩＣチップ１３の放熱性を高めること
ができ、大電力化に適応することも可能である。Also in the second embodiment, the inductance of the lands 7b and the copper foil wiring is reduced by the ground connection effect of the ground layer 6 formed on the printed circuit board 5, so that, for example, the operating frequency is reduced. Is 1
It is possible to mount the 00～300MH Z of IC chip. On the other hand, the film carrier tape 1
Since it is configured as a three-layer, one-metal tape, it can be easily manufactured at low cost without increasing the number of manufacturing steps as in a two-layer, two-metal tape.
Further, in this embodiment, the heat dissipation of the IC chip 13 can be enhanced by the heat spreader 16 and the air hole 18, and it is possible to adapt to an increase in power.
【００１５】[0015]
【発明の効果】以上説明したように本発明は、グランド
層を有するプリント基板に、ＩＣチップ接続リードを有
するフィルムキャリアテープを異方性導電接着剤により
接着し、この接着剤によりプリント基板とフィルムキャ
リアテープの各ランドを相互に電気接続し、かつＩＣチ
ップを搭載しているので、プリント基板に設けられたグ
ランド層によってインダクタンスが低減でき、動作周波
数の高いＩＣチップの搭載が可能となる。また、フィル
ムキャリアテープは、グランド層が存在していない３層
１メタル構造で構成できるため、製造コストが低く、安
価なフィルムキャリアテープを用いたＢＧＡ型半導体装
置の実現が可能となる。As described above, according to the present invention, a film carrier tape having IC chip connection leads is adhered to a printed board having a ground layer by an anisotropic conductive adhesive, and the printed board and the film are bonded by the adhesive. Since the lands of the carrier tape are electrically connected to each other and the IC chip is mounted, the inductance can be reduced by the ground layer provided on the printed circuit board, and the IC chip having a high operating frequency can be mounted. Further, since the film carrier tape can be configured with a three-layer one-metal structure without a ground layer, the manufacturing cost is low, and a BGA type semiconductor device using an inexpensive film carrier tape can be realized.
【図１】本発明の第１の実施形態の断面図である。FIG. 1 is a sectional view of a first embodiment of the present invention.
【図２】本発明の第２の実施形態の断面図である。FIG. 2 is a cross-sectional view of a second embodiment of the present invention.
【図３】従来の半導体装置の一例の断面図である。FIG. 3 is a cross-sectional view of an example of a conventional semiconductor device.
【図４】従来の半導体装置の他の例の断面図である。FIG. 4 is a cross-sectional view of another example of a conventional semiconductor device.
【符号の説明】 １ フィルムチップキャリア ３ａ，３ｂ ランド ４ ＩＬＢ ５ プリント基板 ６ グランド層 ７ａ，７ｂ，８ ランド １０ 半田バンプ １１ 異方性導電接着剤 １３ ＩＣチップ １６ ヒートスプレッタ １８ エアホール[Description of Signs] 1 Film chip carrier 3a, 3b Land 4 ILB 5 Printed circuit board 6 Ground layer 7a, 7b, 8 Land 10 Solder bump 11 Anisotropic conductive adhesive 13 IC chip 16 Heat spreader 18 Air hole
Claims (5)
配線によってＩＣチップ接続リードとランドとが形成さ
れたフィルムキャリアテープと、内部にグランド層が形
成され、その表裏面にそれぞれ互いに電気接続されたラ
ンドが形成されているプリント基板と、前記フィルムキ
ャリアテープとプリント基板の各表面を接着しかつそれ
ぞれのランドを相互に電気接続する異方性導電接着剤
と、前記フィルムキャリアテープに設けられたデバイス
ホール内に内装され前記接続リードに電気接続されるＩ
Ｃチップと、前記プリント基板の裏面のランドに形成さ
れた金属バンプとを備えることを特徴とするフィルムキ
ャリアテープを用いたＢＧＡ型半導体装置。1. A film carrier tape in which metal foil wiring is formed on the front surface, an IC chip connection lead and a land are formed by the metal wiring, and a ground layer is formed inside, and the front and back surfaces are electrically connected to each other. A printed substrate on which the formed lands are formed, an anisotropic conductive adhesive for bonding the respective surfaces of the film carrier tape and the printed circuit board and electrically connecting the respective lands to each other, and provided on the film carrier tape. I which is installed in the device hole and electrically connected to the connection lead
A BGA type semiconductor device using a film carrier tape, comprising: a C chip; and a metal bump formed on a land on the back surface of the printed circuit board.
設けられた金属箔配線の一部がソルダレジストで被覆さ
れ、このソルダレジスト間に露呈される前記金属箔配線
によって前記ランドが構成される請求項１に記載のフィ
ルムキャリアテープを用いたＢＧＡ型半導体装置。2. The film carrier tape according to claim 1, wherein a part of the metal foil wiring provided on the surface is covered with a solder resist, and the land is constituted by the metal foil wiring exposed between the solder resists. A BGA type semiconductor device using the film carrier tape according to 1.
ンドと、前記プリント基板の表面のランドとは対向配置
され、前記異方性導電接着剤により対向するランド同士
が電気接続される請求項１または２に記載のフィルムキ
ャリアを用いたＢＧＡ型半導体装置。3. The land on the surface of the film carrier tape and the land on the surface of the printed circuit board are opposed to each other, and the opposed lands are electrically connected by the anisotropic conductive adhesive. A BGA type semiconductor device using the film carrier according to 1.
ートスプレッタが接着され、前記ＩＣチップはこのヒー
トスプレッタにより覆われている請求項１ないし３のい
ずれかに記載のフィルムキャリアを用いたＢＧＡ型半導
体装置。4. A BGA type semiconductor device using a film carrier according to claim 1, wherein a heat spreader is adhered to a back surface of said film carrier tape, and said IC chip is covered with said heat spreader.
向する位置にエアホールが開口されている請求項４に記
載のフィルムキャリアを用いたＢＧＡ型半導体装置。5. The BGA type semiconductor device using a film carrier according to claim 4, wherein an air hole is opened in the printed board at a position facing the IC chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18475997A JP3024596B2 (en) | 1997-07-10 | 1997-07-10 | BGA type semiconductor device using film carrier tape |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18475997A JP3024596B2 (en) | 1997-07-10 | 1997-07-10 | BGA type semiconductor device using film carrier tape |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1131713A JPH1131713A (en) | 1999-02-02 |
| JP3024596B2 true JP3024596B2 (en) | 2000-03-21 |
Family
ID=16158845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18475997A Expired - Lifetime JP3024596B2 (en) | 1997-07-10 | 1997-07-10 | BGA type semiconductor device using film carrier tape |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024596B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401141B1 (en) * | 1999-11-04 | 2003-10-10 | 앰코 테크놀로지 코리아 주식회사 | Substrate for manufacturing semiconductor |
| US6949824B1 (en) | 2000-04-12 | 2005-09-27 | Micron Technology, Inc. | Internal package heat dissipator |
| JP2002237682A (en) * | 2001-02-08 | 2002-08-23 | Cmk Corp | Multilayer printed circuit board having component- mounting recess, and its manufacturing method |
| JP4899645B2 (en) * | 2006-06-02 | 2012-03-21 | 株式会社村田製作所 | Module parts and manufacturing method thereof |
-
1997
- 1997-07-10 JP JP18475997A patent/JP3024596B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1131713A (en) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (en) | Semiconductor device package and semiconductor device | |
| US20030222344A1 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
| KR20080031119A (en) | Semiconductor device | |
| WO2006132151A1 (en) | Interposer and semiconductor device | |
| JP2003522401A (en) | Stacked integrated circuit package | |
| JPH0917919A (en) | Semiconductor device | |
| JP3312611B2 (en) | Film carrier type semiconductor device | |
| JP3944898B2 (en) | Semiconductor device | |
| JP3024596B2 (en) | BGA type semiconductor device using film carrier tape | |
| JPH0878572A (en) | Semiconductor package and manufacturing method thereof as well as circuit board and electronic equipment using the same | |
| JP3450477B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002057238A (en) | Integrated circuit package | |
| CN113964093A (en) | Packaging structure and preparation method thereof | |
| KR20020086000A (en) | Manufacturing method of PCB and PCB thereby | |
| US11532543B2 (en) | Manufacturing method of package carrier | |
| JP3033541B2 (en) | TAB tape, semiconductor device, and method of manufacturing semiconductor device | |
| JP3149836B2 (en) | Semiconductor device | |
| JPH0645763A (en) | Printed wiring board | |
| JPH10256414A (en) | Semiconductor package | |
| JPH11508409A (en) | Electronic package with improved pad design | |
| JPH11204565A (en) | Semiconductor device | |
| JP2001267460A (en) | Semiconductor device | |
| JPH11111882A (en) | Bga type semiconductor device and wiring board for the device | |
| CN113838829A (en) | Package carrier and method for manufacturing the same | |
| JPH05315481A (en) | Film carrier semiconductor device and manufacturing method thereof |