JP3024555B2 - Optical waveguide device and method of manufacturing the same - Google Patents

Optical waveguide device and method of manufacturing the same

Info

Publication number
JP3024555B2
JP3024555B2 JP8180284A JP18028496A JP3024555B2 JP 3024555 B2 JP3024555 B2 JP 3024555B2 JP 8180284 A JP8180284 A JP 8180284A JP 18028496 A JP18028496 A JP 18028496A JP 3024555 B2 JP3024555 B2 JP 3024555B2
Authority
JP
Japan
Prior art keywords
optical waveguide
buffer layer
terrace structure
antistatic film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8180284A
Other languages
Japanese (ja)
Other versions
JPH1026745A (en
Inventor
俊之 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8180284A priority Critical patent/JP3024555B2/en
Publication of JPH1026745A publication Critical patent/JPH1026745A/en
Application granted granted Critical
Publication of JP3024555B2 publication Critical patent/JP3024555B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は光導波路を伝送され
る光波の変調、光路切り替え等を行う光導波路デバイス
に関し、特に基板中に設けた光導波路上にバッファ層を
介して電極を有する構造の光導波路デハイスとその製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical waveguide device for modulating an optical wave transmitted through an optical waveguide, switching an optical path, and the like. The present invention relates to an optical waveguide dehice and a method for manufacturing the same.

【0002】[0002]

【従来の技術】光通信システムの実用化には、光路切り
替えや光の変調が不可欠である。このために用いられる
光導波路型のデバイスが有力である。光スイッチや光変
調器に用いられる誘電体光導波路を形成する基板として
は、リチウムナイオベート系、リチウムタンタレート系
が用いられている。これらの基板上に金属Ti等をパタ
ーン化して、熱拡散し、基板との屈折率を変化させて光
導波路を形成する。光路の切り替え、変調は基板の電気
光学効果(電界に伴って屈折率が変化する現象)と導波
光の干渉を利用し、光導波路に電界を印加することによ
って行われる。このために形成される電極は、導波光の
伝搬損失を抑えるために、Al2 3 、SiO2 等によ
る光学バッファ層を介して、光導波路上に形成される。
基板方位によってはバッファ層を介さない場合もある
が、変調効率の観点からバッファ層を介することが多
い。
2. Description of the Related Art Optical path switching and light modulation are indispensable for practical use of an optical communication system. Optical waveguide devices used for this purpose are promising. As a substrate on which a dielectric optical waveguide used for an optical switch or an optical modulator is formed, a lithium niobate system or a lithium tantalate system is used. An optical waveguide is formed by patterning metal Ti or the like on these substrates and thermally diffusing them, changing the refractive index with the substrates. Switching and modulation of the optical path are performed by applying an electric field to the optical waveguide, utilizing the electro-optic effect of the substrate (a phenomenon in which the refractive index changes with the electric field) and the interference of guided light. The electrode formed for this purpose is formed on the optical waveguide via an optical buffer layer of Al 2 O 3 , SiO 2 or the like in order to suppress the propagation loss of the guided light.
Depending on the substrate orientation, there is a case where the buffer layer is not interposed, but in many cases, the buffer layer is interposed from the viewpoint of modulation efficiency.

【0003】例えば、Z−cutLiNbO3 基板を用
いた、光変調器の構成例を図14に示す。(a)は平面
図を表し、(b)は断面図である。入射光L1をニオブ
酸リウチム基板(LiNbO3 )11に形成した光導波
路12に伝搬させ、マッハツェンダ型変調部16にて2
つに分波させる。マッハツェンダ型変調部16において
2本の光導波路12の間の位相差をつけるために、光導
波路12上にバッファ層13を介して形成した制御電極
14で各導波路に電界を印加する。その後、再び合波さ
せ、出射光L2の光強度の変調を行う。この構造におい
て、デバイスの温度が変化すると、基板11の焦電効果
により生じた電荷と、制御電極14の下に偏在する電荷
とによって、新たに作られた内部電界のために、例えば
光変調路のバイアス点が温度と共にシフトする無バイア
ス動作点シフトが発生する。また、電界制御時にバッフ
ァ層13中の不純物の分極によって生じる反電界が、光
変調器の動作点を電界印加時間と共にシフトさせるDC
ドリフト現象を引き起こす。
For example, FIG. 14 shows a configuration example of an optical modulator using a Z-cutLiNbO 3 substrate. (A) is a plan view, and (b) is a cross-sectional view. The incident light L1 is propagated through the optical waveguide 12 formed on the lithium niobate niobate substrate (LiNbO 3 ) 11, and the Mach-Zehnder type modulation unit 16
Split the wave into two. In order to provide a phase difference between the two optical waveguides 12 in the Mach-Zehnder type modulator 16, an electric field is applied to each waveguide by a control electrode 14 formed on the optical waveguide 12 via a buffer layer 13. After that, they are multiplexed again, and the light intensity of the emitted light L2 is modulated. In this structure, when the temperature of the device changes, the charge generated by the pyroelectric effect of the substrate 11 and the charge unevenly distributed under the control electrode 14 cause, for example, an optical modulation path due to a newly created internal electric field. Bias point shifts with temperature. In addition, an anti-electric field generated by polarization of impurities in the buffer layer 13 during electric field control causes the operating point of the optical modulator to shift with the electric field application time.
Causes a drift phenomenon.

【0004】このような無バイアス動作点シフトの抑圧
のために、例えば、特開平5−88125号公報に記載
の技術では、図12に示すように、制御電極14の下に
導電性を有する微粒子を分散させた溶媒を塗布すること
により帯電防止膜15を形成し、この帯電防止膜15に
よって前記した動作点シフトを抑えることが提案されて
いる。
In order to suppress such a bias-free operating point shift, for example, in the technique described in Japanese Patent Application Laid-Open No. Hei 5-88125, as shown in FIG. It has been proposed that an antistatic film 15 is formed by applying a solvent in which is dispersed, and the above-mentioned operating point shift is suppressed by the antistatic film 15.

【0005】一方、この種の光導波路デバイスに求めら
れている機能は、前記した無デバイス動作点シフトの抑
圧の他に、DCドリフト抑圧や駆動電圧の低減がある。
このため、特願平6−309707号では、図13に示
すように、制御用電極14の間に帯電防止膜15Aを平
行な複数本のスリット状に形成する技術が提案されてい
る。
On the other hand, functions required for this type of optical waveguide device include DC drift suppression and drive voltage reduction in addition to the above-described suppression of the device-free operating point shift.
For this reason, Japanese Patent Application No. 6-309707 proposes a technique of forming an antistatic film 15A into a plurality of parallel slits between control electrodes 14, as shown in FIG.

【0006】[0006]

【発明が解決しようとする課題】この図13に示す構造
の光導波路デバイスにおいて前記した帯電防止膜を形成
する場合には、通常基板11上にバッファ層13、制御
用電極14を形成し、かつその全面に帯電防止膜を成膜
した上で、この帯電防止膜をフォトリソグラフィ技術に
より選択的にエッチングして形成する方法が採用される
が、前工程において形成されている制御用電極14の間
に帯電防止膜を形成しようとする場合には、制御用電極
14とバッファ層13の表面高さの差によって表面の平
坦性が失われており、フォトリソグラフィ工程のフォト
レジスト膜の表面に凹凸が生じてしまう。このため、こ
の凹凸によりフォトマスクパターンをフォトレジストに
密着させることができず、フォトマスクパターンをフォ
トレジストに対して高精度に転写することが困難にな
る。この結果、形成される帯電防止膜の寸法精度が低下
され、光導波路デバイスの初期の特性を得ることが困難
になるとともに、帯電防止膜の製造歩留り、換言すれば
光導波路デバイスの生産性が劣化されるという問題が生
じる。
The structure shown in FIG.
When the antistatic film is formed in the optical waveguide device described above , the buffer layer 13 is usually provided on the substrate 11 and
A method of forming the electrode 14 for use, forming an antistatic film on the entire surface thereof, and selectively etching the antistatic film by photolithography is adopted. When an antistatic film is to be formed between the control electrodes 14, the flatness of the surface is lost due to the difference in surface height between the control electrodes 14 and the buffer layer 13 . Irregularities occur on the surface of the photoresist film. For this reason, the photomask pattern cannot be brought into close contact with the photoresist due to the unevenness, and it becomes difficult to transfer the photomask pattern to the photoresist with high accuracy. As a result, the dimensional accuracy of the formed antistatic film is reduced, and it becomes difficult to obtain the initial characteristics of the optical waveguide device, and the production yield of the antistatic film, in other words, the productivity of the optical waveguide device is deteriorated. The problem arises.

【0007】本発明では、帯電防止膜の寸法精度を高め
て特性の向上を図るとともに、その生産性の向上を可能
にした光導波路デバイスとその製造方法を提供すること
にある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an optical waveguide device and a method for manufacturing the same, which improve the characteristics by improving the dimensional accuracy of the antistatic film and improve the productivity.

【0008】[0008]

【課題を解決するための手段】本発明の光導波路デバイ
スは、基板に形成された光導波路上のバッファ層に隣接
する位置にテラス構造を有しており、このテラス構造の
上に、前記光導波路に近接して形成され、かつ制御電極
の間では複数本のスリット状に形成された帯電防止膜
形成されており、前記テラス構造は前記バッファ層と同
程度の厚さで、前記帯電防止膜の幅より大きな幅で形成
されていることを特徴とする。ここで、テラス構造は、
バッファ層と同じあるいは他の絶縁性材料で構成され
る。また、テラス構造はバッファ層に隣接する位置にお
いてバッファ層に密接された状態で、あるいは複数に分
割された構成とされる。さらに、テラス構造は、光導波
路を挟んで対称な位置に形成されることが好ましい。
The optical waveguide device of the present invention, in order to solve the problem] has a terrace structure at a position adjacent to the buffer layer on the optical waveguide formed in the substrate, on the terrace structure, the light guide A control electrode formed in close proximity to the waveguide;
Between them, a plurality of antistatic films formed in a slit shape are formed , and the terrace structure is formed to have a thickness approximately equal to that of the buffer layer and a width larger than the width of the antistatic film. It is characterized by the following. Here, the terrace structure is
It is made of the same or another insulating material as the buffer layer. Further, the terrace structure has a configuration in which the terrace structure is in close contact with the buffer layer at a position adjacent to the buffer layer or is divided into a plurality. Further, the terrace structure is preferably formed at a position symmetrical with respect to the optical waveguide.

【0009】 また、本発明の製造方法は、基板に光導
波路を形成する工程と、前記基板上の光導波路上にバッ
ファ層を形成する工程と、全面に所要材料の膜を前記バ
ッファ層と同程度の厚さに形成し、かつフォトリソグラ
フィ工程により選択的にエッチングして前記光導波路に
近接する位置にテラス構造を形成する工程と、全面に帯
電防止膜を形成する工程と、フォトリソグラフィ工程に
より前記帯電防止膜を少なくとも前記テラス構造の上に
当該テラス構造よりも小さい幅寸法であって、制御電極
の間では複数本のスリット状に残すようにパターン形成
する工程と、前記バッファ層上の光導波路上に制御電極
を形成する工程とを含むことを特徴とする。
Further, the manufacturing method of the present invention includes a step of forming an optical waveguide on the substrate, a step of forming a buffer layer on the optical waveguide on the substrate, and a step of forming a film of a required material on the entire surface in the same manner as the buffer layer. A step of forming a terrace structure at a position close to the optical waveguide by selectively etching by a photolithography step, a step of forming an antistatic film on the entire surface, and a photolithography step. The antistatic film has a width dimension at least on the terrace structure smaller than the terrace structure , and the control electrode
The method includes a step of forming a pattern so as to leave a plurality of slits, and a step of forming a control electrode on the optical waveguide on the buffer layer.

【0010】[0010]

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は本発明の第1の実施形態の斜
視図である。電気光学効果を有するLiNbO3 基板1
の表面部にTiを温度900〜1100℃で拡散し、基
板中に深さ3〜10μmの領域に屈折率を大きくした光
導波路2を作製する。このような、光導波路2の上にS
iO2バッファ層3が厚さ500〜2000nmの厚さ
に成膜される。また、このSiO2 バッファ層3の一部
を利用して前記光導波路2の間にテラス構造6を形成す
る。そして、前記基板1ないしテラス構造6の上にSi
からなる帯電防止膜5が所要パターンに形成され、かつ
前記光導波路上のバッファ層3上に制御用電極4が形成
され、これにより光強度変調器が作製される。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view of the first embodiment of the present invention. LiNbO 3 substrate 1 having electro-optic effect
Is diffused at a temperature of 900 to 1100 ° C. on the surface of the substrate to produce an optical waveguide 2 having a large refractive index in a region having a depth of 3 to 10 μm in the substrate. Such an S waveguide on the optical waveguide 2
The iO 2 buffer layer 3 is formed to a thickness of 500 to 2000 nm. Further, a terrace structure 6 is formed between the optical waveguides 2 using a part of the SiO 2 buffer layer 3. Then, Si is placed on the substrate 1 or the terrace structure 6.
Is formed in a required pattern, and a control electrode 4 is formed on the buffer layer 3 on the optical waveguide, thereby producing a light intensity modulator.

【0011】図2は図1の光強度変調器の製造方法を工
程順に示す図である。先ず、図2(a)に示されるよう
に、Z−cutのLiNbO3 基板1に、光導波路2を
形成する。これは、Z−cutLiNbO3 基板1に、
図外のTi膜をフォトリソグラフィ技術により所要のパ
ターンに形成し、その後熱拡散法によりTiを前記基板
1に選択的に拡散させることで光導波路2を形成する。
次いで、図2(b)に示されるように、全面にSiO2
膜を形成した後、フォトリソグラフィ技術により所要パ
ターンに形成し、前記光導波2上にバッファ層3を選択
的に形成し、かつこれらバッファ層3の間の基板1上に
テラス構造6を形成する。さらに、図2(c)に示すよ
うに、全面に帯電防止膜としてSi膜を形成し、図示は
省略するがその上にフォトレジスト膜を形成し、このフ
ォトレジスト膜にフォトマスクを密着させた上で露光、
現像を行ってフォトレジストマスクを形成し、このフォ
トレジストマスクを利用して帯電防止膜5を所要のパタ
ーンに形成する。しかる上で、図2(d)に示されてい
るように前記フォトレジストマスクを除去した後に、前
記バッファ層3上に制御電極4を形成する。
FIG. 2 is a diagram showing a method of manufacturing the light intensity modulator of FIG. 1 in the order of steps. First, as shown in FIG. 2A, an optical waveguide 2 is formed on a Z-cut LiNbO 3 substrate 1. This is because the Z-cutLiNbO 3 substrate 1
An optical waveguide 2 is formed by forming a Ti film (not shown) into a required pattern by photolithography and then selectively diffusing Ti into the substrate 1 by a thermal diffusion method.
Then, as shown in FIG. 2 (b), SiO 2 on the entire surface
After the film is formed, a desired pattern is formed by photolithography technology, a buffer layer 3 is selectively formed on the optical waveguide 2, and a terrace structure 6 is formed on the substrate 1 between the buffer layers 3. . Further, as shown in FIG. 2C, a Si film was formed as an antistatic film on the entire surface, and although not shown, a photoresist film was formed thereon, and a photomask was adhered to the photoresist film. Exposure on the
Development is performed to form a photoresist mask, and the antistatic film 5 is formed in a required pattern using the photoresist mask. Then, after removing the photoresist mask as shown in FIG. 2D, a control electrode 4 is formed on the buffer layer 3.

【0012】このようにバッファ層3の間に、これと同
じ膜厚のテラス構造6を形成していることにより、テラ
ス構造6上に成膜される帯電防止膜5の表面高さは、バ
ッファ層3上における帯電防止膜と同じ高さ位置とな
り、両者間での平坦化が実現される。したがって、バッ
ファ層3の上部とテラス構造6の上部とにおいて、フォ
トマスクはフォトレジストに密着されることになり、フ
ォトマスクにより形成されるフォトレジストマスクの寸
法精度は高いものとなり、したがってこのフォトレジス
トマクスにより形成される帯電防止膜のパターン寸法も
高精度に形成される。これにより、無デバイス動作点シ
フト、DCドリフト、駆動電圧等における特性が改善さ
れ、かつその一方で高精度な帯電防止膜の形成が可能と
なり、製造歩留りの向上が可能となる。
Since the terrace structure 6 having the same thickness as the buffer structure 3 is formed between the buffer layers 3, the surface height of the antistatic film 5 formed on the terrace structure 6 can be reduced. The position is the same as the position of the antistatic film on the layer 3, and flattening between the two is realized. Therefore, the photomask is in close contact with the photoresist above the buffer layer 3 and above the terrace structure 6, and the dimensional accuracy of the photoresist mask formed by the photomask is high. The pattern size of the antistatic film formed by the mask is also formed with high precision. As a result, the characteristics in the device-free operating point shift, the DC drift, the drive voltage, and the like are improved, and at the same time, it is possible to form the antistatic film with high accuracy, and to improve the manufacturing yield.

【0013】因みに、図3は図1の実施形態によるSi
帯電防止膜の形成時の製造歩留まりと、従来デバイスの
製造歩留りとを比較した結果を示す。このように、図1
の実施形態では従来品の約3倍の製造歩留まりが確保で
きた。この光変調器の特性は、動作電圧2.8V、挿入
損失4.0dB、消光比30dB、光変調帯域5Gb/
sである。
FIG. 3 shows the Si according to the embodiment of FIG.
The result of comparing the production yield at the time of forming the antistatic film with the production yield of the conventional device is shown. Thus, FIG.
In the embodiment, the production yield about three times that of the conventional product could be secured. The characteristics of this optical modulator include an operating voltage of 2.8 V, an insertion loss of 4.0 dB, an extinction ratio of 30 dB, and an optical modulation band of 5 Gb /.
s.

【0014】図4は本発明の第2の実施形態を示す図で
あり、ここではテラス構造6Aは、バッファ層3を構成
するSiO2 とは異なる絶縁性を有する材料で形成す
る。この場合には、バッファ層3を形成した後に、改め
て絶縁膜を形成し、これをバッファ層3の間にのみ残す
ようにフォトリソグラフィ工程により形成し、テラス構
造6Aを形成する。その後の構成は図2の工程と同じで
あり、テラス構造6Aを含む基板上に帯電防止膜5を形
成する。この第2実施形態では、テラス構造6Aをバッ
ファ層3とは独立した工程で形成できるため、その膜厚
やエッチング工程を管理することで、高精度のテラス構
造の製造が可能となる。
FIG. 4 is a view showing a second embodiment of the present invention. Here, the terrace structure 6A is formed of a material having an insulating property different from that of SiO 2 constituting the buffer layer 3. In this case, after the buffer layer 3 is formed, an insulating film is formed again, and the insulating film is formed by a photolithography process so as to remain only between the buffer layers 3, thereby forming the terrace structure 6A. Subsequent configuration is the same as that of the process of FIG. 2, and the antistatic film 5 is formed on the substrate including the terrace structure 6A. In the second embodiment, since the terrace structure 6A can be formed in a process independent of the buffer layer 3, a high-precision manufacture of the terrace structure is possible by controlling the thickness and the etching process.

【0015】図5は本発明の第3の実施形態を示す図で
あり、ここではテラス構造6Bはバッファ層3および帯
電防止膜5のそれぞれと異なる導電性を有する材料で形
成する。その製造方法は第2の実施形態と同じである。
この場合でも、テラス構造6Bによりフォトレジストの
平坦化が図れ、高精度な帯電防止膜が形成される。ま
た、一般に、導電性の材料はフォトレジストに対する密
着性がSiO2 等の絶縁体に比べて良好であるものが多
く、フォトリソグラフィ工程における微細な加工に適し
ている。
FIG. 5 is a view showing a third embodiment of the present invention. Here, the terrace structure 6B is formed of a material having a different conductivity from each of the buffer layer 3 and the antistatic film 5. The manufacturing method is the same as in the second embodiment.
Also in this case, the flattening of the photoresist can be achieved by the terrace structure 6B, and a highly accurate antistatic film is formed. In general, many conductive materials have better adhesiveness to a photoresist than an insulator such as SiO 2 , and are suitable for fine processing in a photolithography process.

【0016】図6は第1の参考例を示す図であり、テラ
ス構造6Cは導電性の帯電防止膜5と同一材料で形成す
る。基板1に光導波路2を形成し、バッファ層3を形成
した後、導電性帯電防止膜を形成し、フォトリソグラフ
ィ工程によりテラス構造6Cを形成する。その上に再度
帯電防止膜を形成し、フォトリソグラフィ工程によりパ
ターン形成し、帯電防止膜5を形成する。この場合にお
いても、テラス構造6Cによりフォトレジストの平坦化
が図れ、帯電防止膜5の高精度化が可能となる。また、
帯電防止膜5のエッチングを行うと、テラス構造6Cも
同時にエッチングされるため、エッチング終了点を厳格
に管理する必要がなく、非常に微細な構造を実現するこ
とが可能となる。
FIG. 6 is a view showing a first reference example . The terrace structure 6C is formed of the same material as the conductive antistatic film 5. After forming the optical waveguide 2 on the substrate 1 and forming the buffer layer 3, a conductive antistatic film is formed, and a terrace structure 6C is formed by a photolithography process. An antistatic film is formed thereon again, and a pattern is formed by a photolithography process to form an antistatic film 5. Also in this case, the flattening of the photoresist can be achieved by the terrace structure 6C, and the precision of the antistatic film 5 can be improved. Also,
When the antistatic film 5 is etched, the terrace structure 6C is also etched at the same time, so that it is not necessary to strictly control the etching end point, and a very fine structure can be realized.

【0017】図7は本発明の第4の実施形態を示す図で
あり、ここではテラス構造6Dをバッファ層3に隣接さ
せ、かつこれに密接させた状態に形成している。第1実
施形態のように、バッファ層3と同一材料でテラス構造
を形成する場合には、このような構造をとることで、バ
ッファ層3とテラス構造6Dとを一体化されたパターン
としてフォトリソグラフィ工程により形成できるため、
その平坦性が高められ、かつその上に形成される帯電防
止膜5の膜厚も均一化され、高精度化が促進される。
FIG. 7 is a view showing a fourth embodiment of the present invention. In this embodiment, a terrace structure 6D is formed adjacent to the buffer layer 3 and in close contact therewith. When the terrace structure is formed of the same material as the buffer layer 3 as in the first embodiment, by adopting such a structure, the buffer layer 3 and the terrace structure 6D are formed as an integrated pattern by photolithography. Because it can be formed by the process,
The flatness is enhanced, and the thickness of the antistatic film 5 formed thereon is also made uniform, which promotes high precision.

【0018】図8は本発明の第2の参考例を示す図であ
り、第4の実施形態と同様にバッファ層3に隣接かつ密
接してテラス構造6Eを形成する。ただし、ここではテ
ラス構造6Eの材料として導電性の材料を用いている。
この場合には、テラス構造6Eとバッファ層3とが隣接
されているため、テラス構造6Eがバッファ層3とは異
なる工程で形成された場合でもテラス構造6E上の帯電
防止膜5における平坦性が確保でき、かつ、テラス構造
6Eが導電材であることから得られるフォトレジストと
の密着性により、微細加工が可能になる。
FIG. 8 is a view showing a second reference example of the present invention, and a terrace structure 6E is formed adjacent to and close to the buffer layer 3 similarly to the fourth embodiment. However, a conductive material is used here as the material of the terrace structure 6E.
In this case, since the terrace structure 6E and the buffer layer 3 are adjacent to each other, even when the terrace structure 6E is formed in a step different from that of the buffer layer 3, the flatness of the antistatic film 5 on the terrace structure 6E is improved. Fine processing can be ensured by the close contact with the photoresist obtained because the terrace structure 6E is a conductive material.

【0019】図9は本発明の第3の参考例を示す図であ
り、第6の実施形態と同様にバッファ層3に隣接してテ
ラス構造6Fを形成する。また、ここではテラス構造6
Fの材料を帯電防止膜5と同一にしている。このような
構造をとることで、第6の実施形態および第4の実施形
態においてそれぞれ説明した利点をそのまま得ることが
でき、帯電防止膜5のエッチング加工によって、非常に
微細な複数の構造(帯電防止膜の複数スリット構造)を
形成できる。
FIG. 9 is a view showing a third reference example of the present invention, and a terrace structure 6F is formed adjacent to the buffer layer 3 similarly to the sixth embodiment. Here, the terrace structure 6
The material of F is the same as the antistatic film 5. By adopting such a structure, the advantages described in the sixth embodiment and the fourth embodiment can be obtained as they are, and by etching the antistatic film 5, a plurality of very fine structures (charged (A multi-slit structure of the protective film).

【0020】図10は第4の参考例を示す図であり、テ
ラス構造6Gとして複数個のテラスが近接して配置され
た例である。このような構成においてもテラス構造6G
上に形成される帯電防止膜5を高精度に形成できる。ま
た、この実施形態では、テラス構造6Gの面積を低減す
ることができるため、テラス構造6Gにおける応力の集
中が緩和でき、基板1に対する応力の影響が防止され
る。すなわち、応力によって電気光学効果が発生し、光
導波路2の屈折率が温度によって変化することで、デバ
イスの動作安定性が低下する。特に光導波路2の付近で
発生した応力は、直接デバイスに影響するので問題とな
る。この点で、この実施形態では基板応力に伴う歪みが
緩和され、光導波路デバイスの温度安定性が高められ
る。なお、テラス構造6Gの材料は、バッファ層や帯電
防止膜と同一であっても、また異なる材料であっても、
またそれらの組み合わせであってもよい。
FIG. 10 is a diagram showing a fourth reference example, in which a plurality of terraces are arranged in close proximity as a terrace structure 6G. Even in such a configuration, the terrace structure 6G
The antistatic film 5 formed thereon can be formed with high precision. In this embodiment, since the area of the terrace structure 6G can be reduced, the concentration of stress in the terrace structure 6G can be reduced, and the influence of the stress on the substrate 1 can be prevented. That is, the electro-optic effect occurs due to the stress, and the refractive index of the optical waveguide 2 changes depending on the temperature, thereby lowering the operation stability of the device. In particular, the stress generated near the optical waveguide 2 is a problem because it directly affects the device. In this regard, in this embodiment, the distortion due to the substrate stress is reduced, and the temperature stability of the optical waveguide device is improved. The material of the terrace structure 6G may be the same as the material of the buffer layer or the antistatic film, or may be a different material.
Further, a combination thereof may be used.

【0021】 図11は本発明の第5の参考例を示す図
であり、ここでは複数本の光導波路2に関して、各光導
波路毎に線対称なテラス構造6Hを有しており、この対
称構造によって第8実施形態の温度安定性をさらに高め
ることが可能となる。すなわち、このデバイスに温度変
化が生じて、1つの光導波路2の領域に応力が発生して
その領域の屈折率が変化しても、同様の屈折率変化が隣
接する光導波路2にも発生するようになっている。した
がって、各導波路の屈折率は変化するものの、同様な変
化であれば、温度変化に対する動作点シフトは抑圧さ
れ、第8の実施形態よりもさらに温度安定性を高めるこ
とが可能となる。ここで、応力分散のために形成するテ
ラス構造の材料は特に限定されるものではなく、プロセ
スが最も容易になるものが採用できる。
FIG. 11 is a view showing a fifth reference example of the present invention. In this case, a plurality of optical waveguides 2 have a line-symmetric terrace structure 6H for each optical waveguide. Thereby, the temperature stability of the eighth embodiment can be further improved. That is, even if a temperature change occurs in this device and a stress is generated in a region of one optical waveguide 2 and the refractive index of the region changes, a similar refractive index change also occurs in the adjacent optical waveguide 2. It has become. Accordingly, although the refractive index of each waveguide changes, if the change is the same, the shift of the operating point with respect to the temperature change is suppressed, and the temperature stability can be further improved as compared with the eighth embodiment. Here, the material of the terrace structure formed for dispersing the stress is not particularly limited, and a material that can be most easily processed can be employed.

【0022】なお、本発明は以上の各実施形態にかかわ
らず、構造的に同一のものが得られるならば、製造に用
いられる装置やプロセスは前記したものに限定されるこ
とはない。また、テラス構造や帯電防止膜の材料は前記
した以外のものが利用できることも言うまでもない。
The present invention is not limited to the above-described devices and processes, provided that the same structure can be obtained irrespective of the above embodiments. Needless to say, materials other than those described above can be used for the terrace structure and the antistatic film.

【0023】[0023]

【発明の効果】以上説明したように、本発明は光導波路
を利用して光を制御するデバイスにおいて、光導波路に
近接してバッファ層と同程度の厚さのテラス構造を設
け、このテラス構造上に幅寸法の小さい帯電防止膜を形
成しているので、この帯電防止膜によって光導波路デバ
イスにおける動作点シフト、DCドリフト、駆動電圧等
の抑制、低減が可能となり、デバイス特性を改善するこ
とができるとともに、テラス構造により帯電防止膜の平
坦化を図り、帯電防止膜を高精度に形成することを可能
にして製造歩留りを向上することができ、しかも温度安
定性を高めててデバイスの動作安定性を向上することが
できる効果がある。
As described above, according to the present invention, in a device for controlling light using an optical waveguide, a terrace structure having a thickness similar to that of a buffer layer is provided in proximity to the optical waveguide, and this terrace structure is provided. Since an antistatic film having a small width is formed on the upper surface, the antistatic film enables suppression and reduction of an operating point shift, a DC drift, a driving voltage, and the like in an optical waveguide device, thereby improving device characteristics. In addition, the terrace structure enables the antistatic film to be flattened, enabling the antistatic film to be formed with high accuracy, thereby improving the production yield, and improving the temperature stability to stabilize the operation of the device. There is an effect that the property can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態の構造を示す斜視図で
ある。
FIG. 1 is a perspective view showing a structure of a first embodiment of the present invention.

【図2】第1の実施形態の製造方法を工程順に示す図で
ある。
FIG. 2 is a view showing a manufacturing method of the first embodiment in the order of steps.

【図3】第1の実施形態と従来との製造歩留りを比較し
て示す図である。
FIG. 3 is a diagram showing a comparison between the first embodiment and a conventional manufacturing yield.

【図4】本発明の第2の実施形態の構造を示す斜視図で
ある。
FIG. 4 is a perspective view showing a structure of a second embodiment of the present invention.

【図5】本発明の第3の実施形態の構造を示す斜視図で
ある。
FIG. 5 is a perspective view showing a structure of a third embodiment of the present invention.

【図6】本発明の第1の参考例の構造を示す斜視図であ
る。
FIG. 6 is a perspective view showing a structure of a first reference example of the present invention.

【図7】本発明の第4の実施形態の構造を示す斜視図で
ある。
FIG. 7 is a perspective view showing a structure of a fourth embodiment of the present invention.

【図8】本発明の第2の参考例の構造を示す斜視図であ
る。
FIG. 8 is a perspective view showing a structure of a second reference example of the present invention.

【図9】本発明の第3の参考例の構造を示す斜視図であ
る。
FIG. 9 is a perspective view showing a structure of a third reference example of the present invention.

【図10】本発明の第4の参考例の構造を示す斜視図で
ある。
FIG. 10 is a perspective view showing a structure of a fourth reference example of the present invention.

【図11】本発明の第5の参考例の構造を示す斜視図で
ある。
FIG. 11 is a perspective view showing the structure of a fifth reference example of the present invention.

【図12】従来の光導波路デバイスの一例の斜視図であ
る。
FIG. 12 is a perspective view of an example of a conventional optical waveguide device.

【図13】従来の光導波路デバイスの他の例の斜視図で
ある。
FIG. 13 is a perspective view of another example of the conventional optical waveguide device.

【図14】本発明が適用可能な光導波路デバイスの平面
図と断面図である。
FIG. 14 is a plan view and a cross-sectional view of an optical waveguide device to which the present invention can be applied.

【符号の説明】[Explanation of symbols]

1 基板 2 光導波路 3 バッファ層 4 制御用電極 5 帯電防止膜 6,6A〜6H テラス構造 DESCRIPTION OF SYMBOLS 1 Substrate 2 Optical waveguide 3 Buffer layer 4 Control electrode 5 Antistatic film 6, 6A-6H Terrace structure

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板に形成されて光波を伝送する光導波
路と、この光導波上に形成されたバッファ層と、前記光
導波路上の前記バッファ層上に形成された制御電極と、
前記光導波路に近接して形成され、かつ前記制御電極の
間では複数本のスリット状に形成された帯電防止膜とを
備える光導波路デバイスにおいて、前記基板上のバッフ
ァ層に隣接する位置にテラス構造を有し、このテラス構
造の上に前記帯電防止膜が形成されており、前記テラス
構造は前記バッファ層と同程度の厚さで、前記帯電防止
膜の幅より大きな幅で形成されていることを特徴とする
光導波路デバイス。
An optical waveguide formed on a substrate and transmitting a light wave; a buffer layer formed on the optical waveguide; a control electrode formed on the buffer layer on the optical waveguide;
Formed in close proximity to the optical waveguide and of the control electrode;
In between, the optical waveguide device comprising a plurality of antistatic films formed in the shape of a slit , has a terrace structure at a position adjacent to the buffer layer on the substrate, the antistatic film on the terrace structure An optical waveguide device, wherein the terrace structure is formed with a thickness substantially equal to a thickness of the buffer layer and a width larger than a width of the antistatic film.
【請求項2】 前記テラス構造は、前記バッファ層と同
じまたは異なる絶縁性材料で構成される請求項1に記載
の光導波路デバイス。
2. The optical waveguide device according to claim 1, wherein the terrace structure is made of the same or different insulating material as the buffer layer.
【請求項3】 前記テラス構造は前記バッファ層に隣接
する位置において当該バッファ層に密接された状態で形
成される請求項1または2に記載の光導波路デバイス。
3. An optical waveguide device according to claim 1 or 2, wherein the terrace structure is formed in a state of close contact with the to the buffer layer at a position adjacent to the buffer layer.
【請求項4】 前記テラス構造は、複数に分割された構
成とされる請求項1ないしのいずれかに記載の光導波
路デバイス。
Wherein said terrace structure, the optical waveguide device according to any one of claims 1 to 3 are divided into a plurality.
【請求項5】 前記テラス構造は、前記光導波路を挟ん
で対称な位置に形成される請求項1ないしのいずれか
に記載の光導波路デバイス。
Wherein said terrace structure, the optical waveguide device according to any one of claims 1 to 4 are formed at positions symmetrical across the waveguide.
【請求項6】 基板に光導波路を形成する工程と、前記
基板上の光導波路上にバッファ層を形成する工程と、全
面に所要材料の膜を前記バッファ層と同程度の厚さに形
成し、かつフォトリソグラフィ工程により選択的にエッ
チングして前記光導波路に近接する位置にテラス構造を
形成する工程と、全面に帯電防止膜を形成する工程と、
フォトリソグラフィ工程により前記帯電防止膜を少なく
とも前記テラス構造の上に当該テラス構造よりも小さい
幅寸法であって、制御電極の間では複数本のスリット状
残すようにパターン形成する工程と、前記バッファ層
上の光導波路上に制御電極を形成する工程とを含むこと
を特徴とする光導波路デバイスの製造方法。
6. A step of forming an optical waveguide on a substrate, a step of forming a buffer layer on the optical waveguide on the substrate, and forming a film of a required material on the entire surface to a thickness similar to that of the buffer layer. Forming a terrace structure at a position close to the optical waveguide by selectively etching by a photolithography process, and forming an antistatic film on the entire surface;
The width of the antistatic film is smaller than that of the terrace structure at least on the terrace structure by a photolithography process , and a plurality of slits are formed between the control electrodes.
And forming a control electrode on the optical waveguide on the buffer layer. 2. A method for manufacturing an optical waveguide device, comprising:
JP8180284A 1996-07-10 1996-07-10 Optical waveguide device and method of manufacturing the same Expired - Fee Related JP3024555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8180284A JP3024555B2 (en) 1996-07-10 1996-07-10 Optical waveguide device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8180284A JP3024555B2 (en) 1996-07-10 1996-07-10 Optical waveguide device and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP24546699A Division JP3275888B2 (en) 1999-08-31 1999-08-31 Optical waveguide device

Publications (2)

Publication Number Publication Date
JPH1026745A JPH1026745A (en) 1998-01-27
JP3024555B2 true JP3024555B2 (en) 2000-03-21

Family

ID=16080531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8180284A Expired - Fee Related JP3024555B2 (en) 1996-07-10 1996-07-10 Optical waveguide device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3024555B2 (en)

Also Published As

Publication number Publication date
JPH1026745A (en) 1998-01-27

Similar Documents

Publication Publication Date Title
US9746743B1 (en) Electro-optic optical modulator devices and method of fabrication
US6055342A (en) Integrated optical intensity modulator and method for fabricating the same
JPH1090638A (en) Optical control element
KR100431084B1 (en) Optical waveguide and method for manufacturing the same
JP7226554B2 (en) Plasmonic waveguide and manufacturing method thereof
US7463808B2 (en) Optical waveguide, optical device, and manufacturing method of the optical waveguide
JPS5987B2 (en) Electro-optical switches and modulators
JP2013037243A (en) Optical modulator
JP3024555B2 (en) Optical waveguide device and method of manufacturing the same
JP3275888B2 (en) Optical waveguide device
JP2550730B2 (en) Optical waveguide device and manufacturing method thereof
US6268949B1 (en) Optical intensity modulator and fabrication method using an optical waveguide having an arc shaped path
JP2004219600A (en) Electrode for optical modulation and optical modulator
JPH09185025A (en) Optical control element
JP2836568B2 (en) Light control element and method of manufacturing the same
JPH06222403A (en) Directional coupling type optical waveguide
JPH0815657A (en) Waveguide type electro-optical element
JP3222092B2 (en) Manufacturing method of ridge structure optical waveguide
JPH10104559A (en) Optical waveguide device
JP2007279178A (en) Method for forming fine pattern on surface of electrooptical crystal
JP2007079465A (en) Optical control element and its manufacturing method
JPH0251124A (en) Optical waveguide progressive wave electrode
JPH11316359A (en) Optical control device
JPH09269469A (en) Optical waveguide device
JPS62187310A (en) Production of diffraction grating type optical coupler

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees