JP3023239B2 - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JP3023239B2
JP3023239B2 JP4101866A JP10186692A JP3023239B2 JP 3023239 B2 JP3023239 B2 JP 3023239B2 JP 4101866 A JP4101866 A JP 4101866A JP 10186692 A JP10186692 A JP 10186692A JP 3023239 B2 JP3023239 B2 JP 3023239B2
Authority
JP
Japan
Prior art keywords
thin film
single crystal
film layer
crystal thin
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4101866A
Other languages
English (en)
Other versions
JPH05275678A (ja
Inventor
靖寛 白木
晋 深津
洋実 木山
健治 奥村
宣典 大森
Original Assignee
大同ほくさん株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大同ほくさん株式会社 filed Critical 大同ほくさん株式会社
Priority to JP4101866A priority Critical patent/JP3023239B2/ja
Publication of JPH05275678A publication Critical patent/JPH05275678A/ja
Application granted granted Critical
Publication of JP3023239B2 publication Critical patent/JP3023239B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、光素子や高移動度ト
ランジスタ等に用いられる半導体デバイスに関するもの
である。
【0002】
【従来の技術】半導体デバイスとして、各種の組成の半
導体が開発されているが、最近では、従来から実績のあ
るシリコン系半導体が重視されるようになっている。そ
して、この種の半導体デバイスにおいては、半導体ヘテ
ロ接合の分野に関する研究,技術が著しく進歩し、それ
に伴い良質なヘテロ接合を持つ界面ならびにその多層構
造である超格子構造の設計や製作がなされるようになっ
てきている。このような結晶の成長技術においては、原
子層レベルでの制御性が要求されている。特に、このよ
うなヘテロ接合構造として、シリコン(Si)単結晶薄
膜膜層と、シリコンゲルマニウム(SiGe)混晶単結
晶薄膜層とを交互に積層するという試みがなされてい
る。このようなシリコン単結晶薄膜層とシリコンゲルマ
ニウム混晶単結晶薄膜層とを交互に積層する場合におい
て、本発明者らの研究によれば、シリコン原子とゲルマ
ニウム原子とが混合してしまうという現象が生じ、ヘテ
ロ接合界面における界面の急峻性が悪くなる(界面の急
峻性が悪くなるとは、膜の多層積層構造において、ある
膜の膜成分が他の膜の膜成分に混入し、両膜の接合界面
において、混合領域が形成されてしまい接合界面がはっ
きりしなくなるということ)ということが明らかになっ
た。上記シリコン単結晶薄膜層とシリコンゲルマニウム
混晶単結晶薄膜層とのヘテロ接合界面においては、界面
の急峻性は10Åを超えて大きくなり悪くなる。ここで
界面急峻性とは、その接合界面の下側にある薄膜層中の
原子が界面の上側に積層された薄膜層中に含まれる濃度
が自然対数e(=2.71828)分の1となる所の、
上記接合界面からの距離と定義する。
【0003】
【発明が解決しようとする課題】本発明者らの研究によ
れば、このように、ヘテロ接合界面の界面急峻性が悪い
と、極薄膜の超格子や量子井戸構造の設計ができないば
かりではなく、光素子においてはピーク波長の揺らぎが
生じたり、ピーク半値幅の増大などにより、効率や感度
が低下したりすることが明らかになった。また高移動度
トランジスタにおいては、ヘテロ接合界面の凹凸によ
り、電子あるいは正孔が散乱を受け、電子あるいは正孔
の移動度が低下しトランジスタの作動速度が低下してし
まう等の問題を生じることも明らかになった。
【0004】すなわち、シリコン単結晶薄膜層とシリコ
ンゲルマニウム混晶単結晶薄膜層とを交互に積層する場
合においては、ヘテロ接合界面における急峻性が悪くな
ることから、上記のような各種の欠点が生ずるのであ
り、そのような欠点のない、シリコン単結晶薄膜層とシ
リコンゲルマニウム混晶単結晶薄膜層との積層構造の半
導体デバイスの提供が求められている。
【0005】この発明は、このような事情に鑑みなされ
たもので、シリコン単結晶薄膜層とシリコンゲルマニウ
ム混晶単結晶薄膜層とのヘテロ接合界面における急峻性
が良好な半導体デバイスの提供をその目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め、この発明の半導体デバイスは、基板上に、シリコン
単結晶薄膜層とシリコンゲルマニウム混晶単結晶薄膜層
とを交互に積層した構造を有する半導体デバイスであっ
て、10 -1 〜10 -3 Paに設定しうる真空領域内に、基
板表面を下向きにした状態で基板を保持する基板保持部
と、上記基板保持部の周囲に設けられ真空領域内を基板
加熱スペースと結晶成長スペースの二空間に仕切る分離
板と、上記基板保持部下側の反応ガス拡散室と、上記基
板を上方から加熱するヒータと、上記ヒータの周囲を囲
う下向きコップ状の熱遮蔽板とを設けるとともに、上記
反応ガス拡散室の天井部一面に所定間隔で複数の開口を
形成し、上記反応ガス拡散室の天井部開口と基板との距
離を、上記結晶薄膜生成の際における上記両ガスの平均
自由行程よりも短く設定した装置を用い、上記真空領域
内を結晶成長温度に加熱した状態で、シリコンを含むガ
スを所定時間供給することにより、上記シリコン単結晶
薄膜層が形成されており、上記シリコン単結晶薄膜層形
成後、上記加熱状態を維持したまま上記シリコンを含む
ガスの供給を停止して結晶膜の成長を中断したのち、シ
リコンを含むガスおよびゲルマニウムを含むガスの双方
を同時に所定時間供給することにより、上記シリコン単
結晶薄膜層の上にシリコンゲルマニウム混晶単結晶薄膜
が形成されており、上記シリコン単結晶薄膜層とシリコ
ンゲルマニウム混晶単結晶薄膜層とのヘテロ接合界面に
おける急峻性が10Å以下に設定されているという構成
をとる。
【0007】
【作用】本発明者らは、先に述べたように、上記シリコ
ン単結晶薄膜層とシリコンゲルマニウム混晶単結晶薄膜
層とのヘテロ接合界面の急峻性を中心に研究を重ねた。
その結果、通常は、シリコン単結晶薄膜層とシリコンゲ
ルマニウム混晶単結晶薄膜層とのヘテロ接合界面におけ
る急峻性は10Åを超えており、これを10Å以下、好
適には6Å以下、より好適には4Å以下に設定すると、
上記のような欠点が解消されることを見いだしこの発明
に到達した。すなわち、シリコン系半導体の光素子等に
おけるシリコン単結晶薄膜層とシリコンゲルマニウム混
晶単結晶薄膜層とのヘテロ接合界面の急峻性が良好であ
ると、量子井戸構造の場合、井戸幅の揺らぎが低下し、
これによってピーク波長の揺らぎが減少する。また、ピ
ーク半値幅も減少し、ピークが鋭くなる。そして、この
ような優れた急峻性を得るには、10 -1 〜10 -3 Paに
設定された真空領域内に、基板を下向きに保持し、基板
周囲の分離板によって上記真空領域内を上下2空間に仕
切って個別に真空引きし、熱遮蔽板に囲われた特殊なヒ
ータによって上方から加熱を行うとともに、基板下側か
ら2種類の反応ガスを、その吐出口(=反応ガス拡散室
の天井部開口)と基板の距離を平均自由行程より短く設
定した上で、まず、反応ガスを分子流として均一な分子
密度で供給してシリコン単結晶薄膜層を形成したのち、
つぎのシリコンゲルマニウム薄膜層の形成を開始するま
でに、しばらく反応ガスを全く流さない状態(成長を中
断する)を作ると、上記接合界面の急峻性が著しく向上
するということを見いだしこの発明に到達した。
【0008】つぎに、この発明について詳しく説明す
る。
【0009】
【実施例】図1はこの発明の一実施例の半導体デバイス
の縦断面図を示している。図において、シリコン基板1
上に、膜厚60Åのシリコン単結晶薄膜層2と膜厚20
Åのシリコンゲルマニウム混晶単結晶薄膜層3とが交互
に積層形成されている。この半導体デバイスにおいて、
上記シリコン単結晶薄膜層2とシリコンゲルマニウム混
晶単結晶薄膜層3との各接合界面における急峻性は、図
2に示す直線Aから明らかなように6Åであり良好であ
った。上記急峻性の測定は、つぎのようにして行った。
【0010】〔急峻性の測定〕二次イオン質量分析装置
(酸素イオンO2 + を加速エネルギー6kVで試料表面
に大して60°の角度で入射し、物理スパッタ効果によ
り、GeのSi中における深さ方向分析を行う。《SI
MS装置》)を用いて、Si/SiGe界面付近におけ
るGeの分布を測定した。
【0011】Geの分布が表面方向に拡がる場合には、
Geの分布は単純な指数関数型にはならないことが知ら
れており、このことからもSi/SiGe界面の急峻性
が極めてよいことがわかる。
【0012】つぎに、このようにして得られたこの発明
の半導体デバイスを光素子に応用したところ、ピーク波
長の揺らぎも生じず、またピーク半値幅の増大もあまり
みられず、感度が極めて良好となった。また、高移動度
トランジスタに応用したところ、トランジスタの作動速
度の大幅な向上がみられた。
【0013】なお、上記実施例では、シリコン単結晶薄
膜層2が3層で、シリコンゲルマニウム混晶単結晶薄膜
層3が2層の構造となっているが、層構造は1層ずつで
もよいし、複数層ずつでもよい。また、上記層2の厚み
についても6Åに限定するのではなく、例えば30〜3
00Åの範囲内で選択できる。また、上記層3の厚みに
ついても20Åに限定するのではなく、例えば10〜1
00Åの範囲内で選択することができる。
【0014】この発明に係る上記半導体デバイスは、図
3に示すような半導体製造装置を用いて作製することが
できる。この半導体製造装置は、円筒形のステンレス製
真空室Xを備え、その真空室X内に、円板状の基板1
が、水平に設けられた基板保持用のトレイ4の中央開口
縁3に水平に載置され、着脱自在に装着される。真空室
Xの略中央に設けられたこの基板1は、処理後は、真空
室Xの周壁の開閉部(図示せず)に設けられた基板交換
用治具(図示せず)により、新たな基板と変換される。
そして、このトレイ4の外周縁4aと、真空室Xの周壁
1aから内側に水平に突出するステンレス製のガイドリ
ング1bとの間の間隙に、その隙間を埋める、略リング
状の分離板11が取り付けられている。
【0015】上記略リング状の分離板11は、その内周
側のリング部分と外周側のリング部分とからなり、内周
側部分がカーボンリング20で形成され、外周部分が石
英リング21で形成されている。上記石英リング21
は、熱遮蔽効果が高いため、成膜時の加熱によって基板
1の周囲が中心側から周方向に熱くなるのを、この石英
リング21によって防止することができ、真空室Xの周
壁に対する伝熱を遮断する。この種の装置では、成膜状
態をその場で観察するために、真空室XにRHEED等
の観察機器を取り付け、基板1の表面(図示の下側面)
に電子ビームを照射してその軌跡を反対側に設けたスク
リーン(図示せず)上に投影しその投影像を読み取るこ
とが行われるが、このとき、上記分離板11の石英リン
グ21は絶縁性であり静電気を帯びて帯電しやすい。そ
して、このような帯電部分が存在すると、電子ビームは
指向性を失い、軌跡がスクリーンから大きくずれてスク
リーン上には投影されなくなる。そこで、この装置で
は、石英リング21への帯電を防止するために、石英リ
ング21の下面に、薄肉のカーボンプレート22を取り
付け静電気を真空室Xの周壁1aに逃がすようにしてい
る。また、分離板11のカーボンリング20と基板1と
は、上記石英リング21で真空室Xの周壁1aと遮断さ
れており帯電しやすいため、カーボンリング20をタン
タル線25によってガイドリング1bにアースし静電気
を真空室Xの周壁1aに逃がすようにしている。
【0016】上記真空室Xは、先に述べた分離板11,
トレイ4および基板1によって、基板加熱スペースPと
結晶成長スペースQの二空間に仕切られており、上記基
板加熱スペースP,結晶成長スペースQのそれぞれに
は、真空ポンプ(図示せず)から延びる真空排気配管1
2,13が連通されている。したがって、上記スペース
P,Qは、各別に、それぞれ異なる真空度に設定できる
ようになっている。この基板加熱スペースPにおいて、
上記基板1の上方には、ヒータ(例えば板状カーボング
ラファイトに筋状切り込みを交互に設け、その両端に電
極を取りつけて構成した板状ヒータ等)6が設けられて
おり、その下に均熱板6aが取り付けられている。これ
らは、真空室Xの天井から吊り下げ保持されている。こ
のヒータ6は面状に均一加熱が可能で、特に上記均熱板
6aとの組み合わせによって非常に均一に面状加熱を行
うことができるようになっている。
【0017】そして、上記ヒータ6および均熱板6a
は、開口を下向きにした状態で配設されたコップ状の熱
遮蔽体26で囲われている。この熱遮蔽体26は、8層
構造の積層板からなり、内側の4層がモリブデン材で形
成され、外側の4層がステンレス材で形成されている。
この構造によれば非常に保温性および加熱時の熱の指向
性を高くできるため、ヒータ6の加熱領域を限定し、基
板1に対する熱効率を大幅に向上させることができる。
【0018】一方、上記結晶成長スペースQには、中空
円柱状のマニホールド7が設けられている。このマニホ
ールド7は、内部が中板40で上下2室に区切られてい
る。この中板40は、SiC(炭化ケイ素)コーティン
グのなされたカーボン板40aとモリブデン板40bと
の2層構造になっている。モリブデン板40bは熱遮蔽
性に富んでおり、マニホールド7の下室への熱侵入を阻
止する。マニホールド7の下室は、ステンレス製の第2
の反応ガス拡散室41に形成され、その底部にはステン
レス製の第2の原料ガス供給配管42が連通されてい
る。そして、上記第2の原料ガス供給配管42の先端部
は開口に形成されヘッダー部46になっており、この部
分から周方向に第2の原料ガスが噴射するようになって
いる。また、上記ヘッダー部46の周囲には、略中空半
球状のステンレス製の反射板47が設けられており、上
記第2の原料ガスは、その曲面に沿って矢印のように滑
らかに均一拡散しながら上昇するようになっている。マ
ニホールド7の上室はSiCコーティングされたカーボ
ン材製の第1の反応ガス拡散室43内に形成され、その
内部には、側方からタンタル材製の第1の原料ガス供給
配管44が導入されている。この原料ガス供給配管44
の先端は閉じられていて、先端周壁部には、円周方向に
所定間隔で複数の吹出口44bが形成されている。ま
た、上記吹出口44bの上方には、タンタル材製の水平
拡散板48が設けられている。これによって、第1の原
料ガスが、破線矢印のように周方向に均一に拡がりなが
ら上昇するようになっている。そして、上記第1の反応
ガス拡散室43の天井部、すなわち、マニホールド7の
天板には、図4に示すように、一面に、均一な間隔(例
えばピッチ18mm)で多数の開口(直径4.5mm)
43aが分布形成(基板面迄の距離35mm)されてい
る。図4において、開口43aは、各開口43aを結ん
で横方向に延びる線Xに対し、各開口43aを結んで斜
めに延びる線Yが略60度の角度となるように形成され
ている。符号1は基板を示している。そして、各開口4
3aの略中心に、図1に示すように、第2の反応ガス拡
散室41の天井部から上方へ延びるタンタル材製の連通
管40cの先端が位置し、各開口43aの開口壁との間
に空隙を設けている。第1の反応ガス拡散室43に導入
された第1の原料ガスは上記空隙を通って基板1に向か
って吹き出し、第2の反応ガス拡散室41に導入された
第2の原料ガスは連通管40cを通って基板1に向かっ
て吹き出すようになっている。
【0019】この装置を使用するに際しては、通常、真
空室Xの圧力を10-1 〜10 -3 Paに設定することが必
要で、より好適には、10-1〜10-2Paに設定する。
そして、基板1から、10cm以内、好適には2〜5c
m、より好適には3〜4cm(上記装置では3.5c
m)の距離に設定した開口43a,連通管40cの先端
から原料ガスを吹出し基板1に対して成膜する。このと
き基板1は、300〜1100℃の温度範囲に加熱され
ている。通常、PH3 ,AsH3 はクラッキング後、第
1の反応ガス拡散室43に供給され、Si原料となるガ
ス(Si2 6 ,SiH4 )やGe原料となるガス(G
eH4 等)やP形不純物となるB2 6 は分解しないで
直接第2の反応ガス拡散室41に供給される。図5の半
導体デバイスを作製する場合は、第2の反応ガス拡散室
41のみを用い、シリコン単結晶薄膜層2の原料となる
Si2 6 ガスと、シリコンゲルマニウム混晶単結晶薄
膜層3 の原料とGeH4 ガスとを図6および図7に示す
ように、区切って(途中で原料ガスを流さない時間を設
けて)基板1上に結晶を成長(例えば成長温度550
℃)させることが行われる。これにより、図5に示す層
構造の半導体デバイスが得られる。図6において、Si
2 6 は、60秒間流され、5秒間停止し、10秒間流
され、5秒間停止するというように流される。また、G
eH4 は、図7に示すように、Si2 6 の10秒間の
流れに重ねて10秒間流される。
【0020】
【発明の効果】以上のように、この発明の半導体デバイ
スは、特殊な構造の装置を用い、特殊な方法でシリコン
単結晶薄膜層とシリコンゲルマニウム混晶単結晶薄膜層
を順次形成して得られたものであるため、シリコン単結
晶薄膜層とシリコンゲルマニウム混晶単結晶薄膜層との
ヘテロ接合界面の急峻性が10Å以下という、非常に優
れた急峻性を備えている。したがって、この発明の半導
体デバイスを光半導体素子等に応用する場合、良好な性
能が得られるようになる。すなわち、上記ヘテロ接合界
面の急峻性が良好であると、量子井戸構造の場合、井戸
幅の揺らぎが低下することより発光のピーク波長の揺ら
ぎが減少する。また、ピーク半値幅も減少しピークが鋭
くなる等の作用により光素子の効率,感度が増大すると
いう効果がある。
【0021】また、高移動度トランジスタにおいては、
シリコン単結晶薄膜層とシリコンゲルマニウム混晶単結
晶薄膜層とのヘテロ接合界面の急峻性が良好であるとヘ
テロ接合界面の凹凸が減少し、凹凸からの散乱を受けな
くなった電子或いは正孔の移動度が増大するという作用
によりトランジスタの速度が著しく増大するという効果
がある。
【図面の簡単な説明】
【図1】この発明の一実施例の拡大断面図である。
【図2】上記実施例の急峻性の説明図である。
【図3】この発明の半導体デバイスの製造に用いる装置
の縦断面図である。
【図4】図3の装置のマニホールドの天板に分布形成さ
れる多数の開口の説明図である。
【図5】上記装置によって得られる半導体デバイスの説
明図である。
【図6】上記実施例における単結晶薄膜層の製造説明図
である。
【図7】上記実施例における単結晶薄膜層の製造説明図
である。
【符号の説明】
1 基板 2 シリコン単結晶薄膜層 3 シリコンゲルマニウム混晶単結晶薄膜層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥村 健治 大阪府松原市阿保2−134−2 (72)発明者 大森 宣典 大阪府堺市長曽根町545−13−109 (56)参考文献 特開 平2−105915(JP,A)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に、シリコン単結晶薄膜層とシリ
    コンゲルマニウム混晶単結晶薄膜層とを交互に積層した
    構造を有する半導体デバイスであって、10 -1 〜10 -3
    Paに設定しうる真空領域内に、基板表面を下向きにし
    た状態で基板を保持する基板保持部と、上記基板保持部
    の周囲に設けられ真空領域内を基板加熱スペースと結晶
    成長スペースの二空間に仕切る分離板と、上記基板保持
    部下側の反応ガス拡散室と、上記基板を上方から加熱す
    るヒータと、上記ヒータの周囲を囲う下向きコップ状の
    熱遮蔽板とを設けるとともに、上記反応ガス拡散室の天
    井部一面に所定間隔で複数の開口を形成し、上記反応ガ
    ス拡散室の天井部開口と基板との距離を、上記結晶薄膜
    生成の際における上記両ガスの平均自由行程よりも短く
    設定した装置を用い、上記真空領域内を結晶成長温度に
    加熱した状態で、シリコンを含むガスを所定時間供給す
    ることにより、上記シリコン単結晶薄膜層が形成されて
    おり、上記シリコン単結晶薄膜層形成後、上記加熱状態
    を維持したまま上記シリコンを含むガスの供給を停止し
    て結晶膜の成長を中断したのち、シリコンを含むガスお
    よびゲルマニウムを含むガスの双方を同時に所定時間供
    給することにより、上記シリコン単結晶薄膜層の上にシ
    リコンゲルマニウム混晶単結晶薄膜が形成されており、
    上記シリコン単結晶薄膜層とシリコンゲルマニウム混晶
    単結晶薄膜層とのヘテロ接合界面における急峻性が10
    Å以下に設定されていることを特徴とする半導体デバイ
    ス。
  2. 【請求項2】 シリコンゲルマニウム混晶単結晶薄膜層
    を挟んでその上下にシリコン単結晶薄膜層が形成され
    る請求項1記載の半導体デバイス。
  3. 【請求項3】 シリコンゲルマニウム混晶単結晶薄膜層
    およびシリコン単結晶薄膜層がそれぞれ交互に複数層形
    成されている請求項1記載の半導体デバイス。
  4. 【請求項4】 シリコンゲルマニウム混晶単結晶薄膜層
    にドーピングが施されている請求項1記載の半導体デバ
    イス。
  5. 【請求項5】 シリコン単結晶薄膜層の少なくとも一部
    がゲルマニウム単結晶薄膜層に置換されている請求項1
    記載の半導体デバイス。
JP4101866A 1992-03-27 1992-03-27 半導体デバイス Expired - Lifetime JP3023239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4101866A JP3023239B2 (ja) 1992-03-27 1992-03-27 半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4101866A JP3023239B2 (ja) 1992-03-27 1992-03-27 半導体デバイス

Publications (2)

Publication Number Publication Date
JPH05275678A JPH05275678A (ja) 1993-10-22
JP3023239B2 true JP3023239B2 (ja) 2000-03-21

Family

ID=14311919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4101866A Expired - Lifetime JP3023239B2 (ja) 1992-03-27 1992-03-27 半導体デバイス

Country Status (1)

Country Link
JP (1) JP3023239B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399970B2 (en) 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105915A (ja) * 1989-09-19 1991-05-02 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH05275678A (ja) 1993-10-22

Similar Documents

Publication Publication Date Title
EP0573707B1 (en) Apparatus for gas source molecular beam epitaxy
KR100229698B1 (ko) 플라즈마 이온 방사를 이용한 soi 기판의 형성 방법 및 장치
JPH0541705B2 (ja)
JP3023239B2 (ja) 半導体デバイス
JP2881069B2 (ja) 半導体デバイスの製法
US4877650A (en) Method for forming deposited film
JP2721077B2 (ja) 半導体デバイスの製法
JPH07142401A (ja) 半導体デバイス製造用の成膜装置及び半導体装置の製造方法
JP2721086B2 (ja) 半導体デバイスの製法
JP2642829B2 (ja) 半導体製造装置
JPH05238880A (ja) エピタキシャル成長方法
JP2762576B2 (ja) 気相成長装置
JP3259453B2 (ja) プラズマcvd装置に用いる電極及びプラズマcvd装置
JP3351614B2 (ja) ビーム照射装置およびビーム照射方法
JPS61267315A (ja) プラズマcvd装置
JPS622524A (ja) 気相成長装置
JPS6039822A (ja) 薄膜形成装置
JPH02294482A (ja) 薄膜形成装置
JP3694282B2 (ja) 単結晶薄膜形成方法
JPH0641400B2 (ja) 炭化珪素単結晶の製造方法
JPH0639701B2 (ja) 堆積膜形成法
JPS59178719A (ja) 電子ビームアニール方法
JPS63234513A (ja) 堆積膜形成法
JPH05247655A (ja) 堆積膜形成装置
JP2004250314A (ja) GaN単結晶基板、窒化物系半導体エピタキシャル基板、電界放出型陰極装置、フィールドエミッション表示装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980428

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 13