JP3022756B2 - インバンドライン信号デジタルトランク - Google Patents
インバンドライン信号デジタルトランクInfo
- Publication number
- JP3022756B2 JP3022756B2 JP7310275A JP31027595A JP3022756B2 JP 3022756 B2 JP3022756 B2 JP 3022756B2 JP 7310275 A JP7310275 A JP 7310275A JP 31027595 A JP31027595 A JP 31027595A JP 3022756 B2 JP3022756 B2 JP 3022756B2
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- line
- digital
- line signal
- highway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/12—Arrangements providing for calling or supervisory signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル電子交換
機に用いられインバンドライン信号制御を行うためのデ
ジタルトランクに関し、特に、インバンドライン信号回
線の交換機自局内ループバック試験方式に関する。
機に用いられインバンドライン信号制御を行うためのデ
ジタルトランクに関し、特に、インバンドライン信号回
線の交換機自局内ループバック試験方式に関する。
【０００２】
【従来の技術】一般に、デジタル電子交換機では、イン
バンドライン信号制御のためのデジタルトランクが備え
られており、適宜、インバンドライン信号回線のループ
バック試験を行う必要がある。
バンドライン信号制御のためのデジタルトランクが備え
られており、適宜、インバンドライン信号回線のループ
バック試験を行う必要がある。
【０００３】このようなインバンドライン信号回線のル
ープバック試験に関する技術が、例えば、特開平５−９
５４１０号公報に記載されている。
ープバック試験に関する技術が、例えば、特開平５−９
５４１０号公報に記載されている。
【０００４】従来、交換機において、インバンドライン
信号を備えるデジタル回線の自局内ループバック試験を
行う場合、呼制御用ライン信号路と通話路とが同一回線
上に存在する関係上、回線への送信ＴＳ（タイムスロッ
ト）をそのまま同一の受信側ＴＳに折り返した状態でイ
ンバンドライン信号の送受信試験を行い、これによっ
て、信号路と通話路との正常性を同時に確認する方式が
ある。
信号を備えるデジタル回線の自局内ループバック試験を
行う場合、呼制御用ライン信号路と通話路とが同一回線
上に存在する関係上、回線への送信ＴＳ（タイムスロッ
ト）をそのまま同一の受信側ＴＳに折り返した状態でイ
ンバンドライン信号の送受信試験を行い、これによっ
て、信号路と通話路との正常性を同時に確認する方式が
ある。
【０００５】さらに、インバンドライン信号を備えるデ
ジタル回線の自局内ループバック試験を行う際、空き状
態の（通話中でない）ＴＳを検出して、該当ＴＳに対応
するインバンドライン信号リンクのみの送受信折り返し
試験を行なう（但し、送信／受信ＴＳ番号は同一）方式
もある。
ジタル回線の自局内ループバック試験を行う際、空き状
態の（通話中でない）ＴＳを検出して、該当ＴＳに対応
するインバンドライン信号リンクのみの送受信折り返し
試験を行なう（但し、送信／受信ＴＳ番号は同一）方式
もある。
【０００６】
【発明が解決しようとする課題】ところで、上述のルー
プバック試験においては、次の問題点がある。
プバック試験においては、次の問題点がある。
【０００７】まず、従来のループバック試験において
は、折り返し試験の際、単に、回線側への送信ＴＳをそ
のまま同一の受信側ＴＳに折り返す関係上、運用時にお
ける対向局との呼処理シーケンスをシミュレーションす
ることができず、回線制御部ハードウェアの一部の正常
性は検証できるが、上位制御装置及びオンラインソフト
ウェアの動作の正常性、さらには、回線制御用局データ
の検証を行うことができないという問題点がある。
は、折り返し試験の際、単に、回線側への送信ＴＳをそ
のまま同一の受信側ＴＳに折り返す関係上、運用時にお
ける対向局との呼処理シーケンスをシミュレーションす
ることができず、回線制御部ハードウェアの一部の正常
性は検証できるが、上位制御装置及びオンラインソフト
ウェアの動作の正常性、さらには、回線制御用局データ
の検証を行うことができないという問題点がある。
【０００８】さらに、折り返し試験の際、被試験チャネ
ルの代わりに対向局側と対向するためのリザーブチャネ
ルが用意されておらず、このため、折り返し試験の際、
被試験チャネルは対向局との呼処理接続ができないとい
う問題点がある。
ルの代わりに対向局側と対向するためのリザーブチャネ
ルが用意されておらず、このため、折り返し試験の際、
被試験チャネルは対向局との呼処理接続ができないとい
う問題点がある。
【０００９】本発明の目的は、上位装置及びオンライン
ソフトウェアの動作、さらには、回線制御用局データの
正常性の確認を含めたトランク試験を対向局との運用回
線数を減らすことなく行うことのできるインバンドライ
ン信号デジタルトランクを提供することにある。
ソフトウェアの動作、さらには、回線制御用局データの
正常性の確認を含めたトランク試験を対向局との運用回
線数を減らすことなく行うことのできるインバンドライ
ン信号デジタルトランクを提供することにある。
【００１０】
【課題を解決するための手段】本発明のインバンドライ
ン信号デジタルトランクは、インバンドライン信号を有
するＣＥＰＴ系一次群デジタル回線を終端し、交換機内
の上位回線制御装置とは３２チャネル分の通話路と任意
の通信リンクが多重化されたハイウェイで接続される。
ン信号デジタルトランクは、インバンドライン信号を有
するＣＥＰＴ系一次群デジタル回線を終端し、交換機内
の上位回線制御装置とは３２チャネル分の通話路と任意
の通信リンクが多重化されたハイウェイで接続される。
【００１１】このデジタルトランクには、デジタル回線
上のインバンドライン信号を送受するための３２チャネ
ル分のラインシグナルセンダー（ＬＳＳ）及びラインシ
グナルレシーバー（ＬＳＲ）が備えられている。
上のインバンドライン信号を送受するための３２チャネ
ル分のラインシグナルセンダー（ＬＳＳ）及びラインシ
グナルレシーバー（ＬＳＲ）が備えられている。
【００１２】信号路に関しては、ＬＳＳより送信するラ
イン信号のうちＴＳ１〜１５及びＴＳ１７〜３１用の送
信ライン信号をハイウェイの回線送信方向にインサート
するインサータと、ＴＳ０用送信ライン信号をハイウェ
イの回線送信方向のＴＳ０にインサートするインサータ
と、ＴＳ１６用の送信ライン信号をハイウェイの回線送
信方向のＴＳ１６にインサートするインサータと、ハイ
ウェイの回線受信方向のうちＴＳ１〜１５及びＴＳ１７
〜３１データとＴＳ０データとＴＳ１６データとを多重
化しＬＳＲへ与える多重回路が備えられている。
イン信号のうちＴＳ１〜１５及びＴＳ１７〜３１用の送
信ライン信号をハイウェイの回線送信方向にインサート
するインサータと、ＴＳ０用送信ライン信号をハイウェ
イの回線送信方向のＴＳ０にインサートするインサータ
と、ＴＳ１６用の送信ライン信号をハイウェイの回線送
信方向のＴＳ１６にインサートするインサータと、ハイ
ウェイの回線受信方向のうちＴＳ１〜１５及びＴＳ１７
〜３１データとＴＳ０データとＴＳ１６データとを多重
化しＬＳＲへ与える多重回路が備えられている。
【００１３】通話路に関しては、ハイウェイの回線送信
方向のＴＳ０及び１６以外の任意ＴＳを回線受信方向の
ＴＳ０へドロップするドロッパと、ハイウェイの回線送
信方向のＴＳ０を回線受信方向のＴＳ０及び１６以外の
任意ＴＳへインサートするインサータと、ハイウェイの
回線送信方向のＴＳ１６をデジタル回線送信方向のＴＳ
０及び１６以外の任意ＴＳへインサートするインサータ
と、デジタル回線受信方向のＴＳ０及び１６以外の任意
ＴＳをハイウェイの回線受信方向のＴＳ１６へドロップ
するドロッパとが備えられている。
方向のＴＳ０及び１６以外の任意ＴＳを回線受信方向の
ＴＳ０へドロップするドロッパと、ハイウェイの回線送
信方向のＴＳ０を回線受信方向のＴＳ０及び１６以外の
任意ＴＳへインサートするインサータと、ハイウェイの
回線送信方向のＴＳ１６をデジタル回線送信方向のＴＳ
０及び１６以外の任意ＴＳへインサートするインサータ
と、デジタル回線受信方向のＴＳ０及び１６以外の任意
ＴＳをハイウェイの回線受信方向のＴＳ１６へドロップ
するドロッパとが備えられている。
【００１４】インバンドライン信号を備えるＣＥＰＴ系
一次群デジタル回線は、１フレーム３２タイムスロット
（ＴＳ０〜ＴＳ３１）で構成されており、ＣＥＰＴ系一
次群デジタル回線上のＴＳ０及びＴＳ１６に対応するハ
イウェイ上のＴＳ０及びＴＳ１６は通常未使用となって
いる。本発明においては、本未使用ＴＳをトランク折り
返し試験用に使用する。
一次群デジタル回線は、１フレーム３２タイムスロット
（ＴＳ０〜ＴＳ３１）で構成されており、ＣＥＰＴ系一
次群デジタル回線上のＴＳ０及びＴＳ１６に対応するハ
イウェイ上のＴＳ０及びＴＳ１６は通常未使用となって
いる。本発明においては、本未使用ＴＳをトランク折り
返し試験用に使用する。
【００１５】具体的には、被試験チャネルがＴＳｎ番と
すると、自局内トランク折り返し試験時にＴＳｎ番に対
して自局内折り返し対向するチャネルとしてＴＳ０を使
用し、本折り返し試験中のデジタル回線上のＴＳｎ番を
運用状態に保持しておく。このため、対向局との対向用
リザーブチャネルとしてＴＳ１６を使用する。
すると、自局内トランク折り返し試験時にＴＳｎ番に対
して自局内折り返し対向するチャネルとしてＴＳ０を使
用し、本折り返し試験中のデジタル回線上のＴＳｎ番を
運用状態に保持しておく。このため、対向局との対向用
リザーブチャネルとしてＴＳ１６を使用する。
【００１６】さらに、ラインシグナルセンダー及びライ
ンシグナルレシーバは、それぞれ３２チャネル分のイン
バンド信号送受信部であり、折り返し試験時には、ＴＳ
０用ラインシグナルセンダ／レシーバチャネルは、ＴＳ
ｎ用ラインシグナルセンダ／レシーバチャネルと折り返
し対向し、さらにＴＳ１６用ラインシグナルセンダ／レ
シーバチャネルは対向局側との対向チャネルとして使用
される。
ンシグナルレシーバは、それぞれ３２チャネル分のイン
バンド信号送受信部であり、折り返し試験時には、ＴＳ
０用ラインシグナルセンダ／レシーバチャネルは、ＴＳ
ｎ用ラインシグナルセンダ／レシーバチャネルと折り返
し対向し、さらにＴＳ１６用ラインシグナルセンダ／レ
シーバチャネルは対向局側との対向チャネルとして使用
される。
【００１７】各インサータ、ドロッパ及び多重回路によ
り、折り返し試験時の通話路及びインバンドライン信号
の挿入、分離、及び多重動作が行われる。
り、折り返し試験時の通話路及びインバンドライン信号
の挿入、分離、及び多重動作が行われる。
【００１８】
【発明の実施の形態】以下本発明について図面を参照し
て説明する。図１は本発明の一例を示すブロック図であ
る。
て説明する。図１は本発明の一例を示すブロック図であ
る。
【００１９】図１を参照して、図示のデジタルトランク
１は、例えば、デジタル電子交換機（図示せず）におい
て用いられ、インバンドライン信号制御を行う。
１は、例えば、デジタル電子交換機（図示せず）におい
て用いられ、インバンドライン信号制御を行う。
【００２０】デジタルトランク１は、回線側インターフ
ェースとしてＣＥＰＴ系１次群デジタル回線３を終端
し、さらに、デジタルトランク１は上位装置（図示せ
ず）のインターフェースとしてハイウェイ２に接続され
ている。なお、ハイウェイ２においては、上位装置との
呼処理制御用の制御リンクも多重化されているが、ここ
では、その図示は省略し、通話路のみが図示されてい
る。また、説明の便宜上、ＴＳ（タイムスロット）１〜
１５及びＴＳ１７〜３１を通話路２ａ、ＴＳ０を通話ろ
２ｂ、ＴＳ１６を通話路２ｃとしているが、これらタイ
ムスロットは実質上すべてハイウェイ２上に時分割多重
されている。
ェースとしてＣＥＰＴ系１次群デジタル回線３を終端
し、さらに、デジタルトランク１は上位装置（図示せ
ず）のインターフェースとしてハイウェイ２に接続され
ている。なお、ハイウェイ２においては、上位装置との
呼処理制御用の制御リンクも多重化されているが、ここ
では、その図示は省略し、通話路のみが図示されてい
る。また、説明の便宜上、ＴＳ（タイムスロット）１〜
１５及びＴＳ１７〜３１を通話路２ａ、ＴＳ０を通話ろ
２ｂ、ＴＳ１６を通話路２ｃとしているが、これらタイ
ムスロットは実質上すべてハイウェイ２上に時分割多重
されている。
【００２１】まず、通常の局間のインバンドライン信号
の送受信時の信号の流れについて説明する。ここでは、
図示のデジタルトランク１が出トランク（以下ＯＧＴと
呼ぶ）で、対向局側が入トランク（以下ＩＣＴと呼ぶ）
であるとする。
の送受信時の信号の流れについて説明する。ここでは、
図示のデジタルトランク１が出トランク（以下ＯＧＴと
呼ぶ）で、対向局側が入トランク（以下ＩＣＴと呼ぶ）
であるとする。
【００２２】いま、上位装置からＴＳｎ番（ｎは１〜１
５、１７〜３１のうちいずれかの数）に対して起動指示
されると、ラインシグナルセンダー（ＬＳＳ）１ａにお
いて、ＴＳｎ用チャネルより起動信号が送出され、イン
サータ１ｃのＢ入力において、ハイウェイ２上のＴＳｎ
にインバンドの起動信号がインサートされる。そして、
ドロッパ１ｇのＡ出力−インサータ１ｉのＡ入力を経由
して、デジタル回線３上のＴＳｎにインバンド起動信号
が送出される。
５、１７〜３１のうちいずれかの数）に対して起動指示
されると、ラインシグナルセンダー（ＬＳＳ）１ａにお
いて、ＴＳｎ用チャネルより起動信号が送出され、イン
サータ１ｃのＢ入力において、ハイウェイ２上のＴＳｎ
にインバンドの起動信号がインサートされる。そして、
ドロッパ１ｇのＡ出力−インサータ１ｉのＡ入力を経由
して、デジタル回線３上のＴＳｎにインバンド起動信号
が送出される。
【００２３】一方、対向局から、起動に対する確認イン
バンド信号がデジタル回線３上のＴＳｎよって受信され
ると、ドロッパ１ｊのＡ出力−インサータ１ｈのＡ入力
−多重回路１ｆのＡ入力を経由して、ラインシグナルト
ランシーバー（ＬＳＲ）１ｂにおいてＴＳｎ用チャネル
にて受信される。
バンド信号がデジタル回線３上のＴＳｎよって受信され
ると、ドロッパ１ｊのＡ出力−インサータ１ｈのＡ入力
−多重回路１ｆのＡ入力を経由して、ラインシグナルト
ランシーバー（ＬＳＲ）１ｂにおいてＴＳｎ用チャネル
にて受信される。
【００２４】以下同様のルートで局間の呼接続手順が完
了すると、インサータ１ｃのＡ入力が選択され、局間の
通話路パスが張られる（なお、ここでは、呼の解放手順
については説明を省略する）。
了すると、インサータ１ｃのＡ入力が選択され、局間の
通話路パスが張られる（なお、ここでは、呼の解放手順
については説明を省略する）。
【００２５】次に、図１を参照して、ＴＳｎ番のＯＧＴ
チャネルの自局内折り返し試験手順について説明する。
チャネルの自局内折り返し試験手順について説明する。
【００２６】ＬＳＳ１ａにおいて、ＴＳｎ用チャネルか
ら起動信号が送出され、インサータ１ｃのＢ入力、ドロ
ッパ１ｇのＢ出力（ＴＳｎ→ＴＳ０）−多重回路１ｆの
Ｂ入力を経由して、ＬＳＲ１６において起動信号がＴＳ
０用チャネルにて受信される。
ら起動信号が送出され、インサータ１ｃのＢ入力、ドロ
ッパ１ｇのＢ出力（ＴＳｎ→ＴＳ０）−多重回路１ｆの
Ｂ入力を経由して、ＬＳＲ１６において起動信号がＴＳ
０用チャネルにて受信される。
【００２７】一方、起動確認信号がＬＳＳ１ａにおいて
ＴＳ０用チャネルから送信され、インサータ１ｄのＢ入
力−インサータ１ｈのＢ入力（ＴＳ０→ＴＳｎ）−多重
回路１ｆのＡ入力を経由して、ＬＳＲ１ｂにおいてＴＳ
ｎ用チャネルにて受信される。
ＴＳ０用チャネルから送信され、インサータ１ｄのＢ入
力−インサータ１ｈのＢ入力（ＴＳ０→ＴＳｎ）−多重
回路１ｆのＡ入力を経由して、ＬＳＲ１ｂにおいてＴＳ
ｎ用チャネルにて受信される。
【００２８】以下同様のルートで被試験チャネルのＴＳ
ｎのＯＧＴチャネルとＴＳ０のＩＣＴチャネルとが自局
内で対向し呼接続手順が完了すると、インサータ１ｃ及
びインサータ１ｄともにＡ入力を選択し、自局内通話路
パスが張られる（なお、ここでは、呼の解放手順につい
ては説明を省略する）。
ｎのＯＧＴチャネルとＴＳ０のＩＣＴチャネルとが自局
内で対向し呼接続手順が完了すると、インサータ１ｃ及
びインサータ１ｄともにＡ入力を選択し、自局内通話路
パスが張られる（なお、ここでは、呼の解放手順につい
ては説明を省略する）。
【００２９】上記のＴＳｎＯＧＴチャネルの試験中、デ
ジタル回線３上のＴＳｎを有効活用するため、ＴＳ１６
をＴＳｎのＯＧＴチャネルの代替として（つまり、リザ
ーブチャネルとして）使用する。
ジタル回線３上のＴＳｎを有効活用するため、ＴＳ１６
をＴＳｎのＯＧＴチャネルの代替として（つまり、リザ
ーブチャネルとして）使用する。
【００３０】ＬＳＳ１ａにおいて、ＴＳ１６用チャネル
から起動信号が送出され、インサータ１ｅＢ入力−イン
サータ１ｉのＢ入力（ＴＳ１６→ＴＳｎ）を経由して、
デジタル回線３上のＴＳｎに起動信号が送出される。
から起動信号が送出され、インサータ１ｅＢ入力−イン
サータ１ｉのＢ入力（ＴＳ１６→ＴＳｎ）を経由して、
デジタル回線３上のＴＳｎに起動信号が送出される。
【００３１】対向局からの起動確認信号はデジタル回線
３上のＴＳｎ−ドロッパ１ｊのＢ出力（ＴＳｎ→ＴＳ１
６）−多重回路１ｆのＣ入力を経由して、ＬＳＲ１ｂに
おいてＴＳ１６用チャネルにて受信される。
３上のＴＳｎ−ドロッパ１ｊのＢ出力（ＴＳｎ→ＴＳ１
６）−多重回路１ｆのＣ入力を経由して、ＬＳＲ１ｂに
おいてＴＳ１６用チャネルにて受信される。
【００３２】以下同様のルートでリザーブチャネルのＴ
Ｓ１６のＯＧＴチャネルと対向局のＴＳｎのＩＣＴチャ
ネルとが対向し、呼接続手順が完了すると、インサータ
１ｅのＡ入力を選択し、局間の通話路パスが張られる
（なお、ここでは、呼の解放手順については説明を省略
する）。
Ｓ１６のＯＧＴチャネルと対向局のＴＳｎのＩＣＴチャ
ネルとが対向し、呼接続手順が完了すると、インサータ
１ｅのＡ入力を選択し、局間の通話路パスが張られる
（なお、ここでは、呼の解放手順については説明を省略
する）。
【００３３】
【発明の効果】以上説明したように、本発明では、信号
路及び通話路にドロッパ、インサータを付加するという
少ないハードウェア量の追加のみで、デジタルトランク
の正常性のみならず、デジタルトランクを制御する上位
装置及びオンラインソフトウェアの動作さらには回線制
御用局データの正常性をシステム的に検証できるという
効果がある。
路及び通話路にドロッパ、インサータを付加するという
少ないハードウェア量の追加のみで、デジタルトランク
の正常性のみならず、デジタルトランクを制御する上位
装置及びオンラインソフトウェアの動作さらには回線制
御用局データの正常性をシステム的に検証できるという
効果がある。
【００３４】つまり、本発明では、デジタル回線上では
通話路として使用されないＴＳ０を交換機内において自
局内折り返し試験用の折り返し対局チャネルとして使用
し、従来未使用であったＬＳＳ，ＬＳＲのＴＳ０対応チ
ャネルを有効活用するようにしたから、デジタルトラン
クの正常性のみならず、デジタルトランクを制御する上
位装置及びオンラインソフトウェアの動作さらには回線
制御用局データの正常性をシステム的に検証できるとい
う効果がある。
通話路として使用されないＴＳ０を交換機内において自
局内折り返し試験用の折り返し対局チャネルとして使用
し、従来未使用であったＬＳＳ，ＬＳＲのＴＳ０対応チ
ャネルを有効活用するようにしたから、デジタルトラン
クの正常性のみならず、デジタルトランクを制御する上
位装置及びオンラインソフトウェアの動作さらには回線
制御用局データの正常性をシステム的に検証できるとい
う効果がある。
【００３５】さらに、本発明では、交換機内において、
インバンドライン信号により呼制御されるデジタル回線
上では通話路として使用されないＴＳ１６を折り返し試
験時に対向局と対向するリザーブチャネルとして使用
し、従来未使用であったＬＳＳ，ＬＳＲのＴＳ１６対応
チャネルを活用するようにしたから、トランク折り返し
試験中であっても、被試験チャネルと対向していた対向
局との呼処理サービスは、中断されることなく、継続的
に運用できるという効果がある。
インバンドライン信号により呼制御されるデジタル回線
上では通話路として使用されないＴＳ１６を折り返し試
験時に対向局と対向するリザーブチャネルとして使用
し、従来未使用であったＬＳＳ，ＬＳＲのＴＳ１６対応
チャネルを活用するようにしたから、トランク折り返し
試験中であっても、被試験チャネルと対向していた対向
局との呼処理サービスは、中断されることなく、継続的
に運用できるという効果がある。
【図１】本発明によるインバンドライン信号デジタルト
ランクの一例を示すブロック図である。
ランクの一例を示すブロック図である。
１ デジタルトランク １ａ ラインシグナルセンダー（ＬＳＳ） １ｂ ラインシグナルレシーバ（ＬＳＲ） １ｃ インサータ（ＴＳ０，１６以外の信号用） １ｄ インサータ（ＴＳ０信号用） １ｅ インサータ（ＴＳ１６信号用） １ｆ 多重回路 １ｇ ドロッパ（ＴＳ０通話路用） １ｈ インサータ（ＴＳ０通話路用） １ｉ インサータ（ＴＳ１６通話路用） １ｊ ドロッパ（ＴＳ１６通話路用） ２ ハイウェイ ２ａ 通話路（ＴＳ０，１６以外） ２ｂ 通話路（ＴＳ０） ２ｃ 通話路（ＴＳ１６） ３ ＣＥＰＴ系１次群デジタル回線
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04M 3/08 - 3/14 H04M 3/22 - 3/36 H04Q 1/20 - 1/26
Claims (3)
- 【請求項１】 デジタル電子交換機に用いられインバン
ドライン信号を備えるデジタル回線を終端するデジタル
トランクにおいて、前記デジタル電子交換機の上位装置
とは、予め定められたチャネル数の通話路と所定の通信
リンクとが多重化されたハイウェイてインターフェース
しており、前記デジタル回線上へインバンドライン信号
を送信するためのラインシグナルセンダーが前記予め定
められたチャネル数に等しい数だけ備えられるとともに
前記デジタル回線上よりインバンド信号を受信するため
のラインシグナルレシーバが前記予め定められたチャネ
ル数に等しい数だけ備えられ、さらに、前記ラインシグ
ナルセンダーから送信されるライン信号のうち所定のタ
イムスロット用の送信ライン信号を前記ハイウェイの回
線送信方向にインサートする第１のインサータと、前記
所定のタイムスロットを除く第１の特定タイムスロット
用の送信ライン信号を前記ハイウェイの回線送信方向の
第１の特定タイムスロットにインサートする第２のイン
サータと、前記所定のタイムスロットを除く第２の特定
タイムスロット用の送信ライン信号を前記ハイウェイの
回線送信方向の第２の特定タイムスロットにインサート
する第３のインサータと、前記ハイウェイの回線受信方
向のうち前記所定のタイムスロットデータと前記第１の
特定タイムスロットデータと前記第２の特定タイムスロ
ットデータとを多重化して前記ラインシグナルレシーバ
へ与える多重回路と、前記ハイウェイの回線送信方向の
前記所定のタイムスロットうちの一つのタイムスロット
を前記回線受信方向の前記第１の特定タイムスロットへ
ドロップする第１のドロッパと、前記ハイウェイの回線
送信方向の前記第１の特定タイムスロットを回線受信方
向の前記所定のタイムスロットのうちの一つのタイムス
ロットへインサートする第４のインサータと、前記ハイ
ウェイの回線送信方向の前記第２の特定タイムスロット
を前記デジタル回線送信方向の前記所定のタイムスロッ
トのうちの一つのタイムスロットへインサートする第５
のインサータと、前記デジタル回線受信方向の前記所定
のタイムスロットのうちの一つのタイムスロットを前記
ハイウェイの回線受信方向の前記第２の特定タイムスロ
ットへドロップする第２のドロッパとを有することを特
徴とするインバンドライン信号デジタルトランク。 - 【請求項２】 請求項１に記載されたインバンドライン
信号デジタルトランクにおいて、前記デジタル回線は、
ＣＥＰＴ系一次群デジタル回線であり、前記予め定めら
れたチャネル数は３２チャネルであり、前記通話路は第
０乃至第３１タイムスロットで構成されていることを特
徴とするインバンドライン信号デジタルトランク。 - 【請求項３】 請求項２に記載されたインバンドライン
信号デジタルトランクにおいて、前記所定のタイムスロ
ットは前記第１タイムスロットから前記第１５タイムス
ロット及び前記第１７タイムスロットから第３１タイム
スロットであり、前記第１の特定タイムスロットは前記
第０タイムスロットであり、前記第２の特定タイムスロ
ットは前記第１６タイムスロットであることを特徴とす
るインバンドライン信号デジタルトランク。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7310275A JP3022756B2 (ja) | 1995-11-29 | 1995-11-29 | インバンドライン信号デジタルトランク |
| US08/757,509 US5875193A (en) | 1995-11-29 | 1996-11-27 | Digital trunk for in-band line signal |
| CN96120904A CN1078790C (zh) | 1995-11-29 | 1996-11-29 | 带内线路信号数字中继线 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7310275A JP3022756B2 (ja) | 1995-11-29 | 1995-11-29 | インバンドライン信号デジタルトランク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153943A JPH09153943A (ja) | 1997-06-10 |
| JP3022756B2 true JP3022756B2 (ja) | 2000-03-21 |
Family
ID=18003280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7310275A Expired - Fee Related JP3022756B2 (ja) | 1995-11-29 | 1995-11-29 | インバンドライン信号デジタルトランク |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5875193A (ja) |
| JP (1) | JP3022756B2 (ja) |
| CN (1) | CN1078790C (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7869424B2 (en) * | 2002-07-01 | 2011-01-11 | Converged Data Solutions Inc. | Systems and methods for voice and data communications including a scalable TDM switch/multiplexer |
| CN100450124C (zh) * | 2002-12-31 | 2009-01-07 | 中兴通讯股份有限公司 | 一种快速检测时隙接续通断的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2853179A1 (de) * | 1977-12-09 | 1979-08-23 | Hitachi Ltd | Ueberwachungs- und regelsystem bei einem zeitvielfach-koppelsystem |
| JPS5921147A (ja) * | 1982-07-26 | 1984-02-03 | Fujitsu Ltd | デイジタルトランクのｐｃｍ信号変換方式 |
| JPS62160896A (ja) * | 1986-01-10 | 1987-07-16 | Nec Corp | デジタルトランク回路 |
| JPH0595410A (ja) * | 1991-10-01 | 1993-04-16 | Nec Corp | デジタルインバンド信号送受信器オンライン診断方式 |
-
1995
- 1995-11-29 JP JP7310275A patent/JP3022756B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-27 US US08/757,509 patent/US5875193A/en not_active Expired - Fee Related
- 1996-11-29 CN CN96120904A patent/CN1078790C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1152230A (zh) | 1997-06-18 |
| JPH09153943A (ja) | 1997-06-10 |
| CN1078790C (zh) | 2002-01-30 |
| US5875193A (en) | 1999-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0083632B1 (en) | Idle time slot seizure and transmission facilities for loop communication system | |
| US6356559B1 (en) | Combined synchronous and asynchronous message transmission | |
| US4707826A (en) | Circuit and packet data transmission system | |
| US5777988A (en) | System and method for equalizing delay in a dynamic packet switching network | |
| JP2761872B2 (ja) | 多元情報交換方法及びそのための装置 | |
| CA2113970C (en) | Method for managing the throughput of digitally coded messages transported through an asynchronous network particularly an atm network and device for its embodiment | |
| EP0466785A1 (en) | A method in the transmission of a digital broadband signal | |
| US4466095A (en) | Speech path control system | |
| EP0206111A1 (en) | Digital local switching system | |
| JP3022756B2 (ja) | インバンドライン信号デジタルトランク | |
| US6751232B1 (en) | Method and apparatus for communicating data between first and second pairs of transceivers communicating on a common communications link | |
| US5940410A (en) | Method of transmitting data reliably over N normal channels, and over at least one back-up channel, and a transmit end station, a receive end station, and a relay station corresponding to the method | |
| JP3404691B2 (ja) | 多重化通信装置およびその通信試験方法 | |
| WO1998053577A1 (en) | System and method for equalizing delay in a dynamic packet switching network | |
| JPS61164361A (ja) | 導通試験方式 | |
| JPH0595335A (ja) | 時分割多重通信システム | |
| JPS61173561A (ja) | 低速デ−タチヤネル試験方式 | |
| JP3107152B2 (ja) | ボーレイト混合多重ページングシステム | |
| JP2967794B2 (ja) | 制御信号伝送方式 | |
| JP3190760B2 (ja) | 一括データ伝送方式 | |
| JPH06125324A (ja) | 時分割多重化通信システム | |
| JP3246548B2 (ja) | 多重化装置 | |
| WO2000028683A2 (en) | Emulation for synchronous behavior in a plesiosynchronous environment | |
| JPS6333342B2 (ja) | ||
| JPH08205235A (ja) | 制御信号負荷分散方法とその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991215 |
|
| LAPS | Cancellation because of no payment of annual fees |