JP3021806B2 - 画像発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、レ−ザビ−ムプリンタ
等に搭載される画像発生装置に関し、詳しくは、原画像
デ−タに基づき、各画素のオン／オフをそれぞれ指定す
るドットデ−タを生成してプリントエンジンへ出力する
画像発生装置に関する。

【０００２】

【従来の技術】ワ−プロ，パソコン等から送信されて来
る原画像デ−タ（制御デ−タと印字コ−ド等の画像デ−
タから成るデ−タ）に基づいて、各画素のオン・オフを
それぞれ指定するドットデ−タを作成して、プリントエ
ンジンへ出力する画像発生装置が提供されている。

【０００３】上記のドットデ−タによるプリント画像
は、ドットの集合として表現されるため、斜線部に、図
３５の（ｃ）に示す如き段差を生ずる。即ち、本来、滑
らかであるべき部分に、ギザギザを生ずる。なお、図３
５の（ａ）は画像発生装置で作成されるドットデ−タ群
によって形成されるパタ−ンを示し、同図の（ｂ）は該
ドットデ−タ群によって感光体上に形成される走査線群
を示す。該走査線群により、同図の（ｃ）のプリント画
像が形成される。

【０００４】上記の図３５の（ｃ）の段差を目立たなく
して、高品位のプリント画像を得るため、従来、下記の
方式が行われている。

【０００５】（１）プリンタの解像度を上げて、１ドッ
トのサイズを小さくする方式． この方式は、デ−タ量が増加するためコスト的に不利で
あり、また、処理速度も遅い。さらに、プリントヘッド
部も高価となる。

【０００６】（２）ＵＳＰ4847641 号，ＵＳＰ4437122
号の方式． 注目画素とその周辺のドット群をマトリクス状に展開し
て所定のパタ−ンと比較し、何れかと一致すると、注目
画素のデ−タを変換する方式である。この方式は、１ド
ット毎に周辺の状態によって変調デ−タを制御するた
め、比較のためのパタ−ンを、多数必要とする。例え
ば、図３０の（ａ）に示すような画像の場合、即ち、２
つの傾斜部の重なりを含む画像の場合には、重なる部分
に於いて、それぞれの傾斜用のデ−タ以外に、重なる部
分のデ−タも必要であり、該部分に対する処理が必要と
なる。

【０００７】

【発明が解決しようとする課題】本発明は、前記の図３
５の（ｃ）の段差の目立たない、高品位のプリント画像
を得ることのできる画像発生装置であって、前記の
（１），（２）のような欠点の無い装置の提供を目的と
する。

【０００８】

【課題を解決するための手段】本発明は、オンからオフ
及びオフからオンへ変化するエッジ部のドットデ−タと
その周辺のドットデ−タ群とで構成されるロ−カル領域
について補正処理が必要か否かを判定し、必要な場合
は、該ロ−カル領域内の補正処理を施すべきドットデ−
タを示す指示情報と該ドットデ−タに施すべき補正処理
に対応する変換デ−タとを作成する変調パタ−ン生成手
段と、上記指示情報とそれに対応する上記変換デ−タと
を対応付けて記憶する変調パタ−ン記憶手段と、上記指
示情報で指定されるドットデ−タを該指示情報に対応す
る上記変換デ−タで置換して出力する変調回路手段と、
を有する画像発生装置である。

【０００９】

【作用】図１９〜図２１は、本発明の概念を示す。原画
像デ−タ（制御デ−タ，印字コ−ド等）に基づいて生成
されるドットデ−タ1000は、全て、ラインバッファ2241
及びパタ−ン展開部2242により、注目画素を中心として
展開される。図では、11×7 ＝77ビットのデ−タに展開
される。

【００１０】次に、変調パタ−ン生成手段2243により、
オンからオフ及びオフからオンへ変化するエッジ部の注
目画素が検出され、エッジ部を含む領域について予め用
意された所定のパタ−ンと比較される。なお、エッジ部
は、副走査方向のエッジ部であってもよい。上記の比較
の結果、一致するパタ−ンが無い場合には、補正処理を
施すべきドットデ−タを示す指示情報も、該ドットデ−
タに施すべき補正処理に対応する変換デ−タも作成され
ない。即ち、図１９のように、変調パタ−ン記憶手段22
44には、上記のデ−タは記憶されない。

【００１１】一方、上記の比較の結果、一致するパタ−
ンが在る場合は、該パタ−ンに対応する前記ロ−カル領
域内に於いて、補正処理を施すべきドットデ−タを示す
指示情報と、該ドットデ−タに施すべき補正処理に対応
する変換デ−タとが作成される。したがって、図２０の
ように、変調パタ−ン記憶手段2244に、上記のデ−タが
記憶される。

【００１２】変調パタ−ン記憶手段2244に上記のデ−タ
が記憶されると、該デ−タの読み出されるべきタイミン
グで、換言すれば、遅延回路から送り出されて来るドッ
トデ−タ1003であって補正処理を施されるべきドットデ
−タが変調回路手段2245に入力されるべきタイミング
で、該ドットデ−タに対応する前記指示情報1010がオン
となり、図２１のように、変調回路手段2245が、変調パ
タ−ン記憶手段2244側へ切り換えられる。これにより、
遅延回路側から送られて来るドットデ−タ1003に代え
て、変調パタ−ン記憶手段2244に記憶されていた前記変
換デ−タ1011が、本画像発生装置からの出力信号1001と
して、出力される。

【００１３】

【実施例】以下、本発明の実施例を説明する。 〔１〕レ−ザビ−ムプリンタの構成 まず、実施例装置を搭載するレ−ザビ−ムプリンタの構
成を、図１に即して説明する。

【００１４】図示の如く、本レ−ザビ−ムプリンタは、
感光体348 上に静電潜像を形成するためのプリントヘッ
ド部34を備える。プリントヘッド部34は、レ−ザダイオ
−ド342 、レンズ343,344 、ポリゴンミラ−345 、レン
ズ346 、センサ347 、感光体348 を備える。レ−ザダイ
オ−ド342 から出射されるレ−ザ光は、レンズ343,344
を通り、高速回転しているポリゴンミラ−345 によって
反射された後、レンズ346 を通り、感光体348 上に照射
され、感光体348 上を軸方向（主走査方向）に走査す
る。感光体348 は定速度で回転している。このため、感
光体348 上には、走査線が一定間隔で形成され、したが
って、プリント結果も、走査線の集まりで構成される。

【００１５】感光体348 上の上記各主走査に先立ち、レ
−ザ光は、センサ347 によって検出される。これは、走
査線により形成されるべき静電潜像の先頭位置（イメ−
ジ書込み開始位置）を、各走査線で一致させるためであ
る。即ち、センサ347 からの出力信号は、波形整形回路
349 により波形整形されて水平同期信号(HSYNK)1002 と
された後、レ−ザダイオ−ド342 を駆動するためのＬＤ
駆動回路341 、及び、印字デ−タ書込部222 に送信され
る。

【００１６】ＬＤ駆動回路341 では、上記水平同期信号
(HSYNK)1002 に基づき、次ラインの走査のために、該次
ラインの走査開始前にセンサ347 上にレ−ザ光を照射さ
せるタイミングが設定される。また、印字デ−タ書込部
222 では、上記上記水平同期信号(HSYNK)1002 の受信
後、一定時間後に、１ライン分の画像デ−タ(VIDEO)100
0 を、デ−タ処理部224を介してＬＤ駆動回路341 へ出
力する。これにより、ＬＤ駆動回路341 では、当該ライ
ンのレ−ザ光の出力が開始される。即ち、走査線により
形成されるべき静電潜像の先頭位置（イメ−ジ書込み開
始位置）が、各走査線で一致される。

【００１７】上記に於いて、デ−タ処理部224 は、各ラ
インの画像デ−タ(VIDEO)1000 のエッジ部（プリント画
像の状態が、白→黒、又は、黒→白、と変化する部分）
であって、プリント画像にギザギザが生ずると想定され
る部分の画像デ−タ(VIDEO)1000 を補正して、画像デ−
タ(VIDEO)1001 として出力する。即ち、ＬＤ駆動回路34
1 には、補正後の画像デ−タ(VIDEO)1001 が入力され、
これにより、プリント画像では、上記のギザギザが滑ら
かにされる。

【００１８】なお、本実施例では、デ−タ処理部224 を
ビットマップ書込部22に設けているが、これは、印字デ
−タ書込部222 とＬＤ駆動回路341 との間であれば、他
の部分であってもよい。

【００１９】〔２〕制御回路の構成 次に、上記レ−ザビ−ムプリンタのコントロ−ラの全体
構成を、図２に即して説明する。本レ−ザビ−ムプリン
タは、ビットマップ方式デ−タ処理装置2 、プリントエ
ンジン3 、外部給紙ユニット5 、及び、ソ−タ4 を備え
る。

【００２０】ビットマップ方式デ−タ処理装置2 は、汎
用のホストコンピュ−タ（例：ワ−プロ，パソコン等）
1 から、バスB1を介して送信されて来るプリント用の制
御デ−タ、及び、画像デ−タを受信して所定の処理を施
す。上記処理後のデ−タのうち、制御デ−タはバスB2を
介してインタ−フェ−ス制御部32へ、イメ−ジデ−タは
バスB3を介してプリントヘッド制御部33へ、それぞれ送
信される。上記の処理実行のため、ビットマップ方式デ
−タ処理装置2 は、ビットマップ制御部21、ビットマッ
プ書込部22、ＢＭ−ＲＡＭ23、フォント部24を備える。

【００２１】プリントエンジン3 は、ビットマップ方式
デ−タ処理装置2 から送信されて来るデ−タに応じて、
プリント処理を実行する。即ち、プリントヘッド部34
は、レ−ザ光を出力して感光体348 上に静電潜像を形成
する。また、電子写真プロセス部36は、電子写真プロセ
スを実行して上記静電潜像をトナ−現像し、さらに、用
紙上へ転写した後、定着する。給紙は外部給紙ユニット
5 により実行され、画像定着後の用紙は、ソ−タ4 によ
って所定のトレイ上に排出される。なお、表示パネル31
上には、所定の表示が行われる。

【００２２】上記の各処理を実行するため、プリントエ
ンジン3 は、インタ−フェ−ス制御部32、プリントヘッ
ド制御部33、及び、電子写真制御部35を備える。インタ
−フェ−ス制御部32は、ビットマップ制御部21から送信
されて来る制御デ−タを処理し、表示パネル31を制御
し、また、内部バスB8を通じてプリントエンジン3 全体
のタイミングを制御する。なお、外部給紙ユニット5 、
及び、ソ−タ4 は、インタ−フェ−ス制御部32により、
内部バスB8を通じて制御される。プリントヘッド制御部
33は、ビットマップ書込部22からバスB3を通じて送信さ
れて来る画像デ−タ(VIDEO)1001に基づいて、及び、イ
ンタ−フェ−ス制御部32から内部バスB8を通じて送信さ
れて来る制御デ−タに基づいて、プリントヘッド部34の
レ−ザダイオ−ド342 を発光させるための信号を出力
し、或いは、ポリゴンミラ−345 の駆動用モ−タを回転
させるための信号を出力する。電子写真制御部35は、イ
ンタ−フェ−ス制御部32から内部バスB8を通じて送信さ
れて来るデ−タに応じて、電子写真プロセス部36を制御
して、前述の如き電子写真プロセスを実行させる。

【００２３】〔３〕ビットマップ制御部21，ビットマッ
プ書込部22の構成 次に、図３に即して、上記ビットマップ方式デ−タ処理
装置2 の構成要素であるビットマップ制御部21、及び、
ビットマップ書込部22について説明する。

【００２４】[3-1]ビットマップ制御部21 ビットマップ制御部21は、図示のように、内部バスB211
で接続された複数のブロックから構成される。ＢＭ−Ｃ
ＰＵ212 は、ホストインタ−フェ−ス211 を介してホス
トコンピュ−タ1 との通信を制御する。また、受信され
たデ−タを処理し、ビットマップ書込部インタ−フェ−
ス217 を介してビットマップ書込部22を制御し、プリン
トエンジンインタ−フェ−ス218 を介してプリントエン
ジン3 を制御する。

【００２５】ＳＹＳ−ＲＯＭ214 には、ＢＭ−ＣＰＵ21
2 の制御プログラムが記憶されている。また、ＳＹＳ−
ＲＡＭ213 は、ＢＭ−ＣＰＵ212 の作業用の記憶エリア
であり、スタック、基本フラグ等の記憶に用いられる。
Ｒ−バッファ215 は、ホストコンピュ−タ1 との通信用
のバッファであり、ＢＭ−ＣＰＵ212 の制御プログラム
の処理と、ホストコンピュ−タ1 との通信処理とを、非
同期で実行し得るようにするためのメモリである。Ｐ−
ＲＡＭ216 は、ホストコンピュ−タ1 から送信されて来
るデ−タを、プリントのための中間コ−ドとして記憶す
るメモリである。プリントエンジンインタ−フェ−ス21
8 は、プリントエンジン3 とのインタ−フェ−スであ
り、プリント枚数等のＪＯＢ情報、或いは、プリントコ
マンド等のＪＯＢ制御コマンド等を、バスB2を介して、
プリントエンジン3 のインタ−フェ−ス制御部32と送受
する。

【００２６】[3-2]ビットマップ書込部22 ビットマップ書込部22は、ビットマップ制御部21から送
信されて来る画像をＢＭ−ＲＡＭ23へ描画する機能と、
ＢＭ−ＲＡＭ23のデ−タを読み出してプリントヘッド制
御部33へ出力する機能とを有する。また、本実施例で
は、ビットマップ書込部22にデ−タ処理部224 が在る。

【００２７】ＢＭ−ＲＡＭ23への描画は、印字デ−タ書
込部222 により行われる。印字デ−タ書込部222 は、ビ
ットマップ制御部インタ−フェ−ス221 を介してビット
マップ制御部21から送信されて来る中間コ−ドで動作す
るロジック部である。グラフィックイメ−ジについて
は、中間コ−ド内のパラメ−タを解析してＢＭ−ＲＡＭ
23に描画する。また、フォントイメ−ジについては、中
間コ−ド内のデ−タに従ってバスB6を介してフォント部
24から読み込んだフォントのイメ−ジを、ＢＭ−ＲＡＭ
23に描画する。

【００２８】プリントヘッド制御部33への出力は、プリ
ント開始コ−ドが、ビットマップ制御部21から、ビット
マップ制御部インタ−フェ−ス221 を介して送信されて
来ると、実行される。即ち、プリントヘッド制御部33か
らプリントヘッド制御部インタ−フェ−ス223 を介して
送信されて来る同期信号に従って、ＢＭ−ＲＡＭ23のデ
−タが、プリントヘッド制御部33へ出力される。

【００２９】デ−タ処理部224 は、印字デ−タ書込部22
3 からバスB101へ出力される画像デ−タ(VIDEO)1000
を、必要に応じて処理し、エッジ部のギザギザの目立た
ないプリントを実行し得る画像デ−タ(VIDEO)1001 に変
換してバスB102へ出力する。該画像デ−タ(VIDEO)1001
は、プリントヘッド制御部インタ−フェ−ス223 からプ
リントヘッド制御部33へ出力される。

【００３０】〔４〕デ−タ処理部224 の構成 次に、上記デ−タ処理部224 の構成を説明する。

【００３１】[4-1]全体構成 図４は、デ−タ処理部224 の全体構成を示すブロック図
である。デ−タ処理部224 は、プリントヘッド制御部33
側から送信されて来る水平同期信号(HSYNK)1002 と、該
水平同期信号(HSYNK)1002 に同期して印字デ−タ書込部
222 からバスB101を介して送信されて来る画像デ−タ(V
IDEO)1000 を受けて、さらに、バスB100を通じてＢＭ−
ＣＰＵ212 によって指示された変調モ−ドにしたがっ
て、画像デ−タのエッジ部を最適なエッジパタ−ンに置
換して画像デ−タ(VIDEO)1001 とした後、バスB102を介
してプリントヘッド制御部インタ−フェ−ス223 へ出力
する。

【００３２】このため、デ−タ処理部224 は、下記のブ
ロック、即ち、同期回路2246、発振器2247、ラインバッ
ファ2241、パタ−ン展開部2242、変調パタ−ン生成部22
43、変調パタ−ン記憶部2244、変調回路部2245を備え
る。

【００３３】[4-2]同期回路2246 図５は同期回路2246の回路構成図であり、図６は同期回
路2246の作動を示すタイミングチャ−トである。同期回
路2246は図５に示す構成を成し、発振器2247から送信さ
れて来るクロック(CLK)1004 と、プリントヘッド制御部
33から送信されて来る水平同期信号(HSYNK)1002 とを取
り入れて、デ−タ処理部224 を制御するためのタイミン
グ信号を発生する。なお、クロック(CLK)1004 は、１ド
ットの変調周波数の16倍の周波数のクロックである。

【００３４】同期回路2246では、図６に示すように、各
走査ラインの先頭を示す水平同期信号(HSYNK)1002 の立
ち上がりエッジで同期信号の生成がスタ−トされる。そ
の結果、各ラインの先頭を示すリセット信号(RESET)100
5 、ドット変調クロックであるドットクロック(DOTCLK)
1006、エッジ部分の変調を行うためのクロックでありド
ットクロック(DOTCLK)1006の8 倍の周波数を有する変調
クロック(DOTCLK*8)1008、及び、ロ−ド信号(LOAD)1007
が生成される。

【００３５】[4-3]ラインバッファ2241、及び、パタ−
ン展開部2242 図７はラインバッファ2241とパタ−ン展開部2242を示す
ブロック図、図８はラインバッファ2241の入出力デ−タ
のタイミングの説明図、図９はラインバッファ2241から
バスB200に出力されるデ−タとパタ−ン展開部2242に展
開されるパタ−ンとの説明図である。

【００３６】ラインバッファ2241は７個のＦＩＦＯメモ
リを用いて構成されており、印字デ−タ書込部222 から
バスB101へ出力される画像デ−タ(VIDEO)1000 を、各ラ
インの同期信号(RESET)1005 と、１ドットの同期信号(D
OTCLK)1006に同期して、図８に示すように７ライン分記
憶する。

【００３７】パタ−ン展開部2242は、11ビットのシリア
ル・パラレル変換器７個で構成されている。パタ−ン展
開部2242は、ラインバッファ2241からバスB200へ、図９
の（ａ）のように出力される７ラインの画像デ−タ(VID
EO)1000 を、１ドットの同期信号(DOTCLK)1006に同期し
て、図９の（ｂ）〜（ｄ）のように順に入力し、11×7
＝77ビットのデ−タに展開してバスB201へ出力する。即
ち、変調パタ−ン生成部2243側へ出力する。

【００３８】また、パタ−ン展開部2242の４番目のシリ
アル・パラレル変換器からは、画像デ−タ(VIDEO)1000
を遅延させたデ−タである画像デ−タ(VIDEO)1003 が出
力される。該画像デ−タ(VIDEO)1003 は変調回路部2245
へ送信されて、後述するように、変調回路部2245にてエ
ッジ部（白→黒、又は、黒→白と変化する部分）であっ
て、ギザギザになると想定される部分を置換されて、画
像デ−タ(VIDEO)1001としてバスB102へ出力される。即
ち、プリントエンジン3 側へ出力される。

【００３９】[4-4]変調パタ−ン生成部2243 図１０は変調パタ−ン生成部2243の回路構成図である。
図示の如く、変調パタ−ン生成部2243は、ＡＮＤ−ＯＲ
ゲ−トで構成される。変調パタ−ン生成部2243は、パタ
−ン展開部2242からバスB201へ出力される77ビットのデ
−タ（パタ−ン）を、所定のデ−タ（パタ−ン）と比較
し、何れかと一致した場合は、一致したパタ−ンに従っ
て、どの部分を変換するかを示す情報と変調パタ−ンと
を作成して、45ビットのデ−タとしてバスB202へ出力す
る。

【００４０】変調パタ−ンは、プリンタエンジン3 の状
態等により影響されるため、調整可能であることが望ま
しい。このため、本実施例では、ＢＭ−ＣＰＵ212 によ
って処理モ−ドを設定され、バスB100を介して送信され
て来るデ−タ1020,1021,1022により、ｆｆ１を用いて、
４段階に調整可能としている。

【００４１】[4-5]変調パタ−ン記憶部2244 図１１は変調パタ−ン記憶部2244の回路構成図である。
また、図１２〜図１４は、変調パタ−ン記憶部2244に記
憶されるデ−タの説明図である。図示のように、変調パ
タ−ン記憶部2244は、９ビットのデ−タを記憶するＤタ
イプフリップフロップ５個を用いて構成される。これ
は、中心の画素及びその周辺の画素の計５画素を記憶す
るためである。

【００４２】変調パタ−ン記憶部2244は、変調パタ−ン
生成部2243からバスB202へ出力される前記の45ビットの
デ−タを取り入れて、一時的に記憶し、元の画像デ−タ
(VIDEO)1003 に同期するタイミングで、９ビットのデ−
タをバスB203へ出力する。変調パタ−ンは、１ドット
（画素）を８等分し、各１／８ドットのＯＮ／ＯＦＦ
で、即ち、８ビットのデ−タで表現される。さらに、各
ドット（画素）は、それぞれ１／８ドットのＯＮ／ＯＦ
Ｆを示す８ビットのデ−タで置換すべきか否かを指定す
るためのデ−タを、１ビット有する。このため、バスB2
03へは、９ビットのデ−タが出力される。

【００４３】例えば、図１２では、変調パタ−ン生成部
2243での前記の比較の結果、中心の画素を、（ｂ）のよ
うにプリントすべきであると判定されている。このた
め、変調パタ−ン記憶部2244には、同図の（ｃ）の如き
デ−タが記憶される。（ｃ）のデ−タ中、一番上の欄の
デ−タは、前記の『置換すべきか否かを指定するための
デ−タ』であり、同欄が『１』であれば、該画素を前記
８ビットのデ−タで置換すべきであるとされる。したが
って、図１２の場合は、フリップフロップ3 に対応する
画素（同図の（ａ）の中心画素）が、８ビットデ−タで
置換されるべき画素として、変調回路部2245へ送られ
る。

【００４４】また、図１３では、変調パタ−ン生成部22
43での前記の比較の結果、中心の画素付近を、同図の
（ｂ）のように幾分緩やかに変化するようにプリントす
べきであるとされている。このため、変調パタ−ン記憶
部2244に記憶されるデ−タは、同図の（ｃ）の如くな
る。図１３の場合は、フリップフロップ2 〜4 に対応す
る各画素（中心画素、及び、その前後の画素）が、それ
ぞれ８ビットデ−タで置換されるべき画素として、変調
回路部2245へ送られる。

【００４５】また、図１４では、変調パタ−ン生成部22
43での前記の比較の結果、中心の画素付近を、同図の
（ｂ）のように、即ち、上記図１３の場合よりも一層緩
やかに変化するようにプリントすべきであるとされてい
る。このため、変調パタ−ン記憶部2244に記憶されるデ
−タは、同図の（ｃ）の如くなる。図１４の場合は、フ
リップフロップ1 〜5 に対応する各画素（中心画素、及
び、その前2 つ及び後2つの画素）が、それぞれ８ビッ
トデ−タで置換されるべき画素として、変調回路部2245
へ送られる。

【００４６】[4-6]変調回路部2245 図１５は変調回路部2245の回路構成図であり、図１６は
変調回路部2245での画像デ−タ(VIDEO)1003 の置換され
る様子を示す説明図である。図示のように、変調回路部
2245は、８ビットパラレル・シリアル変換器と、フリッ
プフロップff2 と、第１及び第２の２個のＡＮＤゲ−ト
と、該２個のＡＮＤゲ−トの出力の入力される１個のＯ
Ｒゲ−トとを備える。

【００４７】８ビットパラレル・シリアル変換器には、
前記変調パタ−ン記憶部2244からバスB203へ出力される
９ビットのデ−タのうち、前記の『置換すべきか否かを
指定するためのデ−タ』以外の８ビットのデ−タ（図１
２〜１４の（ｃ）の一番上の欄のデ−タ以外のデ−タ）
が、ロ−ド信号(LOAD)1007に同期して入力され、さら
に、クロック(DOTCLK*8)1008に同期して、順次、信号10
11として出力される。

【００４８】フリップフロップff2 のＤ端子には、前記
変調パタ−ン記憶部2244からバスB203へ出力される９ビ
ットのデ−タのうち、前記の『置換すべきか否かを指定
するためのデ−タ』が、ドットクロック(DOTCLK)1006に
同期して入力される。

【００４９】第１のＡＮＤゲ−ト（図中、上側に示され
るゲ−ト）には、フリップフロップff2 のＱ端子から出
力される信号1010が反転入力され、且つ、前記画像デ−
タ(VIDEO)1003 が入力される。第２のＡＮＤゲ−ト（図
中、下側に示されるゲ−ト）には、フリップフロップff
2 のＱ端子から出力される信号1010が入力され、且つ、
８ビットパラレル・シリアル変換器から出力される前記
信号1011が入力される。ＯＲゲ−トには、第１及び第２
のＡＮＤゲ−トの出力信号が入力され、該ＯＲゲ−トの
出力が、変調回路部2245の出力信号1001とされる。

【００５０】上記の如く構成される結果、変調回路部22
45は、上記信号1010（前記の『置換すべきか否かを指定
するためのデ−タ』）が“１”である場合には、前記画
像デ−タ(VIDEO)1003 に代えて、上記信号1011を、変調
回路部2245の出力信号1001として、バスB102へ出力す
る。また、上記信号1010が“０”である場合には、前記
画像デ−タ(VIDEO)1003 を、そのまま、変調回路部2245
の出力信号1001として、バスB102へ出力する。こうし
て、ギザギザにプリントされると想定される部分につい
ては、画像デ−タ(VIDEO)1003 に代えて、上記信号1011
が出力される。

【００５１】例えば、図１６の（ａ）に示す画像デ−タ
(VIDEO)1003 では、同図（ｂ）の如くエッジ部の変調パ
タ−ンが作成される。ここに、図中、実線で囲まれた部
分が『信号1010＝１』の部分であり、前記画像デ−タ(V
IDEO)1003 は、信号1011で置換される。また、点線で囲
まれた部分が『信号1010＝０』の部分であり、前記画像
デ−タ(VIDEO)1003 は、信号1011で置換されず、そのま
ま出力される。こうして、同図（ｃ）の如きデ−タ(VID
EO)1001が、変調回路部2245から、バスB102へ出力され
る。

【００５２】図１７〜図１８は、上記変調回路部2245の
作動を説明するためのタイミングチャ−トである。な
お、図１７は前記の図１３に対応し、また、図１８は前
記の図１２に対応する。図１７及び図１８に示すよう
に、上記信号1010（前記の『置換すべきか否かを指定す
るためのデ−タ』）が『１』である間は、８ビットパラ
レル・シリアル変換器の出力である信号1011が、変調回
路部2245の出力信号1001として、バスB102へ出力され
る。また、上記信号1010が『０』である間は、画像デ−
タ(VIDEO)1003 が、変調回路部2245の出力信号1001とし
て、バスB102へ出力される。

【００５３】〔５〕デ−タ処理部224 での処理 次に、上記デ−タ処理部224 での処理を説明する。

【００５４】[5-1]例１ 図２２の（Ａ）はバスB101からデ−タ処理部224 へ入力
される画像デ−タ(VIDEO)1000 のパタ−ンを、図２２の
（Ｂ）はデ−タ処理部224 からバスB102へ出力される画
像デ−タ(VIDEO)1001 のパタ−ンを、それぞれ示す。ま
た、図２３〜図２５は、図２２の（Ａ）を図２２の
（Ｂ）のように変換処理する過程を、３画素について示
す図である。

【００５５】＊矢印区間ａ 図２２の（Ａ）中、矢印区間ａで示される部分の中心画
素は、その周辺の画素群とともに、図２３の（ａ−１）
に示すようにして、パタ−ン展開部2242に展開される。
この場合、中心画素は『黒』であり、且つ、『白→黒』
と変化するエッジ部である。

【００５６】図２３の（ａ−１）のパタ−ンは、次に、
変調パタ−ン生成部2243で所定のパタ−ンと比較され
る。この場合、同図の（ａ−２）に示すパタ−ンが、上
記（ａ−１）のパタ−ンに一致する。上記の一致するパ
タ−ンに基づき、変調パタ−ンが生成される。また、中
心画素付近のどの画素を置換するかを示す情報も生成さ
れる。これらは、同図の（ａ−３）のようにして、変調
パタ−ン記憶部2244に記憶される。この場合には、上記
の中心画素が、変調されるべき画素とされる。また、変
調のパタ−ンは、同図の（ａ−３）の中央のパタ−ンで
ある。

【００５７】こうして、変調パタ−ンが生成され、且
つ、中心画素付近のどの画素を置換するかを示す情報が
生成されると、次に、同図の（ａ−４）のようにして、
上記の置換されるべき画素が、上記の（ａ−３）のデ−
タに基づいて、置換される。即ち、この場合は、『黒』
である中心画素が、上記の（ａ−３）の中央のパタ−ン
に置換される。こうして、図２２の（Ａ）中、矢印区間
ａで示される部分の中心画素付近の変調処理が行われ
る。

【００５８】＊矢印区間ｂ 図２２の（Ａ）中、矢印区間ｂで示される部分の中心画
素は、その周辺の画素群とともに、図２４の（ｂ−１）
に示すようにして、パタ−ン展開部2242に展開される。
この場合も、中心画素は『黒』であり、且つ、『白→
黒』と変化するエッジ部である。但し、この場合は、中
心画素の上下の画素ともに『黒』である。即ち、上下方
向に関しては、前記『矢印区間ａ』の場合とは異なり、
エッジ部ではない。

【００５９】図２４の（ｂ−１）のパタ−ンは、次に、
変調パタ−ン生成部2243で所定のパタ−ンと比較され
る。この場合には、前記『矢印区間ａ』の場合とは異な
り、一致するパタ−ンは無い（同図の（ｂ−２）参
照）。このため、変調パタ−ンは生成されない。また、
どの部分を置換するかを示す情報も生成されない。した
がって、変調パタ−ン記憶部2244には、情報が記憶され
ない（同図の（ｂ−３）参照）。

【００６０】このように、図２２の（Ａ）中、矢印区間
ｂで示される部分の中心画素付近については、変調パタ
−ンは生成されず、また、どの部分を置換するかを示す
情報も生成されない。したがって、同図の（ｂ−４）に
示すように、変調回路部2245での置換処理は行われな
い。即ち、画像デ−タ(VIDEO)1003 が、デ−タ処理部22
4 からの出力信号1001として、バスB102へそのまま出力
される。

【００６１】＊矢印区間ｃ 図２２の（Ａ）中、矢印区間ｃで示される部分の中心画
素は、その周辺の画素群とともに、図２５の（ｃ−１）
に示すようにして、パタ−ン展開部2242に展開される。
この場合も、中心画素は『黒』であり、且つ、『白→
黒』と変化するエッジ部である。しかし、この場合も、
前記『矢印区間ｂ』の場合と同様に、上下方向に関して
はエッジ部ではない。但し、中心画素の図中左斜め下の
画素は、前記『矢印区間ｂ』の場合とは異なり、『黒』
である。即ち、矢印区間ｃで示される部分の中心画素付
近のパタ−ンは、前記『矢印区間ａ』、及び、前記『矢
印区間ｂ』の何れとも異なる。

【００６２】図２５の（ｃ−１）のパタ−ンは、次に、
変調パタ−ン生成部2243で所定のパタ−ンと比較され
る。この場合、同図の（ｃ−２）に示すパタ−ンが、上
記（ｃ−１）のパタ−ンに一致する。上記の一致するパ
タ−ンに基づいて、変調パタ−ンが生成される。また、
どの部分を置換するかを示す情報も生成される。これら
は、同図の（ｃ−３）のようにして、変調パタ−ン記憶
部2244に記憶される。この場合には、上記の中心画素の
図中１つ左側の画素が、変調されるべき画素とされる。
また、変調のパタ−ンは、同図の（ｃ−３）の中央から
１つ左側へずれた画素のパタ−ンである。

【００６３】こうして、変調パタ−ンが生成され、且
つ、どの部分を置換するかを示す情報が生成されると、
次に、同図の（ｃ−４）のように、上記の中心画素の１
つ左側の画素が、上記の（ｃ−３）のデ−タに基づいて
置換される。即ち、『白』である中心画素の１つ左側の
画素が、上記の（ｃ−３）の中央から１つ左側へずれた
画素のパタ−ンで置換される。こうして、図２２の
（Ａ）中、矢印区間ｃで示される部分の中心画素付近の
変調処理が行われる。

【００６４】このように、エッジ部の全画素について、
上記の如き処理が実行されることにより、図２２の
（Ａ）に示すパタ−ンは、図２２の（Ｂ）に示すパタ−
ンへ変換され、デ−タ処理部224 からバスB102へ、画像
デ−タ(VIDEO)1001 として出力される。

【００６５】[5-2]例２ 図３０の（Ａ）はバスB101からデ−タ処理部224 へ入力
される画像デ−タ(VIDEO)1000 のパタ−ンを、図３０の
（Ｂ）はデ−タ処理部224 からバスB102へ出力される画
像デ−タ(VIDEO)1001 のパタ−ンを、それぞれ示す。ま
た、図３０の（Ｌ１）〜（Ｌ３），（４）、及び、図３
０の（Ｒ１）〜（Ｒ３），（４）は、図３０の（Ａ）を
図３０の（Ｂ）のように変換処理する過程を示す図であ
る。

【００６６】図３０に示す処理も、前記図２２〜図２５
での処理と全く同様であるが、図３０の場合には、パタ
−ン中に２つの斜線の交わる部分が在り、これらの斜線
部にそれぞれ対応して、変調パタ−ン生成部2243に於い
て、どの画素を置換するかの情報と、変調パタ−ン（Ｌ
３），（Ｒ３）とが生成される。図示のように、２箇所
について生成された変調パタ−ンには、部分的に重なり
が生ずる。しかし、変調パタ−ン生成部2243で生成され
るデ−タは、変換が必要な部分だけのデ−タである。こ
のため、同図の（４）に示すように、単にデ−タの論理
和を取ることで、問題無く処理される。

【００６７】[5-3]従来との差異 図３１及び図３２は、中心画素を周辺画素の状態によっ
て変換する従来の処理方法を示し、図３０の（Ａ）のパ
タ−ンを図３０の（Ｂ）のパタ−ンへ変換処理する場合
の過程（図３０の（Ｌ１）〜（Ｌ３），（４）、及び、
（Ｒ１）〜（Ｒ３），（４）に相当する過程）を示す。

【００６８】図３１及び図３２の場合には、各中心画素
を変換するための比較パタ−ンがそれぞれ必要となる。
即ち、図３０の（Ａ）→（Ｂ）の変換に、６種類の比較
パタ−ンが必要である。これに対して、本発明の実施例
では、図３０の（Ａ）→（Ｂ）の変換は、２種類のパタ
−ンで足りる。即ち、比較パタ−ンは少なくて足りる。
また、数画素を1 ユニットとして処理する従来方法もあ
るが、該方法では、ユニット毎の変換デ−タを作成する
ため、ユニット内で、複数の傾斜が交わるものについ
て、それぞれ比較パタ−ンと変換デ−タを持たなければ
ならず、本発明の場合よりも、多くの比較パタ−ンが必
要である。

【００６９】〔６〕ＢＭ−ＣＰＵ212 での処理 図２６〜図２９は、ＢＭ−ＣＰＵ212 での処理での処理
を示すフロ−チャ−トである。以下、説明する。電源が
投入されると、内部の初期化を行い(S11：Ｒバッファ21
5 、Ｐ−ＲＡＭ216 は、この時クリアされる) 、さら
に、ＢＭ−ＲＡＭのイメ−ジエリアをクリアする(S13)
。上記の準備処理完了後、主ル−プに入る。主ル−プ
での処理は、受信デ−タ処理(S15) と、描画・印字処理
(S17) がある。

【００７０】＊受信デ−タ処理：図２７，図２９ ホストコンピュ−タ1 から送信されて来る画像デ−タ
は、ホストインタ−フェ−ス211 からの要求で非同期で
起動される受信割り込みル−チン（図２９）により、ホ
ストインタ−フェ−ス211 から読み出されて(S51) 、Ｒ
バッファに蓄えられる(S53) 。

【００７１】Ｒバッファ内のデ−タは、中間コ−ド用メ
モリであるＰ−ＲＡＭ216 に空きが在るときに(S101;YE
S)、読み出されて(S105)、コ−ドに応じて変換されて、
Ｐ−ＲＡＭ216 に蓄えられる(S113,S123,S133)。

【００７２】即ち、コ−ドが処理選択コ−ドであれば(S
111;YES)、処理モ−ド選択ファンクションとされてＰ−
ＲＡＭ216 に蓄えられる(S113)。ここに、処理モ−ド選
択コ−ドは、デ−タ処理部224 の処理モ−ドを指定する
コ−ドである。コ−ドがペ−ジイジェクトコ−ドであれ
ば(S121;YES)、ペ−ジイジェクトファンクションとされ
てＰ−ＲＡＭ216 に蓄えられる(S123)。上記以外の場
合、即ち印字デ−タの場合は(S121;NO) 、中間コ−ドと
されてＰ−ＲＡＭ216 に蓄えられる(S133)。

【００７３】上記に於いて、処理選択コ−ド及びペ−ジ
イジェクトコ−ドを、印字デ−タとは形式の異なるファ
ンクションタイプの中間コ−ドに変換する理由は、印字
デ−タとの同期をとるためである。なお、実際の処理モ
−ドの変更及び排出動作は、下記の描画・印字処理ル−
チン(S17) で、中間コ−ドを読み出した時に(S205)行わ
れる。このようにして、受信デ−タ処理が行われる。

【００７４】＊描画・印字処理：図２８ ビットマップ書込部22が処理中でなく、Ｐ−ＲＡＭ216
にデ−タが在ることをチェックして、Ｐ−ＲＡＭ216 か
ら中間コ−ドが読み出される(S205)

【００７５】中間コ−ドが処理モ−ド選択ファンクショ
ンであれば(S211;YES)、指定された処理モ−ドがデ−タ
処理部224 にセットされる(S213)。中間コ−ドが印字デ
−タであれば(S221;NO) 、中間コ−ドに対応するパラメ
−タがビットマップ書込部22にセットされる(S233)。中
間コ−ドがペ−ジイジェクトファンクションであれば(S
221;YES)、１ペ−ジ分の描画が終了したので、印字動作
に入る。まず、ビットマップ書込部22に印字用のパラメ
−タがセットされ(S223)、プリントエンジン3 のインタ
−フェ−ス制御部32へプリントコマンドが出力される(S
225)。これにより、プリントヘッド制御部33からバスB3
を通して送られて来る同期信号に同期して、ＢＭ−ＲＡ
Ｍ23のデ−タが出力される。

【００７６】〔７〕実施例の変形例 前記実施例では、変調デ−タを、１ドットよりも細かな
レ−ザダイオ−ドのＯＮ／ＯＦＦで表現している。しか
し、この方法はエッジ部を表現するための一例である。

【００７７】本発明では、従来から知られている他の方
法、例えば、レ−ザダイオ−ドの発光強度を調整して感
光体上でのドット径を変える方法（図３３の（Ａ））、
レ−ザダイオ−ドをポリゴンミラ−のスキャン方向以外
の方向に移動させて２次元的に走査する方法（図３３の
（Ｂ））、或いは、複数のレ−ザダイオ−ドを用いて走
査線の数を増やす方法（図３３の（Ｃ））等を用いても
よい。

【００７８】

【発明の効果】本発明によると、図３４の（ａ）に示す
ように斜線部がギザギザになると想定されるドットデ−
タ群のパタ−ンが与えられた場合であっても、プリント
画像の斜線部は、図３４の（ｃ）に示すようにギザギザ
の目立たない滑らかな線で表現される。これは、図３４
の（ａ）のドットデ−タ群によって感光体上に形成され
る走査線群が、前記の図３５の（ｂ）とは異なり、本発
明では、例えば、図３４の（ｂ）のように、形成される
ためである。

【００７９】即ち、前記の図３５の（ｂ）では、同図の
（ａ）のドットデ−タにより、そのままレ−ザダイオ−
ドをオン／オフさせているため、同図の（ｃ）のような
ギザギザのあるプリント画像となっている。しかし、本
発明では、図３４の（ｄ）の如く、ロ−カル領域（同図
の（ｄ）中破線枠で囲まれた領域）の補正処理の必要な
ドットデ−タを、例えば、前記の変換デ−タで置換し
（図３４の（ｆ）参照）、これに基づき、図３４の
（ｅ）のように、該変換デ−タによって走査線を形成し
ている。このため、プリント画像の斜線部は、図３４の
（ｃ）に示すようにギザギザの目立たない滑らかな線で
表現される。

【００８０】また、本発明では、ＵＳＰ4847641 号等の
方式とは異なり、エッジ部のドットデ−タを比較し、該
エッジ部の含まれるロ−カル領域のデ−タを制御する。
このため、比較用のパタ−ンは少なくて足り、回路構成
が簡素化される。また、図３０の（ａ）のように、２つ
の傾斜部の重なりを含む画像の場合にも、それぞれの傾
斜用のデ−タについて処理すれば足りる。また、注目画
素及びその周辺のロ−カル領域を纏めて制御するため、
パタ−ンによっては、前記ギザギザの低減効果が一層大
きくなる。

【図面の簡単な説明】

【図１】実施例にかかる画像発生装置を搭載したレ−ザ
ビ−ムプリンタのプリントヘッド部の概略構成を示す説
明図である。

【図２】上記レ−ザビ−ムプリンタの制御回路の全体構
成を示すブロック図である。

【図３】上記図２中のビットマップ制御部21と、ビット
マップ書込部22の詳細を示すブロック図である。

【図４】上記図３中のデ−タ処理部224 の詳細を示すブ
ロック図である。

【図５】上記図４中の同期回路2246の詳細を示す回路構
成図である。

【図６】上記図５の同期回路2246の動作を示すタイミン
グチャ−トである。

【図７】上記図４中のラインバッファ2241と、パタ−ン
展開部2242の詳細を示すブロック図である。

【図８】上記図７中のラインバッファ2241へバスB101か
ら入力されるＶＩＤＥＯデ−タ1000と、ラインバッファ
2241からバスB200へ出力されるデ−タとのタイミングを
示す説明図である。

【図９】上記図８中のバスB200へ出力されたデ−タが、
上記図７中のパタ−ン展開部2242で展開される様子を示
す説明図である。

【図１０】上記図４中の変調パタ−ン生成部2243の詳細
を示す回路構成図である。

【図１１】上記図４中の変調パタ−ン記憶部2244の詳細
を示すブロック図である。

【図１２】上記図７中のパタ−ン展開部2242で展開され
たデ−タが、上記図１１中の変調パタ−ン記憶部2244
に、どのように記憶されるかを示す説明図である。

【図１３】上記図７中のパタ−ン展開部2242で展開され
たデ−タが、上記図１１中の変調パタ−ン記憶部2244
に、どのように記憶されるかを示す説明図である。

【図１４】上記図７中のパタ−ン展開部2242で展開され
たデ−タが、上記図１１中の変調パタ−ン記憶部2244
に、どのように記憶されるかを示す説明図である。

【図１５】上記図４中の変調回路部2245の詳細を示す回
路構成図である。

【図１６】上記図１５中の変調回路部2245に入力される
ＶＩＤＥＯデ−タ1003が、どのように変調されるかを示
す説明図である。

【図１７】上記図１５中の変調回路部2245の動作を示す
タイミングチャ−トである。

【図１８】上記図１５中の変調回路部2245の動作を示す
タイミングチャ−トである。

【図１９】本発明の概念を示す説明図である。

【図２０】本発明の概念を示す説明図である。

【図２１】本発明の概念を示す説明図である。

【図２２】上記図４のデ−タ処理部224 に入力されるＶ
ＩＤＥＯデ−タ1000と、該デ−タ処理部224 で処理され
た後、出力されるＶＩＤＥＯデ−タ1001との関係を示す
説明図である。

【図２３】上記図４のデ−タ処理部224 での処理を示す
説明図である。

【図２４】上記図４のデ−タ処理部224 での処理を示す
説明図である。

【図２５】上記図４のデ−タ処理部224 での処理を示す
説明図である。

【図２６】上記図３中のＢＭ−ＣＰＵ212 での処理を示
すフロ−チャ−トである。

【図２７】上記図２６中の受信デ−タ処理S15 の詳細を
示すフロ−チャ−トである。

【図２８】上記図２６中の描画印字処理S17 の詳細を示
すフロ−チャ−トである。

【図２９】上記図３中のＢＭ−ＣＰＵ212 での処理を示
すフロ−チャ−トである。

【図３０】上記図４のデ−タ処理部224 での処理を示す
説明図である。

【図３１】従来の方式により、上記図３０に示すような
ＶＩＤＥＯデ−タ1000の変換を行う場合の処理を示す説
明図である。

【図３２】従来の方式により、上記図３０に示すような
ＶＩＤＥＯデ−タ1000の変換を行う場合の処理を示す説
明図である。

【図３３】本発明で用い得るレ−ザビ−ムの変調方式を
示す説明図である。

【図３４】本発明による効果の説明図である。

【図３５】従来の画像発生装置によるプリント画像の欠
点の説明図である。

【符号の説明】

224 デ−タ処理部 2241 ラインバッファ, 2242 パタ−ン展開部,2243
変調パタ−ン生成部, 2244 変調パタ−ン記憶部,
2245 変調回路部,

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−173971（ＪＰ，Ａ) 特開 平４−314183（ＪＰ，Ａ) 特開 平４−329483（ＪＰ，Ａ) 米国特許4847641（ＵＳ，Ａ) 米国特許4437122（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) B41J 2/485 B41J 2/44 G06T 5/20 H04N 1/23 103

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 画像のプリントを指令する原画像デ−タ
   に基づき、各画素のオン・オフをそれぞれ指定するドッ
   トデ−タを生成してプリントエンジンへ出力する画像発
   生装置であって、 オンからオフへ変化するエッジ部、及び、オフからオン
   へ変化するエッジ部のドットデ−タと、該ドットデ−タ
   の周辺のドットデ−タ群とで構成されるロ−カル領域に
   ついて補正処理が必要か否かを判定し、必要な場合は、
   該ロ−カル領域内の補正処理を施すべきドットデ−タを
   示す指示情報と、該ドットデ−タに施すべき補正処理に
   対応する変換デ−タとを作成する変調パタ−ン生成手
   段、 上記指示情報と、該指示情報に対応する上記変換デ−タ
   を、対応付けて記憶する変調パタ−ン記憶手段、 上記指示情報で指定されるドットデ−タを、該指示情報
   に対応する上記変換デ−タで置換して出力する変調回路
   手段、 を有する画像発生装置。