JP3019862B2 - Field effect transistor - Google Patents
Field effect transistorInfo
- Publication number
- JP3019862B2 JP3019862B2 JP1061791A JP6179189A JP3019862B2 JP 3019862 B2 JP3019862 B2 JP 3019862B2 JP 1061791 A JP1061791 A JP 1061791A JP 6179189 A JP6179189 A JP 6179189A JP 3019862 B2 JP3019862 B2 JP 3019862B2
- Authority
- JP
- Japan
- Prior art keywords
- gallium arsenide
- layer
- aluminum gallium
- arsenide layer
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、高周波帯で用いることのできる電界効果ト
ランジスタに関するものである。Description: TECHNICAL FIELD The present invention relates to a field effect transistor that can be used in a high frequency band.
従来の技術 GaAsはSiと比較して電子移動度，飽和ドリフト速度が
大きいためにGaAsを用いた電界効果トランジスタは高周
波帯での利用に適している。またさらに高移動度を実現
する方法として、このGaAsとGaAsより電子親和力の小さ
い材料であるAlGaAsとのヘテロ接合の界面に存在する電
子を利用した、高移動度トランジスタ（HEMT）が発表さ
れた（例えば、生駒他著化合物半導体デバイスI,II工業
調査会編）。2. Description of the Related Art Since GaAs has higher electron mobility and saturation drift velocity than Si, a field effect transistor using GaAs is suitable for use in a high frequency band. As a way to achieve even higher mobility, a high mobility transistor (HEMT) using electrons present at the interface of a heterojunction between GaAs and AlGaAs, a material having a smaller electron affinity than GaAs, was announced ( For example, Ikoma et al., Compound Semiconductor Device I, II Industrial Research Committee).
以下、図面を参照しながら、上述したような従来の電
界効果トランジスタ（ここではHEMT）について説明す
る。Hereinafter, the above-described conventional field effect transistor (here, HEMT) will be described with reference to the drawings.
第３図は従来の電界効果トランジスタの断面図を示
す。第３図において、８はGaAs層、９はｎ型AlGaAs層、
10はｎ型GaAs層であり、11はソース電極、12はゲート電
極、13はドレイン電極である。FIG. 3 is a sectional view of a conventional field effect transistor. In FIG. 3, 8 is a GaAs layer, 9 is an n-type AlGaAs layer,
10 is an n-type GaAs layer, 11 is a source electrode, 12 is a gate electrode, and 13 is a drain electrode.
以上のように構成された電界効果トランジスタについ
て、以下その動作を説明する。The operation of the field effect transistor configured as described above will be described below.
GaAs8とｎ型AlGaAs9とではGaAs8の方が電子親和力が
大きいために、nAlGaAs層９の電子の一部はAlGaAs9から
GaAs8に移動する。いまGaAs8にはできる限り不純物の少
ないものを用いているため移動した電子は、高移動で運
動できる。従って従来のGaAsのみの電界効果トランジス
タより特性改善できる。Since GaAs8 has a higher electron affinity between GaAs8 and n-type AlGaAs9, some of the electrons in the nAlGaAs layer 9 are transferred from AlGaAs9.
Move to GaAs8. Now, since GaAs8 uses as few impurities as possible, the moved electrons can move with high movement. Therefore, the characteristics can be improved as compared with the conventional GaAs field-effect transistor.
発明が解決しようとする課題 しかしながら、上記のような構成では、相互コンダク
タンスgm向上のために濃度を高くすると耐圧が低下する
という欠点を有していた。Problems to be Solved by the Invention However, the above configuration has a drawback that if the concentration is increased to improve the transconductance gm, the breakdown voltage decreases.
本発明は上記欠点に鑑み、耐圧を低下することなくgm
を向上できる電界効果トランジスタを提供するものであ
る。In view of the above drawbacks, the present invention provides gm
It is intended to provide a field effect transistor capable of improving the resistance.
課題を解決するための手段 上記課題を解決するために、本発明は、ガリウム砒素
層の直接上に、前記ガリウム砒素層より電子親和力の小
さい第１のアルミニウムガリウム砒素層が形成され、前
記第１のアルミニウムガリウム砒素層の直接上に不純物
濃度が前記第１のアルミニウムガリウム砒素層より低い
第２のアルミニウムガリウム砒素層が形成され、前記第
２のアルミニウムガリウム砒素層の上にゲート電極が形
成されるとともに、前記第１のアルミニウムガリウム砒
素層と前記第２のアルミニウムガリウム砒素層との不純
物濃度比が0.3±0.1の範囲であるものである。Means for Solving the Problems In order to solve the above problems, the present invention is directed to a first aluminum gallium arsenide layer having an electron affinity smaller than that of the gallium arsenide layer formed directly on the gallium arsenide layer. A second aluminum gallium arsenide layer having an impurity concentration lower than that of the first aluminum gallium arsenide layer is formed directly on the aluminum gallium arsenide layer, and a gate electrode is formed on the second aluminum gallium arsenide layer. In addition, an impurity concentration ratio between the first aluminum gallium arsenide layer and the second aluminum gallium arsenide layer is in a range of 0.3 ± 0.1.
作用 この構成によって、不純物濃度の高いゲート電極・チ
ャネル間隔を短縮させてgmを向上し、不純物濃度の低い
層で耐圧の低下を防止することとなる。Operation With this configuration, the gap between the gate electrode and the channel with a high impurity concentration is shortened to improve gm, and a decrease in withstand voltage is prevented in a layer with a low impurity concentration.
実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第１図は、本発明の第１の実施例における電界効果ト
ランジスタの断面図を示すものである。ここではGaAsと
AlGaAsを例にとって説明する。FIG. 1 is a sectional view of a field-effect transistor according to a first embodiment of the present invention. Here, GaAs
A description will be given using AlGaAs as an example.
第１図において１はGaAs層、２は不純物を高濃度に含
むn+AlGaAs層、３は低濃度のn-AlGaAs層、４はnGaAs
層、５はソース電極、６はゲート電極、７はドレイン電
極である。In FIG. 1, 1 is a GaAs layer, 2 is an n + AlGaAs layer containing a high concentration of impurities, 3 is a low concentration n - AlGaAs layer, and 4 is nGaAs.
Layer 5 is a source electrode, 6 is a gate electrode, and 7 is a drain electrode.
以上のように構成された電界効果トランジスタについ
て、以下その動作を説明する。電子親和力の差で電子が
nAlGaAs層からGaAs層１に移動し、高移動度で運動でき
るのは従来例と同様である。従来例と異なるのはAlGaAs
層にn-/n+の二層構造を用いることにある。この構造に
よりn+AlGaAs層領域の存在でゲート電極６・チャネル間
隔を短くできgmが改善できた。しかもn-AlGaAs層３をn+
AlGaAs層２とゲート電極６の間に入れたため耐圧の低下
はなかった。The operation of the field effect transistor configured as described above will be described below. Electrons differ in electron affinity
It is possible to move from the nAlGaAs layer to the GaAs layer 1 and move with high mobility, as in the conventional example. The difference from the conventional example is AlGaAs
It is to use a two-layer structure of n − / n + for the layer. With this structure, the gap between the gate electrode 6 and the channel can be reduced by the presence of the n + AlGaAs layer region, and gm can be improved. In addition, the n − AlGaAs layer 3 is changed to n +
Since it was inserted between the AlGaAs layer 2 and the gate electrode 6, the breakdown voltage did not decrease.
以下、本発明の第２の実施例について説明する。 Hereinafter, a second embodiment of the present invention will be described.
本実施例では、第１の実施例の構造においてn+AlGaAs
層２とn-AlGaAs層３の不純物濃度の比を0.3±0.1として
いる。この比が１に近づいて行くと従来型（１層AlGaA
s）に近いわけでgmは小さくなって行く。一方、この比
が０に近づいて行ってもn-の濃度が低くなり、ソース抵
抗が大きくなるためgmが小さくなって行く。この結果、
耐圧を一定としたときgmとn-/n+比との関係は第２図の
ようになる。このように本実施例によれば、n+AlGaAsと
n-AlGaAsとの比を0.3±0.1とすることによりgmを改善す
ることができた。In this embodiment, n + AlGaAs is used in the structure of the first embodiment.
The ratio between the impurity concentrations of the layer 2 and the n − AlGaAs layer 3 is set to 0.3 ± 0.1. As this ratio approaches 1, the conventional (single-layer AlGaA
gm becomes smaller because it is closer to s). On the other hand, even when the ratio approaches 0, the concentration of n − decreases and the source resistance increases, so that gm decreases. As a result,
FIG. 2 shows the relationship between gm and n − / n + ratio when the breakdown voltage is fixed. Thus, according to the present embodiment, n + AlGaAs
The gm could be improved by setting the ratio to n - AlGaAs to 0.3 ± 0.1.
発明の効果 以上のように本発明は、電子親和力の小さい半導体を
２層にすることにより耐圧をさげることなくgmを向上で
き、その実用的効果は大なるものがある。Effect of the Invention As described above, in the present invention, gm can be improved without lowering the withstand voltage by using two layers of semiconductors having a small electron affinity, and the practical effect is large.
第１図は本発明の第１の実施例の電界効果トランジスタ
の断面図、第２図は本発明の一実施例におけるgmとn-/n
+との関係を示す図、第３図は従来の電界効果トランジ
スタの断面図である。FIG. 1 is a sectional view of a field effect transistor according to a first embodiment of the present invention, and FIG. 2 is gm and n − / n according to an embodiment of the present invention.
+ A diagram showing a relationship, FIG. 3 is a sectional view of a conventional field effect transistor.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金沢 邦彦 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 西馬 正博 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 萩尾 正博 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 高木 弘光 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 昭59−3977（ＪＰ，Ａ) 特開 昭61−191074（ＪＰ，Ａ) 特開 昭63−59964（ＪＰ，Ａ) 特開 昭64−59964（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Kunizawa Kanazawa, Inventor 1006 Kazuma Kadoma, Osaka Prefecture Inside Matsushita Denshi Kogyo Co., Ltd. In-house (72) Inventor Masahiro Hagio 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Denko Kogyo Co., Ltd. (72) Inventor Hiromitsu Takagi 1006 Oji Kadoma Kadoma-shi Osaka Prefecture Matsushita Denko Kogyo Co., Ltd. (56) Document JP-A-59-3977 (JP, A) JP-A-61-191074 (JP, A) JP-A-63-59964 (JP, A) JP-A-64-59964 (JP, A)
Claims (1)
砒素層より電子親和力の小さく不純物を含む第１のアル
ミニウムガリウム砒素層が形成され、前記第１のアルミ
ニウムガリウム砒素層の直接上に不純物濃度が前記第１
のアルミニウムガリウム砒素層より低い第２のアルミニ
ウムガリウム砒素層が形成され、前記第２のアルミニウ
ムガリウム砒素層の上にゲート電極が形成されるととも
に、前記第１のアルミニウムガリウム砒素層と前記第２
のアルミニウムガリウム砒素層との不純物濃度比が0.3
±0.1の範囲であることを特徴とする電界効果トランジ
スタ。A first aluminum gallium arsenide layer containing an impurity having a smaller electron affinity than the gallium arsenide layer and containing impurities, and an impurity concentration directly above the first aluminum gallium arsenide layer; Is the first
A second aluminum gallium arsenide layer lower than the aluminum gallium arsenide layer, a gate electrode is formed on the second aluminum gallium arsenide layer, and the first aluminum gallium arsenide layer and the second aluminum gallium arsenide layer are formed.
Impurity concentration ratio of aluminum gallium arsenide layer
A field-effect transistor having a range of ± 0.1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061791A JP3019862B2 (en) | 1989-03-14 | 1989-03-14 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061791A JP3019862B2 (en) | 1989-03-14 | 1989-03-14 | Field effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02240937A JPH02240937A (en) | 1990-09-25 |
| JP3019862B2 true JP3019862B2 (en) | 2000-03-13 |
Family
ID=13181276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1061791A Expired - Lifetime JP3019862B2 (en) | 1989-03-14 | 1989-03-14 | Field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019862B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593977A (en) * | 1982-06-29 | 1984-01-10 | Fujitsu Ltd | Semiconductor device |
| JPS61191074A (en) * | 1985-02-20 | 1986-08-25 | Fujitsu Ltd | Semiconductor device |
| JPS63174A (en) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | Semiconductor device |
| JPS6459964A (en) * | 1987-08-31 | 1989-03-07 | Fujitsu Ltd | Hetero-junction fet |
-
1989
- 1989-03-14 JP JP1061791A patent/JP3019862B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02240937A (en) | 1990-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Long et al. | Dual-material gate (DMG) field effect transistor | |
| US4568958A (en) | Inversion-mode insulated-gate gallium arsenide field-effect transistors | |
| US5313093A (en) | Compound semiconductor device | |
| JP3019862B2 (en) | Field effect transistor | |
| JPS63278277A (en) | Compound semiconductor device | |
| JP2578745B2 (en) | Field effect transistor | |
| US5343056A (en) | Compound semiconductor device | |
| JP2659181B2 (en) | Semiconductor device | |
| KR860007745A (en) | Compound Semiconductor Device | |
| JPH0544194B2 (en) | ||
| JPH0645362A (en) | Field effect transistor | |
| JP2687664B2 (en) | Field effect transistor | |
| CA2078940C (en) | Compound semiconductor device | |
| JPH05190846A (en) | Field-effect transistor | |
| JPS6068661A (en) | Semiconductor device | |
| JPS61102072A (en) | Hetero junction field effect transistor | |
| JPH04280640A (en) | Field-effect transistor and manufacture thereof | |
| JPH0729917A (en) | Field-effect transistor and its manufacture | |
| JPH01256176A (en) | Compound semiconductor device | |
| JPH04206736A (en) | Field effect type semiconductor device | |
| JPH04369842A (en) | Heterojunction field-effect transistor | |
| JPS62209866A (en) | Semiconductor device | |
| JPS61156889A (en) | Semiconductor device | |
| JPH05275703A (en) | Semiconductor device and its manufacture | |
| JPS6180871A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |