JP3019152B2 - Method of forming semiconductor light emitting / receiving module - Google Patents

Method of forming semiconductor light emitting / receiving module

Info

Publication number
JP3019152B2
JP3019152B2 JP17121798A JP17121798A JP3019152B2 JP 3019152 B2 JP3019152 B2 JP 3019152B2 JP 17121798 A JP17121798 A JP 17121798A JP 17121798 A JP17121798 A JP 17121798A JP 3019152 B2 JP3019152 B2 JP 3019152B2
Authority
JP
Japan
Prior art keywords
light emitting
forming
receiving module
semiconductor light
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17121798A
Other languages
Japanese (ja)
Other versions
JP2000012893A (en
Inventor
照夫 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17121798A priority Critical patent/JP3019152B2/en
Publication of JP2000012893A publication Critical patent/JP2000012893A/en
Application granted granted Critical
Publication of JP3019152B2 publication Critical patent/JP3019152B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は半導体発光・受光モ
ジュールの形成方法に関する。The present invention relates to a method for forming a semiconductor light emitting / receiving module.

【０００２】[0002]

【従来の技術】近年、半導体発光・受光モジュールの形
成方法としては、光学レンズを用いて光軸調整を行うア
クティブアライン方式に代わり、機械的に位置精度良く
光軸調整を行うことができるパッシブアライン方式が脚
光を浴びている（例えば、特開平３−１８２７０７号公
報、特許第２７１３１４２号公報など）。2. Description of the Related Art In recent years, as a method of forming a semiconductor light emitting / receiving module, instead of an active alignment method in which an optical axis is adjusted by using an optical lens, a passive alignment in which the optical axis can be adjusted mechanically with high positional accuracy. The method is in the spotlight (for example, Japanese Patent Application Laid-Open No. 3-182707, Japanese Patent No. 2713142).

【０００３】このパッシブアライン方式の中で、半田溶
融時の表面張力を利用して位置整合を行う半田バンプに
よる手法が最も精度良く、かつ、最も簡易に半導体発光
・受光モジュールを形成することが可能である。[0003] Among the passive alignment methods, a method using solder bumps for performing position alignment utilizing surface tension at the time of solder melting is the most accurate and the simplest to form a semiconductor light emitting / receiving module. It is.

【０００４】以下、図７乃至図１０を参照して、パッシ
ブアライン方式による従来の半導体発光・受光モジュー
ル形成方法を説明する。Hereinafter, a conventional method for forming a semiconductor light emitting / receiving module using a passive alignment method will be described with reference to FIGS.

【０００５】先ず、図７に示すように、シリコン基板３
０をダイシングする。[0005] First, as shown in FIG.
Dicing 0.

【０００６】次いで、ダイシングされた各シリコン基板
３０の表面をメタライズし、半田バンプ形成用のメタル
層３１を各シリコン基板３０の表面上に形成する。その
後、打ち抜きにより、メタル層３１上に半田バンプ３２
を形成する。Next, the surface of each diced silicon substrate 30 is metallized, and a metal layer 31 for forming a solder bump is formed on the surface of each silicon substrate 30. Then, the solder bump 32 is formed on the metal layer 31 by punching.
To form

【０００７】次いで、半田バンプ３２の表面にフラック
スを塗布した後、半田バンプ３２を加熱し、図９に示す
ように、半田バンプ３２を溶融させる。Next, after applying a flux to the surface of the solder bump 32, the solder bump 32 is heated to melt the solder bump 32 as shown in FIG.

【０００８】その後、図１０に示すように、溶融した半
田バンプ３２上にメタル層３３を介して半導体発光素子
又は受光素子３４を実装する。After that, as shown in FIG. 10, a semiconductor light emitting element or a light receiving element 34 is mounted on the molten solder bump 32 via a metal layer 33.

【０００９】以上のようにして、半導体発光・受光モジ
ュールがつくられる。As described above, a semiconductor light emitting / receiving module is manufactured.

【００１０】[0010]

【発明が解決しようとする課題】しかしながら、以上述
べた従来の半導体発光・受光モジュール形成方法には、
以下に述べるように、多くの工程数を必要とするという
問題があった。However, the above-described conventional methods for forming a semiconductor light emitting / receiving module include the following.
As described below, there is a problem that a large number of steps are required.

【００１１】従来の半導体発光・受光モジュール形成方
法によれば、シリコン基板３０を個々に分割してから、
各分割基板上に半田バンプ３２が形成される。この従来
の方法において、先にシリコン基板３０のダイシングを
行う理由は次の通りである。According to the conventional semiconductor light emitting / receiving module forming method, the silicon substrate 30 is divided into individual parts,
Solder bumps 32 are formed on each divided substrate. The reason why the silicon substrate 30 is first diced in this conventional method is as follows.

【００１２】仮に、半田バンプ３２を最初にシリコン基
板３０上に形成し、その後に、シリコン基板３０のダイ
シングを行うものとすると、ダイシングの際の冷却水に
よって、半田バンプ３２が酸化する。その結果、発光・
受光素子３４を精度良くシリコン基板３０上に実装する
ことができなくなるという問題を生じる。If the solder bumps 32 are formed on the silicon substrate 30 first and then the silicon substrate 30 is diced, the solder bumps 32 are oxidized by the cooling water at the time of dicing. As a result,
There arises a problem that the light receiving element 34 cannot be mounted on the silicon substrate 30 with high accuracy.

【００１３】この問題を回避するため、従来の半導体発
光・受光モジュール形成方法においては、先にシリコン
基板３０のダイシングを行い、その後に、半田バンプ３
２を形成することとしていた。In order to avoid this problem, in the conventional semiconductor light emitting / receiving module forming method, the silicon substrate 30 is diced first, and then the solder bumps 3 are formed.
2 was formed.

【００１４】しかしながら、このために、従来の半導体
発光・受光モジュール形成方法においては、半田バンプ
３２の形成→半田バンプ３２の溶融→発光・受光素子３
４の実装という一連の過程を、分割した各シリコン基板
３０ごとに行わなければならず、発光・受光素子３４の
実装までに多大な工程数を必要とするという問題を生じ
ていた。However, for this reason, in the conventional semiconductor light emitting / light receiving module forming method, the formation of the solder bump 32 → the melting of the solder bump 32 → the light emitting / light receiving element 3
A series of processes of mounting 4 must be performed for each of the divided silicon substrates 30, causing a problem that a large number of steps are required before mounting the light emitting / receiving element 34.

【００１５】このため、半田バンプ実装を実用化するた
めには、精度良く、かつ、量産性をも兼ね備えたプロセ
スを開発することが望まれていた。Therefore, in order to put solder bump mounting into practical use, it has been desired to develop a process that is both accurate and has mass productivity.

【００１６】本発明はこのような従来の半導体発光・受
光モジュール形成方法における問題点に鑑みてなされた
ものであり、半田バンプの形成→半田バンプの溶融→発
光・受光素子の実装という一連の過程を、分割した各半
導体基板ごとに行う必要をなくし、それら一連の過程を
ダイシング前の段階における半導体基板に対して一括し
て行うことができる半導体発光・受光モジュール形成方
法を提供することを目的とする。The present invention has been made in view of such problems in the conventional method of forming a semiconductor light emitting and light receiving module, and includes a series of steps of forming a solder bump, melting a solder bump, and mounting a light emitting and light receiving element. A method of forming a semiconductor light-emitting / light-receiving module, which eliminates the need to perform the process for each divided semiconductor substrate, and enables a series of processes to be collectively performed on the semiconductor substrate in a stage before dicing. I do.

【００１７】[0017]

【課題を解決するための手段】この目的を達成するた
め、本発明のうち、請求項１は、半導体基板上に半田バ
ンプを形成する第一の過程と、半田バンプを加熱し、溶
融させる第二の過程と、溶融した半田バンプを覆うよう
に酸化防止膜を形成する第三の過程と、半導体基板をダ
イシングする第四の過程と、酸化防止膜を除去する第五
の過程と、からなる半導体発光・受光モジュールの形成
方法を提供する。In order to achieve this object, of the present invention, a first step of forming a solder bump on a semiconductor substrate and a second step of heating and melting the solder bump are described. A second process, a third process of forming an antioxidant film so as to cover the molten solder bumps, a fourth process of dicing the semiconductor substrate, and a fifth process of removing the antioxidant film Provided is a method for forming a semiconductor light emitting / receiving module.

【００１８】本方法においては、半田バンプを溶融させ
た後に、半田バンプの酸化を防止するための酸化防止膜
が半田バンプを覆うように形成される。この後、半導体
基板のダイシングが行われる。ダイシングの際には、半
導体基板を冷却するために冷却水が使用されるが、半田
バンプは既に酸化防止膜で覆われているため、半田バン
プに冷却水が触れても半田バンプが酸化することはな
い。In this method, after the solder bump is melted, an antioxidant film for preventing the solder bump from being oxidized is formed so as to cover the solder bump. Thereafter, dicing of the semiconductor substrate is performed. During dicing, cooling water is used to cool the semiconductor substrate.Since the solder bumps are already covered with an antioxidant film, the solder bumps may be oxidized even if the solder bumps come in contact with the cooling water. There is no.

【００１９】このため、本方法によれば、最初に半導体
基板上に多数の半田バンプを形成し、その後にダイシン
グを行うことができるので、半田バンプを形成し、その
半田バンプを溶融させ、その後に、発光・受光素子を実
装するという一連の過程を分割した半導体基板毎に行う
必要はもはやなく、従来の半導体発光・受光モジュール
形成方法と比較して、大幅に工程数を削減することが可
能である。Therefore, according to the present method, a large number of solder bumps can be formed on the semiconductor substrate first, and then dicing can be performed. Therefore, the solder bumps are formed, and the solder bumps are melted. In addition, there is no longer any need to perform a series of processes for mounting the light-emitting and light-receiving elements for each divided semiconductor substrate, and the number of processes can be significantly reduced as compared with the conventional method of forming a semiconductor light-emitting and light-receiving module. It is.

【００２０】酸化防止膜としては、種々のものを用いる
ことができる。例えば、請求項２に記載されているよう
に、酸化防止膜としてポリイミドからなる膜を用いるこ
とができる。Various materials can be used as the antioxidant film. For example, as described in claim 2, a film made of polyimide can be used as the antioxidant film.

【００２１】あるいは、請求項３に記載されているよう
に、半導体基板としてシリコン基板を用いる場合には、
酸化防止膜としてシリコン窒化膜を用いることもでき
る。Alternatively, as described in claim 3, when a silicon substrate is used as the semiconductor substrate,
A silicon nitride film can be used as the oxidation preventing film.

【００２２】さらには、請求項４に記載されているよう
に、第二の過程において、半田バンプを溶融させる前に
半田バンプにフラックスを塗布し、このフラックスをそ
のまま酸化防止膜として用いることも可能である。Further, as described in claim 4, in the second step, a flux is applied to the solder bump before melting the solder bump, and this flux can be used as it is as an antioxidant film. It is.

【００２３】なお、請求項５に記載されているように、
第五の過程における酸化防止膜の除去は、例えば、ウェ
ット又はドライエッチングにより行われる。As described in claim 5,
The removal of the antioxidant film in the fifth step is performed by, for example, wet or dry etching.

【００２４】[0024]

【発明の実施の形態】図１乃至図６に本発明に係る半導
体発光・受光モジュールの形成方法の一実施形態を示
す。1 to 6 show one embodiment of a method for forming a semiconductor light emitting / receiving module according to the present invention.

【００２５】先ず、図１に示すように、ダイシング前の
シリコン基板１０の表面をメタライズし、半田バンプ形
成用のメタル層１１をシリコン基板１０の表面上に形成
する。その後、打ち抜きにより、メタル層１１上に半田
バンプ１２を形成する。次いで、半田バンプ１２にフラ
ックスを塗布した後、半田バンプ１２を約３００℃に加
熱し、図２に示すように、半田バンプ１２の表面を溶融
させる。First, as shown in FIG. 1, the surface of the silicon substrate 10 before dicing is metallized, and a metal layer 11 for forming solder bumps is formed on the surface of the silicon substrate 10. After that, a solder bump 12 is formed on the metal layer 11 by punching. Next, after applying flux to the solder bumps 12, the solder bumps 12 are heated to about 300 ° C. to melt the surfaces of the solder bumps 12 as shown in FIG.

【００２６】この後、半田バンプ１２の表面に酸化膜が
形成されることを防止するために、図３に示すように、
酸化防止膜としてのポリイミド膜１３を半導体基板１０
及び半田バンプ１２の全面にわたって形成する。Thereafter, in order to prevent an oxide film from being formed on the surface of the solder bump 12, as shown in FIG.
A polyimide film 13 as an antioxidant film is
And over the entire surface of the solder bump 12.

【００２７】次いで、図４に示すように、シリコン基板
１０をダイシングする。ダイシングの際には、冷却水を
用いてシリコン基板１０の冷却が行われるが、半田バン
プ１２の表面には酸化防止膜としてのポリイミド膜１３
が形成されているため、半田バンプ１２の表面に冷却水
がかかることはなく、従って、半田バンプ１２の表面が
酸化されることはない。Next, as shown in FIG. 4, the silicon substrate 10 is diced. At the time of dicing, cooling of the silicon substrate 10 is performed using cooling water, and a polyimide film 13 as an antioxidant film is formed on the surface of the solder bump 12.
Is formed, no cooling water is applied to the surface of the solder bump 12, and therefore, the surface of the solder bump 12 is not oxidized.

【００２８】次いで、図５に示すように、ドライエッチ
ング又はウエットエッチングにより、ポリイミド膜１３
を除去する。このようにして、酸化されていない良好な
半田バンプ１２を得ることができる。Next, as shown in FIG. 5, the polyimide film 13 is dry-etched or wet-etched.
Is removed. In this way, a good solder bump 12 that has not been oxidized can be obtained.

【００２９】その後、図６に示すように、溶融した半田
バンプ１２上にメタル層１４を介して半導体発光素子又
は受光素子１５を実装する。After that, as shown in FIG. 6, a semiconductor light emitting element or a light receiving element 15 is mounted on the molten solder bump 12 via a metal layer 14.

【００３０】以上のように、本実施形態に係る方法によ
れば、半田バンプ１２を溶融させた後に、半田バンプ１
２の酸化を防止するための酸化防止用ポリイミド膜１３
が半田バンプ１２を覆うようにして形成される。この
後、半導体基板１０がダイシングされる。半田バンプ１
２は既に酸化防止用ポリイミド膜１３で覆われているた
め、半田バンプ１２にダイシングの際の冷却水が触れて
も半田バンプ１２が酸化することはない。As described above, according to the method of the present embodiment, after the solder bump 12 is melted, the solder bump 1 is melted.
Antioxidant polyimide film 13 for preventing oxidation of 2
Are formed so as to cover the solder bumps 12. Thereafter, the semiconductor substrate 10 is diced. Solder bump 1
Since 2 is already covered with the antioxidant polyimide film 13, the solder bumps 12 are not oxidized even if the solder bumps 12 come into contact with cooling water during dicing.

【００３１】このため、本実施形態に係る方法によれ
ば、最初にシリコン基板１０上に多数の半田バンプ１２
を形成し、その後にダイシングを行うことができるの
で、従来の方法のように、半田バンプの形成→半田バン
プの溶融→発光・受光素子の実装という一連の過程を各
分割基板毎に行う必要がない。従って、従来の半導体発
光・受光モジュール形成方法と比較して、大幅に工程数
を削減することが可能である。Therefore, according to the method of the present embodiment, first, a large number of solder bumps 12 are formed on the silicon substrate 10.
Can be formed and then dicing can be performed.Therefore, as in the conventional method, it is necessary to perform a series of processes of forming solder bumps → melting solder bumps → mounting light emitting and light receiving elements for each divided substrate. Absent. Therefore, the number of steps can be significantly reduced as compared with the conventional semiconductor light emitting / receiving module forming method.

【００３２】本実施形態においては、酸化防止膜として
ポリイミド膜１３を用いたが、ポリイミド膜１３の代わ
りに、シリコン窒化膜を用いても同様の効果を得ること
ができる。In this embodiment, the polyimide film 13 is used as the antioxidant film. However, the same effect can be obtained by using a silicon nitride film instead of the polyimide film 13.

【００３３】あるいは、半田バンプ１２の溶融前に半田
バンプ１２に塗布したフラックスをそのまま酸化防止膜
として活用しても同様の効果を得ることができる。Alternatively, the same effect can be obtained by using the flux applied to the solder bumps 12 before melting the solder bumps 12 as it is as an antioxidant film.

【００３４】[0034]

【発明の効果】本発明に係る半導体発光・受光モジュー
ルの形成方法によれば、半田バンプの溶融後に酸化防止
膜を形成することにより、ダイシング工程における半田
バンプの表面の酸化を防止することができる。この結
果、従来の方法よりも発光・受光素子の実装精度を高め
ることができる。According to the method for forming a semiconductor light emitting / receiving module according to the present invention, the oxidation of the surface of the solder bump in the dicing step can be prevented by forming the antioxidant film after the melting of the solder bump. . As a result, the mounting accuracy of the light-emitting / light-receiving element can be increased as compared with the conventional method.

【００３５】本発明者は、従来の方法との比較における
本発明による効果を確認するために、発光・受光素子の
実装精度についての実験を以下のように行った。The present inventor conducted an experiment on the mounting accuracy of the light emitting / receiving element as follows in order to confirm the effect of the present invention in comparison with the conventional method.

【００３６】先ず、図７乃至図１０に示した従来の方法
を用いて、１０００個の半田バンプを形成し、それらの
半田バンプ上に発光・受光素子を実装し、実装精度を測
定した。次いで、上述の実施形態に係る方法を用いて、
同様に、１０００個の半田バンプを形成し、それらの半
田バンプ上に発光・受光素子を実装し、実装精度を測定
した。First, using the conventional method shown in FIGS. 7 to 10, 1000 solder bumps were formed, and light emitting and light receiving elements were mounted on those solder bumps, and the mounting accuracy was measured. Then, using the method according to the above-described embodiment,
Similarly, 1000 solder bumps were formed, light emitting / light receiving elements were mounted on those solder bumps, and the mounting accuracy was measured.

【００３７】従来の方法を用いた場合の実装精度は±１
０μｍであったのに対して、上述の実施形態に係る方法
を用いた場合の実装精度は±２μｍであった。The mounting accuracy when using the conventional method is ± 1.
In contrast to 0 μm, the mounting accuracy when the method according to the above-described embodiment was used was ± 2 μm.

【００３８】このように、本実施形態に係る方法を用い
ることにより、発光・受光素子の実装精度を格段に向上
させることできることが証明された。As described above, it has been proved that the mounting accuracy of the light emitting / receiving element can be remarkably improved by using the method according to the present embodiment.

【００３９】また、本発明に係る半導体発光・受光モジ
ュールの形成方法によれば、ウエハの状態で半田バンプ
を形成することができるため、チップ毎に半田バンプを
形成する従来の方法よりも格段に工程数を削減すること
ができ、ひいては、半導体発光・受光モジュールの製造
時間を短縮することができる。Further, according to the method for forming a semiconductor light emitting / receiving module according to the present invention, since solder bumps can be formed in a wafer state, it is much more effective than the conventional method of forming solder bumps for each chip. The number of steps can be reduced, and the manufacturing time of the semiconductor light emitting / receiving module can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る半導体発光・受光モジュールの形
成方法の一実施形態における第一の工程を示す断面図で
ある。FIG. 1 is a sectional view showing a first step in one embodiment of a method for forming a semiconductor light emitting / receiving module according to the present invention.

【図２】本発明に係る半導体発光・受光モジュールの形
成方法の一実施形態における第二の工程を示す断面図で
ある。FIG. 2 is a sectional view showing a second step in one embodiment of the method for forming a semiconductor light emitting / receiving module according to the present invention.

【図３】本発明に係る半導体発光・受光モジュールの形
成方法の一実施形態における第三の工程を示す断面図で
ある。FIG. 3 is a cross-sectional view showing a third step in one embodiment of a method for forming a semiconductor light emitting / receiving module according to the present invention.

【図４】本発明に係る半導体発光・受光モジュールの形
成方法の一実施形態における第四の工程を示す断面図で
ある。FIG. 4 is a sectional view showing a fourth step in the embodiment of the method for forming a semiconductor light emitting / receiving module according to the present invention.

【図５】本発明に係る半導体発光・受光モジュールの形
成方法の一実施形態における第五の工程を示す断面図で
ある。FIG. 5 is a cross-sectional view showing a fifth step in the embodiment of the method for forming a semiconductor light emitting / receiving module according to the present invention.

【図６】本発明に係る半導体発光・受光モジュールの形
成方法の一実施形態における第六の工程を示す断面図で
ある。FIG. 6 is a cross-sectional view showing a sixth step in the embodiment of the method for forming a semiconductor light emitting / receiving module according to the present invention.

【図７】従来の半導体発光・受光モジュールの形成方法
における第一の工程を示す断面図である。FIG. 7 is a cross-sectional view showing a first step in a conventional method for forming a semiconductor light emitting / receiving module.

【図８】従来の半導体発光・受光モジュールの形成方法
における第二の工程を示す断面図である。FIG. 8 is a cross-sectional view showing a second step in the conventional method for forming a semiconductor light emitting / receiving module.

【図９】従来の半導体発光・受光モジュールの形成方法
における第三の工程を示す断面図である。FIG. 9 is a cross-sectional view showing a third step in a conventional method for forming a semiconductor light emitting / receiving module.

【図１０】従来の半導体発光・受光モジュールの形成方
法における第四の工程を示す断面図である。FIG. 10 is a sectional view showing a fourth step in the conventional method of forming a semiconductor light emitting / receiving module.

【符号の説明】[Explanation of symbols]

１０ シリコン基板 １１ メタル層 １２ 半田バンプ １３ ポリイミド膜 １４ メタル層 １５ 半導体発光・受光素子 ３０ シリコン基板 ３１ メタル層 ３２ 半田バンプ ３３ メタル層 ３４ 半導体発光・受光素子 DESCRIPTION OF SYMBOLS 10 Silicon substrate 11 Metal layer 12 Solder bump 13 Polyimide film 14 Metal layer 15 Semiconductor light emitting / receiving element 30 Silicon substrate 31 Metal layer 32 Solder bump 33 Metal layer 34 Semiconductor light emitting / receiving element

フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/02 - 31/024 H01L 33/00 H01L 21/28 - 21/288 H01L 21/44 - 21/445 Continuation of the front page (58) Field surveyed (Int. Cl. 7 , DB name) H01L 31/02-31/024 H01L 33/00 H01L 21/28-21/288 H01L 21/44-21/445

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 半導体基板上に半田バンプを形成する第
一の過程と、 前記半田バンプを加熱し、溶融させる第二の過程と、 溶融した前記半田バンプを覆うように酸化防止膜を形成
する第三の過程と、 前記半導体基板をダイシングする第四の過程と、 前記酸化防止膜を除去する第五の過程と、 からなる半導体発光・受光モジュールの形成方法。A first step of forming solder bumps on a semiconductor substrate; a second step of heating and melting the solder bumps; and forming an antioxidant film so as to cover the melted solder bumps. A method of forming a semiconductor light emitting / receiving module, comprising: a third step; a fourth step of dicing the semiconductor substrate; and a fifth step of removing the antioxidant film. 【請求項２】 前記酸化防止膜はポリイミドからなるも
のであることを特徴とする請求項１に記載の半導体発光
・受光モジュールの形成方法。2. The method according to claim 1, wherein the antioxidant film is made of polyimide. 【請求項３】 前記半導体基板はシリコンからなり、前
記酸化防止膜はシリコン窒化膜からなるものであること
を特徴とする請求項１に記載の半導体発光・受光モジュ
ールの形成方法。3. The method according to claim 1, wherein the semiconductor substrate is made of silicon, and the anti-oxidation film is made of a silicon nitride film. 【請求項４】 前記第二の過程において、前記半田バン
プを溶融させる前に前記半田バンプにフラックスを塗布
し、該フラックスをそのまま前記酸化防止膜として用い
ることを特徴とする請求項１に記載の半導体発光・受光
モジュールの形成方法。4. The method according to claim 1, wherein in the second step, a flux is applied to the solder bump before the solder bump is melted, and the flux is used as it is as the antioxidant film. A method for forming a semiconductor light emitting / receiving module. 【請求項５】 前記第五の過程において前記酸化防止膜
はエッチングにより除去されることを特徴とする請求項
１乃至４の何れか一項に記載の半導体発光・受光モジュ
ールの形成方法。5. The method for forming a semiconductor light emitting / receiving module according to claim 1, wherein the oxidation preventing film is removed by etching in the fifth step.
JP17121798A 1998-06-18 1998-06-18 Method of forming semiconductor light emitting / receiving module Expired - Fee Related JP3019152B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17121798A JP3019152B2 (en) 1998-06-18 1998-06-18 Method of forming semiconductor light emitting / receiving module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17121798A JP3019152B2 (en) 1998-06-18 1998-06-18 Method of forming semiconductor light emitting / receiving module

Publications (2)

Publication Number Publication Date
JP2000012893A JP2000012893A (en) 2000-01-14
JP3019152B2 true JP3019152B2 (en) 2000-03-13

Family

ID=15919220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17121798A Expired - Fee Related JP3019152B2 (en) 1998-06-18 1998-06-18 Method of forming semiconductor light emitting / receiving module

Country Status (1)

Country Link
JP (1) JP3019152B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4742844B2 (en) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
CN118060610A (en) * 2024-04-19 2024-05-24 泰兴市瑞之宁金属制品有限公司 Cutting equipment is used in metalwork processing for fire control

Also Published As

Publication number Publication date
JP2000012893A (en) 2000-01-14

Similar Documents

Publication Publication Date Title
US4273859A (en) Method of forming solder bump terminals on semiconductor elements
US6861345B2 (en) Method of disposing conductive bumps onto a semiconductor device
US20060205182A1 (en) Method for manufacturing semiconductor device
JPH0550135B2 (en)
JP2012156551A (en) Process for packaging component, and packaged component
US7339267B2 (en) Semiconductor package and method for forming the same
JP3019152B2 (en) Method of forming semiconductor light emitting / receiving module
JP2000173952A (en) Semiconductor device and its manufacture
JP3277646B2 (en) Method for manufacturing optical semiconductor device
US6214646B1 (en) Soldering optical subassemblies
JPS6226839A (en) Semiconductor substrate
US6878642B1 (en) Method to improve passivation openings by reflow of photoresist to eliminate tape residue
JPH09102497A (en) Semiconductor integrated circuit and manufacturing method therefor
JPH04305945A (en) Semiconductor integrated circuit device and manufacture thereof
JP3070566B2 (en) Semiconductor device
KR0138843B1 (en) Method for interconnection of optical device
JPS6223185A (en) Hybrid optical integrated circuit device
JPH10321630A (en) Bump formation
KR100525116B1 (en) Method for forming pad region of semiconductor device
JP3178132B2 (en) Manufacturing method of LOC semiconductor device
KR100421134B1 (en) Flip chip bonding method for laser diode
JP2997147B2 (en) Method for manufacturing optical semiconductor device
JPH11260847A (en) Formation of solder bump
JPH08222685A (en) Micropackage structure and manufacturing method thereof
JPH04359556A (en) Method of manufacturing multi-chip-module

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees