JP3178132B2 - Manufacturing method of LOC semiconductor device - Google Patents

Manufacturing method of LOC semiconductor device

Info

Publication number
JP3178132B2
JP3178132B2 JP35756192A JP35756192A JP3178132B2 JP 3178132 B2 JP3178132 B2 JP 3178132B2 JP 35756192 A JP35756192 A JP 35756192A JP 35756192 A JP35756192 A JP 35756192A JP 3178132 B2 JP3178132 B2 JP 3178132B2
Authority
JP
Japan
Prior art keywords
tape
semiconductor wafer
resist film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35756192A
Other languages
Japanese (ja)
Other versions
JPH06196621A (en
Inventor
敏之 牧田
安則 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35756192A priority Critical patent/JP3178132B2/en
Publication of JPH06196621A publication Critical patent/JPH06196621A/en
Application granted granted Critical
Publication of JP3178132B2 publication Critical patent/JP3178132B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、LOC型半導体装置の
製造方法、特にリードの変形の虞れがなく、テープ加工
の面倒さがなく、テープ貼り付け精度を高くすることが
できる新規なLOC型半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a LOC type semiconductor device, and more particularly to a novel LOC which can eliminate the risk of deformation of leads, does not require complicated tape processing, and can increase the accuracy of tape attachment. The present invention relates to a method for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】LOC(Lead on chip)型の半導体装置
の製造は、従来、図4(A)乃至(C)に示すように、
銅からなるリードフレームaを用意し、これにテープb
を熱圧着により接着し、そして、そのリードフレームa
をテープbを介してチップcに接着するという方法で行
われた。従って、リードフレームaは、リードフレーム
メーカーから半導体装置の組立工場へテープbが接着さ
れた状態で供給されていた。
2. Description of the Related Art Conventionally, a LOC (Lead on Chip) type semiconductor device has been manufactured as shown in FIGS. 4 (A) to 4 (C).
Prepare a lead frame a made of copper, and add a tape b
Are bonded by thermocompression bonding, and the lead frame a
Was bonded to the chip c via the tape b. Therefore, the lead frame a has been supplied from the lead frame maker to the semiconductor device assembly factory with the tape b adhered thereto.

【0003】尚、テープbは例えばポリイミド樹脂から
なるベースdの両面に粘着層e、eを形成してなる。2
点鎖線で示すfはリードaと半導体チップcとの間を接
続するボンディングワイヤである。
The tape b is formed by forming adhesive layers e on both sides of a base d made of, for example, a polyimide resin. 2
F indicated by a dashed line is a bonding wire connecting between the lead a and the semiconductor chip c.

【0004】ところで、最近はリードフレームaには一
枚のテープbを貼り付けるのではなく、テープを複数枚
に分割し、これをリードフレームaに貼り付けるという
方法が採用されている。これは、応力分散、ボイド発生
抑制のためである。
Recently, instead of attaching a single tape b to the lead frame a, a method of dividing the tape into a plurality of tapes and attaching the tape to the lead frame a has been adopted. This is for the purpose of suppressing stress dispersion and void generation.

【0005】[0005]

【発明が解決しようとする課題】ところで、図4(A)
乃至(C)に示すような従来のLOC型半導体装置の製
造方法には、先ず第1にテープbを貼り付ける温度が数
百度と高いため、リードフレームaがテープbの貼り付
け時に高い温度になってリードの反り、寄り等の変形を
生じ、更に酸化するという問題があった。また、分割し
たテープをリードフレームに貼り付けることは非常に難
しく、コスト増を伴うことなく行うことができないう
え、テープをリードフレームのインナーリードに対して
最も適切な形状に高精度に形成することが困難であっ
た。
FIG. 4 (A)
First, in the conventional method for manufacturing a LOC semiconductor device as shown in FIGS. 1C to 1C, first, the temperature at which the tape b is applied is as high as several hundred degrees, so that the lead frame a is heated to a high temperature when the tape b is applied. As a result, there is a problem that the leads are deformed such as warpage and deviation, and are further oxidized. In addition, it is very difficult to attach the divided tape to the lead frame, it cannot be done without increasing the cost, and it is necessary to form the tape with the most appropriate shape for the inner lead of the lead frame with high precision Was difficult.

【0006】本発明はこのような問題点を解決すべく為
されたものであり、LOC型半導体装置の製造方法にお
いてリードフレームがテープの貼り付けにより高い温度
になることを防止し、また、貼り付けるテープをリード
フレームのインナーリードの形状に対して最も適切な形
状に高い精度に形成することができるようにすることを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and in a method of manufacturing a LOC semiconductor device, a lead frame is prevented from being heated to a high temperature by sticking a tape. An object of the present invention is to make it possible to form a tape to be attached to a shape most suitable for the shape of inner leads of a lead frame with high accuracy.

【0007】[0007]

【課題を解決するための手段】請求項1のLOC型半導
体装置の製造方法は、半導体ウェハの表面にテープを全
面的に接着する工程と、該テープを選択的フォトエッチ
ングによりパターニングして上記半導体ウェハの各半導
体チップ上に選択的に残存させる工程と、上記選択的フ
ォトエッチングに際してマスクとして用いたレジスト膜
をアッシングにより除去する工程と、上記半導体ウェハ
を複数の半導体チップにペレタイズする工程と、リード
フレームのインナーリードと上記パターニングされたテ
ープとを接着する工程をその順で有することを特徴とす
る。請求項2のLOC型半導体装置の製造方法は、請求
項1のLOC型半導体装置の製造方法におけるレジスト
膜をアッシングにより除去する工程と、上記半導体ウェ
ハを複数の半導体チップにペレタイズする工程の順を逆
に、即ちペレタイズ工程を先にし、その次にアッシング
工程を行うしたことを特徴とする。請求項3のLOC型
半導体装置の製造方法は、請求項1又は2のLOC型半
導体装置の製造方法において、ペレタイズを半導体ウェ
ハの裏面からのダイシングにより行うことを特徴とす
る。
According to a first aspect of the present invention, there is provided a method for manufacturing a LOC type semiconductor device, wherein a tape is entirely adhered to a surface of a semiconductor wafer, and the tape is patterned by selective photoetching. A step of selectively remaining on each semiconductor chip of the wafer, a step of removing the resist film used as a mask during the selective photoetching by ashing, a step of pelletizing the semiconductor wafer into a plurality of semiconductor chips, and a step of reading. A step of bonding the inner lead of the frame to the patterned tape in this order. According to a second aspect of the invention, there is provided a method for manufacturing a LOC semiconductor device, comprising: removing the resist film by ashing in the method for manufacturing a LOC semiconductor device according to the first aspect; and pelletizing the semiconductor wafer into a plurality of semiconductor chips. On the contrary, the ashing step is performed after the pelletizing step, followed by the ashing step. According to a third aspect of the invention, there is provided a method of manufacturing a LOC semiconductor device, wherein the pelletizing is performed by dicing from the back surface of the semiconductor wafer.

【0008】[0008]

【作用】請求項1のLOC型半導体装置の製造方法によ
れば、テープを先ず半導体ウェハに接着し、その半導体
ウェハに接着されたテープを介してリードフレームを半
導体ウェハに接着するので、リードフレームの接着は高
温、圧着を必要としない。 従って、リードフレームが
テープの接着のために高温にされて変形したり、酸化し
たりする虞れがない。また、半導体ウェハ上のテープを
フォトエッチングによりパターニングするので、テープ
をボイドの発生防止、応力分散、インナーリードの形状
等を配慮した形状に高い精度でしかも微細に形成するこ
とができる。更に、ペレタイズ前にアッシングによりレ
ジスト膜を除去するので、レジスト膜の除去が容易に為
し得る。
According to the first aspect of the present invention, the tape is first adhered to the semiconductor wafer, and the lead frame is adhered to the semiconductor wafer via the tape adhered to the semiconductor wafer. Bonding is high temperature and does not require crimping. Therefore, there is no fear that the lead frame is deformed or oxidized due to the high temperature due to the adhesion of the tape. Further, since the tape on the semiconductor wafer is patterned by photoetching, the tape can be formed with high accuracy and fineness in consideration of prevention of void generation, stress dispersion, the shape of the inner lead, and the like. Further, since the resist film is removed by ashing before pelletizing, the resist film can be easily removed.

【0009】請求項2のLOC型半導体装置の製造方法
によれば、テープを先ず半導体ウェハに接着し、その半
導体ウェハに接着されたテープを介してリードフレーム
を半導体ウェハに接着するので、リードフレームの接着
は高温、圧着を必要としない。 従って、リードフレー
ムがテープの接着のために高温にされて変形したり、酸
化したりする虞れがない。また、半導体ウェハ上のテー
プをフォトエッチングによりパターニングするので、テ
ープをボイドの発生防止、応力分散、インナーリードの
形状等を配慮した形状に高い精度でしかも微細に形成す
ることができる。更に、ペレタイズ後にアッシングによ
るレジスト膜の除去を行うので、ペレタイズ時にテープ
の裏面をレジスト膜で保護することができ、テープの表
面がペレタイズ時に汚れることを防止することができ
る。請求項3のLOC型半導体装置の製造方法によれ
ば、ペレタイズのためのダイシングをテープの裏面から
行うので、ウェハ表面に貼られたテープの表面がダイシ
ングによって汚染されるのを防止することができる。
According to the second aspect of the present invention, the tape is first adhered to the semiconductor wafer, and the lead frame is adhered to the semiconductor wafer via the tape adhered to the semiconductor wafer. Bonding is high temperature and does not require crimping. Therefore, there is no fear that the lead frame is deformed or oxidized due to the high temperature due to the adhesion of the tape. Further, since the tape on the semiconductor wafer is patterned by photoetching, the tape can be formed with high accuracy and fineness in consideration of prevention of void generation, stress dispersion, the shape of the inner lead, and the like. Further, since the resist film is removed by ashing after pelletizing, the back surface of the tape can be protected by the resist film at the time of pelletizing, and the tape surface can be prevented from being stained at the time of pelletizing. According to the manufacturing method of the LOC semiconductor device of the third aspect, since dicing for pelletizing is performed from the back surface of the tape, it is possible to prevent the surface of the tape attached to the wafer surface from being contaminated by the dicing. .

【0010】[0010]

【実施例】以下、本発明LOC型半導体装置の製造方法
を図示実施例に従って詳細に説明する。図1(A)乃至
(H)は本発明LOC型半導体装置の製造方法の一つの
実施例を工程順に示す断面図である。 (A)図1(A)に示すようにウェハ工程を終えた半導
体ウェハ1を用意する。 (B)次に、図1(B)に示すように半導体ウェハ1の
表面にテープ2を熱圧着により接着する。該テープ2は
ポリイミド樹脂からなるベース3の両面に接着剤4、4
を形成してなる。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1A to 1H are cross-sectional views showing one embodiment of a method for manufacturing a LOC semiconductor device of the present invention in the order of steps. (A) As shown in FIG. 1A, a semiconductor wafer 1 having undergone a wafer process is prepared. (B) Next, as shown in FIG. 1B, a tape 2 is bonded to the surface of the semiconductor wafer 1 by thermocompression bonding. The tape 2 has adhesives 4 and 4 on both sides of a base 3 made of polyimide resin.
Is formed.

【0011】(C)次に、図1(C)に示すようにテー
プ2の表面にレジスト膜5を塗布する。 (D)次に、図1(D)に示すように、レジスト膜5を
その露光、現像によりパターニングする。 (E)次に、図1(E)に示すようにレジスト膜5をマ
スクとしてテープ2を例えばウェットエッチングするこ
とによりパターニングする。
(C) Next, a resist film 5 is applied to the surface of the tape 2 as shown in FIG. (D) Next, as shown in FIG. 1D, the resist film 5 is patterned by exposure and development. (E) Next, as shown in FIG. 1E, the tape 2 is patterned by, for example, wet etching using the resist film 5 as a mask.

【0012】(F)次に、アッシングにより図1(F)
に示すようにレジスト膜5を除去する。 (G)次に、半導体ウェハ1のダイシングにより図1
(G)に示すようにペレタイズする。1a、1a、…は
半導体ウェハ1のペレタイズにより生じた半導体チップ
である。尚、図1(G)においてはテープ2をその断面
構造を捨像して示した。ちなみに、次の図1(H)にお
いても同様である。
(F) Next, FIG.
The resist film 5 is removed as shown in FIG. (G) Next, dicing of the semiconductor wafer 1 is performed as shown in FIG.
Pelletize as shown in (G). Reference numerals 1a, 1a,... Denote semiconductor chips generated by pelletizing the semiconductor wafer 1. In FIG. 1 (G), the tape 2 is shown with its cross-sectional structure omitted. Incidentally, the same applies to the following FIG. 1 (H).

【0013】(H)その後、図1(H)に示すように、
リードフレーム6を、半導体チップ1aに、該半導体チ
ップ1aに上述したようにして接着されパターニングさ
れたテープ2を介して接着する。その後は、図示しない
が半導体チップ1aの各電極とリードフレーム6の各イ
ンナーリード先端との間のワイヤによるボンディング、
即ち、ワイヤボンディングが行われ、ついで樹脂封止が
行われ、しかる後、リードフレーム6の不要部分のカッ
ト及びフォーミングが行われる。これ等の点については
従来の場合と異なるところはない。
(H) Thereafter, as shown in FIG.
The lead frame 6 is adhered to the semiconductor chip 1a via the tape 2 which is adhered to the semiconductor chip 1a and patterned as described above. Thereafter, although not shown, wire bonding between each electrode of the semiconductor chip 1a and the tip of each inner lead of the lead frame 6,
That is, wire bonding is performed, then resin sealing is performed, and thereafter, unnecessary portions of the lead frame 6 are cut and formed. There is no difference in these points from the conventional case.

【0014】このようなLOC型半導体装置の製造方法
によれば、テープを先ず半導体ウェハ1に接着し、その
半導体ウェハ1に接着されたテープ2を介してリードフ
レーム6を半導体ウェハ1に接着するので、リードフレ
ーム6のチップ1aとの接着は高温、圧着を必要としな
い。従って、リードフレーム6がテープの接着のために
高温にされて変形したり、酸化したりする虞れがない。
また、半導体ウェハ1上のテープ2をフォトエッチング
によりパターニングするので、テープ2をボイドの発生
防止、応力分散、インナーリードの形状等を配慮した形
状に高い精度でしかも微細に形成することができる。ま
た、ダイシング前にアッシングによりレジスト膜5を除
去するので、レジスト膜5の除去が容易に為し得る。
According to such a method of manufacturing a LOC semiconductor device, a tape is first adhered to the semiconductor wafer 1, and the lead frame 6 is adhered to the semiconductor wafer 1 via the tape 2 adhered to the semiconductor wafer 1. Therefore, bonding of the lead frame 6 to the chip 1a does not require high temperature and pressure bonding. Therefore, there is no fear that the lead frame 6 is deformed or oxidized due to a high temperature due to the adhesion of the tape.
Further, since the tape 2 on the semiconductor wafer 1 is patterned by photo-etching, the tape 2 can be formed with high accuracy and finely in a shape that takes into consideration the prevention of voids, the dispersion of stress, the shape of the inner leads, and the like. Since the resist film 5 is removed by ashing before dicing, the resist film 5 can be easily removed.

【0015】図2(A)、(B)は本発明LOC型半導
体装置の製造方法の第2の実施例の要部を工程順に示す
断面図である。本実施例は、図1に示す実施例とは図1
(E)に示す工程までは全く同じであり、これ等につい
ては既に説明済み、図示済みであるので説明及び図示は
省略した。
FIGS. 2A and 2B are cross-sectional views showing the main parts of a second embodiment of the method of manufacturing a LOC semiconductor device according to the present invention in the order of steps. This embodiment is different from the embodiment shown in FIG.
The steps up to the step shown in (E) are completely the same, and these steps have already been described and illustrated, so that the description and illustration are omitted.

【0016】(A)図1(E)に示すようにレジスト膜
5をマスクとしてテープ2をエッチングする工程を終え
た半導体ウェハ1をレジスト膜5の除去をすることなく
図2(A)に示すようにダイシングによりペレタイズす
る。尚、7はダイシングにあたり半導体ウェハ1が接着
されるテープ、8はダイシングブレードである。 (B)その後、図2(B)に示すように、各半導体チッ
プ1a、1a、…表面の上記フォトエッチングの時にマ
スクとして用いたレジスト膜5、5、…をアッシングに
より除去する。
(A) As shown in FIG. 1 (E), the semiconductor wafer 1 after the step of etching the tape 2 using the resist film 5 as a mask is shown in FIG. 2 (A) without removing the resist film 5. Pelletize by dicing as described above. In addition, 7 is a tape to which the semiconductor wafer 1 is adhered in dicing, and 8 is a dicing blade. (B) Then, as shown in FIG. 2B, the resist films 5, 5,... Used as masks at the time of the photo-etching on the surfaces of the semiconductor chips 1a, 1a,.

【0017】このようなLOC型半導体装置の製造方法
によれば、ダイシング時にテープ2の表面がレジスト膜
5によって覆われているので、ダイシング時に発生した
ダスト等がテープ2の表面に付着するのを防止すること
ができるという図1に示した実施例では得られない効果
を奏する。
According to such a method of manufacturing a LOC semiconductor device, since the surface of the tape 2 is covered with the resist film 5 at the time of dicing, dust and the like generated at the time of dicing adhere to the surface of the tape 2. There is an effect that it can be prevented, which cannot be obtained in the embodiment shown in FIG.

【0018】図3(A)、(B)は本発明LOC型半導
体装置の製造方法の第3の実施例の要部を工程順に示す
断面図である。本実施例は、基本的には図1に示した実
施例と同じであるが、ペレタイズのためのダイシングを
半導体ウェハ1の裏面から行うという点で異なってい
る。
FIGS. 3A and 3B are cross-sectional views showing the main parts of a third embodiment of the method for manufacturing a LOC semiconductor device according to the present invention in the order of steps. This embodiment is basically the same as the embodiment shown in FIG. 1, except that dicing for pelletizing is performed from the back surface of the semiconductor wafer 1.

【0019】即ち、図1(F)までの工程に関しては図
1に示した実施例と全く同じであり、テープ2のフォト
エッチング及びレジスト膜5の除去を終えた図3(A)
に示す半導体ウェハ1を、図3(B)に示すように裏面
を上側にしてダイシングする。従って、本LOC型半導
体装置の製造方法によれば、半導体ウェハ1の表面は下
向きにされ、ウェハ保持テープ7により保護されている
ので、ダイシングにより発生したダストがテープ2の表
面に付着する虞れがない。
That is, the steps up to FIG. 1F are exactly the same as those of the embodiment shown in FIG. 1, and the photo-etching of the tape 2 and the removal of the resist film 5 are completed as shown in FIG.
Is diced with the back surface facing upward, as shown in FIG. Therefore, according to the present LOC semiconductor device manufacturing method, since the surface of the semiconductor wafer 1 is turned downward and protected by the wafer holding tape 7, dust generated by dicing may adhere to the surface of the tape 2. There is no.

【0020】尚、半導体ウェハ1のダイシングを半導体
ウェハ1の裏面から行うという技術は図2に示した第2
の実施例にも適用することができる。即ち、図2(A)
に示すダイシングを半導体ウェハ1の表面からではなく
裏面から行うようにするようにしても良い。このよう
に、本発明は種々の態様で実施でき、色々のバリエーシ
ョンがあり得る。
The technique of performing dicing of the semiconductor wafer 1 from the back surface of the semiconductor wafer 1 is the second technique shown in FIG.
It can be applied to the embodiment of the present invention. That is, FIG.
May be performed from the back surface of the semiconductor wafer 1 instead of the front surface. Thus, the present invention can be implemented in various aspects, and there can be various variations.

【0021】[0021]

【発明の効果】請求項1のLOC型半導体装置の製造方
法は、半導体ウェハの表面にテープを全面的に接着する
工程と、該テープを選択的フォトエッチングによりパタ
ーニングして上記半導体ウェハの各半導体チップ上に選
択的に残存させる工程と、上記選択的フォトエッチング
に際してマスクとして用いたレジスト膜をアッシングに
より除去する工程と、上記半導体ウェハを複数の半導体
チップにペレタイズする工程と、リードフレームのイン
ナーリードと上記パターニングされたテープとを接着す
る工程をその順で有することを特徴とする。従って、請
求項1のLOC型半導体装置の製造方法によれば、テー
プを先ず半導体ウェハに接着し、その半導体ウェハに接
着されたテープを介してリードフレームを半導体ウェハ
に接着するので、リードフレームの接着は高温、圧着を
必要としない。従って、リードフレームがテープの接着
のために高温にされて変形したり、酸化したりする虞れ
がない。また、半導体ウェハ上のテープをフォトエッチ
ングによりパターニングするので、テープをボイドの発
生防止、応力分散、インナーリードの形状等を配慮した
形状に高い精度でしかも微細に形成することができる。
更に、ダイシング前にアッシングによりレジスト膜を除
去するので、レジスト膜の除去が容易に為し得る。
According to a first aspect of the present invention, there is provided a method of manufacturing a LOC type semiconductor device, wherein a tape is entirely adhered to a surface of a semiconductor wafer, and the tape is patterned by selective photoetching so that each semiconductor of the semiconductor wafer is formed. A step of selectively remaining on a chip, a step of removing a resist film used as a mask in the selective photoetching by ashing, a step of pelletizing the semiconductor wafer into a plurality of semiconductor chips, and an inner lead of a lead frame. And a step of bonding the patterned tape and the patterned tape in that order. Therefore, according to the manufacturing method of the LOC semiconductor device of the first aspect, the tape is first adhered to the semiconductor wafer, and the lead frame is adhered to the semiconductor wafer via the tape adhered to the semiconductor wafer. Bonding is high temperature and does not require crimping. Therefore, there is no fear that the lead frame is deformed or oxidized due to the high temperature due to the adhesion of the tape. Further, since the tape on the semiconductor wafer is patterned by photoetching, the tape can be formed with high accuracy and fineness in consideration of prevention of void generation, stress dispersion, the shape of the inner lead, and the like.
Further, since the resist film is removed by ashing before dicing, the resist film can be easily removed.

【0022】請求項2のLOC型半導体装置の製造方法
は、請求項1のLOC型半導体装置の製造方法のレジス
ト膜をアッシングにより除去する工程と、上記半導体ウ
ェハを複数の半導体チップにペレタイズする工程との順
序を逆にしたことを特徴とする。従って、請求項2のL
OC型半導体装置の製造方法によれば、請求項1のLO
C型半導体装置の製造方法とは、ペレタイズ後レジスト
膜を除去するという点以外では共通するので、請求項1
のLOC型半導体装置の製造方法によると同様に、リー
ドフレームの接着は高温、圧着を必要とせず、従って、
リードフレームがテープの接着のために高温にされて変
形したり、酸化したりする虞れがないという効果を奏
し、また、半導体ウェハ上のテープをフォトエッチング
によりパターニングするので、テープをボイドの発生防
止、応力分散、インナーリードの形状等を配慮した形状
に高い精度でしかも微細に形成することができるという
効果を奏する。そして、ペレタイズ後にアッシングによ
るレジスト膜の除去を行うので、ペレタイズ時にテープ
の裏面をレジスト膜で保護することができ、テープの表
面がペレタイジ時に汚れることを防止することができる
という効果を奏する。
According to a second aspect of the invention, there is provided a method of manufacturing a LOC type semiconductor device, wherein the step of removing the resist film by ashing and the step of pelletizing the semiconductor wafer into a plurality of semiconductor chips are performed. And the order is reversed. Therefore, L of claim 2
According to the method of manufacturing an OC type semiconductor device, the LO
The method of manufacturing a C-type semiconductor device is common except that the resist film is removed after pelletizing.
As described above, the bonding of the lead frame does not require high temperature and pressure bonding, and
There is no danger of the lead frame being deformed or oxidized by the high temperature due to the adhesion of the tape, and the tape on the semiconductor wafer is patterned by photo-etching, so that the tape has voids. This has the effect of being able to be formed with high precision and finely in a shape that takes into account prevention, stress dispersion, the shape of the inner lead, and the like. Then, since the resist film is removed by ashing after pelletizing, the back surface of the tape can be protected by the resist film at the time of pelletizing, and the tape surface can be prevented from being stained at the time of pelletizing.

【0023】請求項3のLOC型半導体装置の製造方法
は、半導体ウェハに対するペレタイズのためのダイシン
グを半導体ウェハ裏面から行うことを特徴とするもので
ある。従って、請求項3のLOC型半導体装置の製造方
法によれば、ダイシングをテープの裏面から行うので、
ウェハの表面に貼られたテープ表面がダイシングにより
汚染されるのを防止することができる。
According to a third aspect of the present invention, there is provided a method for manufacturing a LOC semiconductor device, wherein dicing for pelletizing a semiconductor wafer is performed from the back surface of the semiconductor wafer. Therefore, according to the method of manufacturing a LOC semiconductor device of the third aspect, dicing is performed from the back surface of the tape.
It is possible to prevent the tape surface attached to the wafer surface from being contaminated by dicing.

【0024】[0024]

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)乃至(H)は本発明LOC型半導体装置
の製造方法の第1の実施例を工程順に示す断面図であ
る。
1A to 1H are sectional views showing a first embodiment of a method for manufacturing a LOC semiconductor device of the present invention in the order of steps.

【図2】(A)、(B)は本発明LOC型半導体装置の
製造方法の第2の実施例を工程順に示す断面図である。
FIGS. 2A and 2B are cross-sectional views showing a second embodiment of a method for manufacturing a LOC semiconductor device of the present invention in the order of steps.

【図3】(A)、(B)は本発明LOC型半導体装置の
製造方法の第3の実施例を工程順に示す断面図である。
FIGS. 3A and 3B are cross-sectional views showing a third embodiment of a method for manufacturing a LOC semiconductor device of the present invention in the order of steps.

【図4】(A)乃至(C)は従来例を工程順に示す断面
図である。
4A to 4C are cross-sectional views showing a conventional example in the order of steps.

【符号の説明】[Explanation of symbols]

1 半導体ウェハ 2 テープ 5 レジスト膜 6 リードフレーム 8 ブレード Reference Signs List 1 semiconductor wafer 2 tape 5 resist film 6 lead frame 8 blade

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 21/301 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 23/50 H01L 21/301

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の半導体チップが形成された半導体
ウェハの表面に、テープを全面的に接着する工程と、上記テープをレジスト膜をマスクとする選択的なフォト
エッチングによりパターニングすることにより上記各半
導体チップ上に選択的に残存させる工程と、 上記レジスト膜をアッシングにより除去する工程と、 上記半導体ウェハを複数の半導体チップにペレタイズす
る工程と、 リードフレームのインナーリードと上記パターニングさ
れたテープとを接着する工程と、 をその順で有する ことを特徴とするLOC型半導体装置
の製造方法
A step of bonding a tape to the entire surface of a semiconductor wafer having a plurality of semiconductor chips formed thereon , and a step of selectively using the tape as a mask with a resist film as a mask.
Each of the above halves is patterned by etching.
Selectively leaving the resist film on the conductive chip, removing the resist film by ashing, and pelletizing the semiconductor wafer into a plurality of semiconductor chips.
The inner lead of the lead frame and the above-mentioned patterning.
Method for producing a LOC type semiconductor device characterized in that it comprises the step of bonding the tape, with the order
【請求項2】 複数の半導体チップが形成された半導体
ウェハの表面にテープを全面的に接着する工程と、上記テープをレジスト膜をマスクとする選択的なフォト
エッチングによりパターニングすることにより上記各半
導体チップ上に選択的に残存させる工程と、 上記半導体ウェハを複数の半導体チップにペレタイズす
る工程と、 上記レジスト膜をアッシングにより除去する工程と、 リードフレームのインナーリードと上記パターニングさ
れたテープとを接着する工程と、 をその順で有する ことを特徴とするLOC型半導体装置
の製造方法
2. A step of completely bonding a tape to a surface of a semiconductor wafer having a plurality of semiconductor chips formed thereon , and a step of selectively using the tape as a mask with a resist film as a mask.
Each of the above halves is patterned by etching.
Selectively leaving the semiconductor wafer on the conductive chip; and pelletizing the semiconductor wafer into a plurality of semiconductor chips.
That step and, step a, the inner lead and the patterning of the lead frame is removed by ashing the resist film
Method for producing a LOC type semiconductor device characterized in that it comprises the step of bonding the tape, with the order
【請求項3】 ペレタイズを半導体ウェハの裏面から
ダイシングにより行うことを特徴とする請求項又は
記載のLOC型半導体装置の製造方法
3. The method according to claim 1, wherein the pelletizing is performed from the back side of the semiconductor wafer .
Claim and carrying out by dicing 1 or 2
Of manufacturing LOC type semiconductor device
JP35756192A 1992-12-24 1992-12-24 Manufacturing method of LOC semiconductor device Expired - Fee Related JP3178132B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35756192A JP3178132B2 (en) 1992-12-24 1992-12-24 Manufacturing method of LOC semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35756192A JP3178132B2 (en) 1992-12-24 1992-12-24 Manufacturing method of LOC semiconductor device

Publications (2)

Publication Number Publication Date
JPH06196621A JPH06196621A (en) 1994-07-15
JP3178132B2 true JP3178132B2 (en) 2001-06-18

Family

ID=18454761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35756192A Expired - Fee Related JP3178132B2 (en) 1992-12-24 1992-12-24 Manufacturing method of LOC semiconductor device

Country Status (1)

Country Link
JP (1) JP3178132B2 (en)

Also Published As

Publication number Publication date
JPH06196621A (en) 1994-07-15

Similar Documents

Publication Publication Date Title
US5548091A (en) Semiconductor chip connection components with adhesives and methods for bonding to the chip
KR100762208B1 (en) Semiconductor device and its manufacturing method and mounting method of semiconductor device
US5275958A (en) Method for producing semiconductor chips
US20010005043A1 (en) Semiconductor device and a method of manufacturing the same
JP2002118081A5 (en)
US20020037631A1 (en) Method for manufacturing semiconductor devices
JP2002043356A (en) Semiconductor wafer, semiconductor device and manufacturing method therefor
JPS63213943A (en) Three-dimensional semiconductor integrated circuit
JP2000173952A (en) Semiconductor device and its manufacture
US6763585B2 (en) Method for producing micro bump
JP3178132B2 (en) Manufacturing method of LOC semiconductor device
JPH0645436A (en) Bonding method for semiconductor substrate
JP2913724B2 (en) Method for manufacturing semiconductor device
JP3351312B2 (en) Method of manufacturing TAB tape for T-BGA
JP3330890B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPS63143851A (en) Semiconductor device
JPH05283412A (en) Semiconductor device and its manufacture
JP2005057280A (en) High-reliability chip scale package
JPH08279478A (en) Production of semiconductor chip
JP2792421B2 (en) Method for manufacturing semiconductor device
JPH09139394A (en) Semiconductor device
JP4332994B2 (en) Electronic component for mounting and manufacturing method thereof
JP3235456B2 (en) Chip mounting method
JPS59104523A (en) Production of infrared-ray detector
JP2660024B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees