JP3015613B2 - 半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＯＳ型半導体集積回
路の製造などに好適に実施される半導体装置の製造方法
に関する。

【０００２】

【従来の技術】ＭＯＳ（Metal Oxide Semiconductor ）
型半導体集積回路では、素子形成領域間の分離のため
に、いわゆるＬＯＣＯＳ（LOcal Oxidation Of Silico
n）技術が広く適用されている。ＬＯＣＯＳ技術は、図
９に示されている。すなわち、まず、図９(a) に示すよ
うに、たとえばＰ型シリコン基板１の表面にパッド酸化
膜２が形成され、その上にＳｉ₃ Ｎ₄ 膜などの耐酸化性
膜３がパターン形成される。さらに、耐酸化性膜３をマ
スクとして、反転防止用のＢ⁺ イオンが注入される。こ
のＢ⁺ イオンは、シリコン基板１と同じ導電型であるＰ
型の不純物イオンである。

【０００３】イオン注入後に熱酸化処理が行われること
により、図９(b) に示すように、耐酸化性膜３が形成さ
れていない領域のシリコン基板１が酸化されてフィール
ド酸化膜４が成長する。このとき、同時に、注入された
Ｂ⁺ イオンが活性化されて、反転防止層５がフィールド
酸化膜４の下部の領域に形成される。この反転防止層５
は、素子形成領域間の耐圧の向上に寄与する。

【０００４】最後に耐酸化性膜３が剥離されることによ
り素子分離工程が終了し、フィールド酸化膜４により分
離された、素子形成領域１１，１２が得られる。その後
には、たとえば図９(c) に示すように、パッド酸化膜２
を除去した後に、ゲート酸化膜６が形成される。さら
に、図外の領域にゲート電極が形成され、このゲート電
極とフィールド酸化膜４とをマスクとしてソース領域ま
たはドレイン領域としてのＮ⁺ 型拡散層７が各素子形成
領域１１，１２に形成される。そして、全面に層間膜８
が形成され、この層間膜８とゲート酸化膜６とにコンタ
クト孔９，１０が形成される。そして、層間膜８をマス
クとしてＮ型不純物イオンであるＰ⁺ イオンが注入さ
れ、さらに注入されたイオンが活性化されることによ
り、コンタクト孔９，１０から露出するシリコン基板１
の表面付近にＮ⁺ 型不純物拡散層１３が形成される。

【０００５】最後に、図９(d) に示されているように、
コンタクト孔９，１０にアルミニウムなどの電極用金属
１４が埋め込まれる。高集積度のＭＯＳ型半導体集積回
路では、素子形成領域１１，１２とコンタクト孔９，１
０とのマージンが小さくとられる。そうすると、耐酸化
性膜３を形成するためのマスクとコンタクト孔９，１０
を形成するためのマスクとのずれのために、コンタクト
孔９，１０を必ずしもＮ⁺ 型拡散層７の中央部に位置さ
せることができない。すなわち、図９(c) ，(d) に示さ
れているように、コンタクト孔９，１０はＮ⁺ 型拡散層
７の中央部から偏在することが予想される。コンタクト
孔９，１０からＮ⁺ 型不純物を添加して形成されるＮ⁺
型不純物拡散層１３は、上記のような位置ずれによらず
に、電極用金属１４とＮ⁺ 型拡散層７とを良好に接続さ
せるためのものである。

【０００６】

【発明が解決しようとする課題】しかし、たとえば、図
９(d) の状態では、コンタクト孔９が素子形成領域１２
側にずれているため、素子形成領域１１，１２間の実質
的な分離距離が減少するという問題が生じる。すなわ
ち、本来はフィールド酸化膜４に対応した距離Ｄ１が確
保されるはずであるのに、実際の分離距離は、Ｎ⁺ 型不
純物拡散層１３から素子形成領域１２内のＮ⁺ 型拡散層
７までの距離Ｄ２になる。

【０００７】このように、コンタクト孔９，１０の形成
位置がずれると、素子形成領域１１，１２の間では、充
分な分離距離が確保されないおそれがあるから、この２
つの素子形成領域１１，１２の分離耐圧が低下するおそ
れがある。この問題を解決するために、反転防止層５の
不純物濃度を上げることにより、素子形成領域１１，１
２間の分離耐圧を高くすることが考えられる。

【０００８】しかし、反転防止層５の不純物濃度を高く
すると、反転防止層５内の不純物が素子形成領域１１，
１２にしみ出す。したがって、シリコン基板１の全領域
において反転防止層５の不純物濃度を高くすると、素子
形成領域１１，１２の実効的な面積が減少するため、狭
チャネル効果が顕著に現れるという問題が生じる。集積
回路では、シリコン基板１に極めて多数の素子形成領域
が設けられているから、この多数の素子形成領域の全て
について実効的な面積の減少が一様に生じると、集積回
路全体の特性が極めて劣化する。

【０００９】また、反転防止層５の不純物濃度を高くす
ると、Ｎ⁺ 拡散層７と反転防止層５との境界部１５（図
９(d) 参照。）に電界が集中するので、この境界部１５
における接合耐圧が低下する。さらに、この境界部１５
における接合容量が増加するから、素子の動作速度が低
下するという問題も生じる。したがって、シリコン基板
１の全領域で反転防止層５の不純物濃度を上げてしまう
と、集積回路全体としての耐圧が低くなり、また、動作
速度が極めて低下することになる。

【００１０】一方、高集積化された集積回路では、電極
を形成するためのコンタクト孔から不純物が添加される
箇所だけでなく、もともと分離距離が短い箇所では分離
耐圧の不足が生じるおそれがある。この場合にも、半導
体基板の全域に関して反転防止層の不純物濃度を上げる
ことにより対処しようとすれば、上述の各問題が避けら
れない。

【００１１】そこで、本発明の目的は、上述の技術的課
題を解決し、素子形成領域を良好に分離することができ
るとともに、素子形成領域に形成された素子を良好に動
作させることができる半導体装置およびその製造方法を
提供することである。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置は、所定の導電型の半導体基板
と、この半導体基板上に相互に分離されて設けられ、不
純物拡散層をそれぞれ有する複数の素子形成領域と、上
記複数の素子形成領域の間を分離するために上記半導体
基板に形成された素子分離用酸化膜と、この素子分離用
酸化膜の直下の領域に上記素子形成領域間の分離耐圧を
高めるために形成され、上記半導体基板と同じ導電型の
不純物を所定の第１濃度で含む低濃度反転防止層と、上
記一対の不純物拡散層間の領域であって、上記低濃度反
転防止層の直下の領域に形成され、上記半導体基板と同
じ導電型の不純物を上記第１濃度よりも高い第２濃度で
含み、上記不純物拡散層間の実質的な分離距離の縮小を
防止する高濃度反転防止層とを含むことを特徴とする。

【００１３】また、本発明の半導体装置の製造方法は、
所定の導電型を有する半導体基板上に相互に分離されて
設定された複数の素子形成領域の各表面を覆うように耐
酸化性膜をパターン形成する工程と、上記耐酸化性膜を
マスクとして上記半導体基板に上記所定の導電型の不純
物を所定の第１濃度で添加する工程と、少なくとも上記
半導体基板の露出している表面を覆うマスク膜を形成す
る工程と、このマスク膜において、上記所定の導電型の
不純物が第１濃度で添加された領域内の所定領域を露出
させる窓を形成する工程と、上記マスク膜および上記耐
酸化性膜をマスクとして、上記半導体基板に上記所定の
導電型の不純物を上記第１濃度よりも高い第２濃度で添
加する工程と、上記マスク膜を除去する工程と、上記耐
酸化性膜をマスクとして上記半導体基板の表面を選択的
に酸化し、素子分離用酸化膜を形成する工程と、上記所
定領域を挟んで上記素子形成領域内に一対の不純物拡散
層を形成する工程とを含み、上記素子分離用酸化膜を形
成する工程において、上記第１濃度および第２濃度で添
加された各不純物が活性化されることにより、上記素子
分離用酸化膜の直下の領域に上記第１濃度で添加された
不純物に対応する低濃度反転防止層が形成され、かつ、
上記第２濃度で添加された不純物に対応する高濃度反転
防止層が上記所定領域において上記低濃度反転防止層の
直下に形成されることを特徴とする。

【００１４】

【作用】上記の構成によれば、一対の不純物拡散層の間
の領域であって、低濃度反転防止層の直下の領域には、
高濃度に不純物を添加した高濃度反転防止層が形成され
る。すなわち、高濃度反転防止層が局所的に形成され
る。その結果、素子形成領域の間における十分な分離耐
圧が確保される。また、半導体基板の全領域における反
転防止層の不純物濃度を上げるのではなく、高濃度反転
防止層が局所的に形成されるにすぎない。したがって、
素子形成領域の実効的な面積が過度に減少したりするこ
とがない。この発明では、とくに、一対の不純物拡散層
の間に高濃度反転防止層が形成され、この高濃度反転防
止層が、当該一対の不純物拡散層のいずれかが素子分離
用酸化膜の直下の領域に拡散している場合であっても、
この不純物拡散層間の実質的な分離距離の縮小を防止す
る。そのため、不純物拡散層の間の分離耐圧の低下を確
実に防止することができる。

【００１５】また、高濃度反転防止層は局所的に形成さ
れているに過ぎないから、素子形成領域において素子分
離用酸化膜の直下の領域に隣接する部分に反転防止層と
は反対の導電型の不純物領域が形成される場合でも、半
導体装置全体としてみればその不純物領域と高濃度反転
防止層との接触面積が過度に増大することもない。その
ため、接合耐圧が過度に劣化したり、大きな寄生容量が
生じたりすることがない。

【００１６】

【実施例】以下では、本発明の実施例を、添付図面を参
照して詳細に説明する。図１は本発明の一実施例の半導
体装置の平面図であり、図２は図１の切断面線II−IIか
ら見た断面図である。この半導体装置はＮチャネルＭＯ
Ｓ型集積回路であり、Ｐ型シリコン基板２１（図１では
図示が省略されている。）にはフィールド酸化膜２２に
よって分離された複数の素子形成領域４１，４２が形成
されている。各素子形成領域４１，４２には、それぞれ
たとえばＮチャネルＭＯＳ型トランジスタが形成されて
いる。

【００１７】すなわち、素子形成領域４１，４２を横切
るようにゲート電極２３（図１参照。）が形成されてい
る。このゲート電極２３とシリコン基板２１との間には
ゲート酸化膜２４（図１では図示が省略されている。）
が介在されている。ゲート電極２３の両側の素子形成領
域４１，４２には、ソース領域およびドレイン領域とし
ての一対のＮ⁺ 型不純物拡散層２５，２６がそれぞれ形
成されている。

【００１８】基板の全領域は層間膜２７で覆われてお
り、Ｎ⁺ 型不純物拡散層２６の上方に対応する位置に
は、層間膜２７およびゲート酸化膜２４を開孔して形成
したコンタクト孔２８が形成されている。このコンタク
ト孔２８でＮ⁺ 型不純物拡散層２６に接触するように、
アルミニウム配線電極２９がゲート電極２３と交差する
方向に延びて形成されている。このアルミニウム配線電
極２９とＮ⁺ 型不純物拡散層２６とを確実に接続させる
ために、コンタクト孔２８の直下の位置には、別のＮ⁺
型不純物拡散層３０が形成されている。

【００１９】フィールド酸化膜２２の下部の領域には、
シリコン基板２１と同じ導電型であるＰ型の低濃度反転
防止層３１が形成されている。さらに、各素子形成領域
４１，４２に形成された一対のコンタクト孔２８の間の
領域Ｓ１には、低濃度反転防止層３１の直下に、この低
濃度反転防止層３１よりも高濃度にＰ型不純物を拡散し
て形成された高濃度反転防止層３２が局所的に形成され
ている。この構成では、一対のコンタクト孔２８の間の
領域Ｓ１では、素子形成領域４１，４２の間の分離耐圧
が局所的に高くなる。

【００２０】高集積化のためにＮ⁺ 型不純物拡散層２６
とコンタクト孔２８とのマージンが少なくなると、コン
タクト孔２８は必ずしもＮ⁺ 型不純物拡散層２６の中央
部には形成されない。すなわち、たとえば素子形成領域
４１に形成されたコンタクト孔２８が素子形成領域側４
２側に偏在した図１や図２に示された状態が生じ得る。
この場合に、もしも高濃度反転防止層３２がなければ素
子形成領域４１，４２間の実質的な分離距離は、コンタ
クト孔２８の直下に形成されたＮ⁺ 型不純物拡散層３０
から素子形成領域４２の縁部に至る距離Ｄとなる。すな
わち、素子形成領域４１，４２間のフィルード酸化膜２
２の幅よりも短くなる。

【００２１】しかし、本実施例の構成によれば、コンタ
クト孔２８，２９の間の領域Ｓ１には、不純物を高濃度
に含む高濃度反転防止層３２が局所的に設けられている
から、実質的な分離距離が縮小することがなく、素子形
成領域４１，４２の間の充分な分離耐圧を確保できる。
以上のように本実施例の構成によれば、分離耐圧が劣化
するおそれのある一対のコンタクト孔２８の間の領域Ｓ
１に、不純物を高濃度に含む高濃度反転防止層３２が設
けられている。そのため、コンタクト孔２８の形成位置
がずれても、素子形成領域４１，４２の間の分離耐圧が
低下することがない。また、図１に示されているよう
に、高濃度反転防止層３２はゲート電極２３の形成領域
には及んでいないから、狭チャネル効果が生じることも
ない。

【００２２】さらに、シリコン基板２１の全領域におい
てフィールド酸化膜２２の下部の反転防止層の濃度を高
くするのではなく、高濃度反転防止層３２を必要な領域
に局所的に形成しているに過ぎないから、高濃度反転防
止層３２とＮ⁺ 型不純物拡散層２６，３０との接触面積
も可及的に少なく抑えることができる。そのため、これ
らの接触による接合耐圧の劣化や寄生容量の増加もさほ
どではない。そのため、接合耐圧や動作速度の劣化はほ
とんど生じない。

【００２３】図３および図４は上記のＭＯＳ型半導体集
積回路の製造工程を工程順に示す断面図である。まず、
図３(a) に示すように、Ｐ型シリコン基板２１の全表面
に、熱酸化法によってパッド酸化膜３５が形成される。
さらに、パッド酸化膜３５の上に、たとえばＣＶＤ法
（化学的気相成長法）によってＳｉ₃ Ｎ₄ からなる耐酸
化性膜３６が形成され、この耐酸化性膜３６がフォトリ
ソグラフィ技術により形成されたレジスト３７をマスク
としてパターニングされる。これにより、耐酸化性膜３
６は素子形成領域４１，４２にパターン形成される。な
お、パッド酸化膜３５の膜厚はたとえば５００Å程度と
され、耐酸化性膜３６の膜厚はたとえば１５００Å程度
とされる。

【００２４】次に、図３(b) に示すように、耐酸化性膜
３６をマスクとして、１回目のイオン注入が行われる。
すなわち、Ｐ型の不純物であるＢ⁺ イオンが注入され
る。このときの注入量は、たとえば２×１０¹³cm^-2とさ
れる。また、Ｂ⁺ イオンの加速エネルギーは、たとえば
３０keV とされる。なお、図３において、１回目のイオ
ン注入によりシリコン基板２１内に注入されたＢ⁺ イオ
ンを記号「×」で表す。

【００２５】次いで、図３(c)に示されているように、
表面にマスク膜としてのレジスト３８を形成し、このレ
ジスト３８に、一回目のイオン注入によりＢ ⁺ イオンが
注入された領域内の上記領域Ｓ１に対応する領域を露出
させる窓３９が形成される。この窓３９は、素子形成領
域４１，４２の幅よりも広く形成される。さらに、レジ
スト３８および耐酸化性膜３６をマスクとして、２回目
のイオン注入が行われる。すなわち、Ｐ型の不純物であ
るＢ⁺イオンが注入される。このときの注入量は、たと
えば５×１０¹³cm^-2とされる。すなわち、１回目のイオ
ン注入時よりも、注入量が多く設定される。また、Ｂ⁺
イオンの加速エネルギーは、たとえば３０keVとされ
る。なお、図３において、２回目のイオン注入によりシ
リコン基板２１に注入されたＢ⁺イオンを記号「○」で
表す。

【００２６】次に、レジスト３８を除去した後に、図３
(d)に示されているように、耐酸化性膜３６をマスクと
した選択酸化処理が行われる。これにより、耐酸化性膜
３６の形成領域以外のシリコン基板２１の表面が酸化さ
れ、素子形成領域４１を他の素子形成領域から分離する
ためのフィールド酸化膜２２が形成される。選択酸化処
理には、たとえば、温度を１０００℃程度とした水蒸気
酸化が適用される。これにより、フィールド酸化膜２２
は、たとえば膜厚が７０００Å程度となるまで成長させ
られる。この選択酸化処理時にシリコン基板２１に加え
られる熱のために、シリコン基板２１に注入されたＢ⁺
イオンが活性化される。これにより、１回目のイオン注
入に対応した低濃度反転防止層３１がフィールド酸化膜
２２の直下の領域に形成され、さらに、素子形成領域４
１，４２の間の領域Ｓ１の低濃度反転防止層３１の直下
には、２回目のイオン注入に対応した高濃度反転防止層
３２が形成されることになる。

【００２７】なお、高濃度反転防止層３２が低濃度反転
防止層３１よりもシリコン基板２１の深部にまで拡散し
ているのは、高濃度反転防止層３２の形成時における不
純物イオンの注入量が、低濃度反転防止層３１の形成時
における注入量よりも多く設定されているからである。
図３(d) の状態から、図４(e) に示すように、耐酸化性
膜３６が除去され、さらに、パッド酸化膜３５が除去さ
れる。そして、たとえば熱酸化法によりゲート酸化膜２
４が形成され、その上に、たとえばポリシリコンからな
るゲート電極２３（図１参照。）が形成される。さら
に、ゲート電極２３をマスクとして、Ｎ型不純物である
たとえばＰ⁺ イオンが高濃度に注入され、ソース領域お
よびドレイン領域としてのＮ⁺ 型不純物拡散層２５，２
６（図１参照。）が形成される。

【００２８】次に、図４(f) に示すように、全面に層間
膜２７が形成された後、Ｎ⁺ 型不純物拡散層２６の上部
の位置で、層間膜２７およびゲート酸化膜２４を開孔し
てコンタクト孔２８が形成される。次いで、図４(g) に
示すように、コンタクト孔２８に対応した窓４４を有す
るレジスト４５がパターン形成される。このレジスト４
５および層間膜２７をマスクとしてＮ型不純物であるＰ
⁺ （リン）イオンが高濃度に注入される。このとき、た
とえば、Ｐ⁺ イオンの注入量は１×１０¹⁵cm^-2程度とさ
れ、加速エネルギーは５０keV 程度とされる。この工程
において注入されたＰ⁺ イオンを、図４(g)では記号
「△」で表す。

【００２９】この状態から、たとえば９００℃程度の高
温で３０分程度のアニールを行うと、注入されたＰ⁺ イ
オンが活性化される。これにより、図４(h) に示すよう
に、コンタクト孔２８の直下の領域にＮ⁺ 型不純物拡散
層３０が形成される。その後には、アルミニウム配線電
極２９がコンタクト孔２８に埋め込まれるように形成さ
れる。このようにして、図１および図２に示された構成
のＮチャネルＭＯＳ型集積回路が得られる。

【００３０】図５は本発明の第２実施例に係るＭＯＳ型
集積回路の構成を示す平面図であり、図６は図５の切断
面線VI−VIから見た断面図である。本実施例のＭＯＳ型
集積回路はたとえばＳＲＡＭ（スタティック・ランダム
・アクセス・メモリ）などに適用されるものである。こ
のＭＯＳ型集積回路は、Ｐ型シリコン基板５１（図５で
は図示が省略されている。）に形成されたフィルード酸
化膜５２によって分離された複数の素子形成領域６１，
６２を有している。シリコン基板５１の表面には、ゲー
ト酸化膜６６が形成されている。このゲート酸化膜６６
の上には、素子形成領域６１，６２に交差するようにゲ
ート電極６７が形成されている。ゲート電極６７の両側
には、たとえばリンなどのＮ型不純物をシリコン基板５
１内に高濃度に拡散して形成された一対のＮ⁺ 型不純物
拡散層６８，６９が形成されている。このようにして、
各素子形成領域６１，６２には、ＮチャネルＭＯＳ型ト
ランジスタが形成されている。

【００３１】素子形成領域６１，６２上の所定の領域に
は、ゲート酸化膜６６に窓５３が形成されている。さら
に、窓５３においてシリコン基板５１に接触するように
ポリシリコン電極膜５４が形成されている。このポリシ
リコン電極膜５４はＮ型不純物であるリンを添加して低
抵抗化したものであり、その直下の領域にはこのポリシ
リコン電極膜５４中の不純物をシリコン基板５１内に拡
散させて形成したＮ⁺型不純物拡散層５５が形成されて
いる。

【００３２】フィールド酸化膜５２の直下の領域には、
素子形成領域６１，６２間の分離耐圧を向上するため
に、シリコン基板５１と同じ導電型であるＰ型不純物
（たとえばホウ素）を低濃度に拡散させて形成した低濃
度反転防止層７１が形成されている。さらに各素子形成
領域６１，６２にそれぞれ形成された一対の窓５３の間
の領域Ｓ１０には、たとえばホウ素などのＰ型不純物を
高濃度に拡散して形成した高濃度反転防止層７２がフィ
ールド酸化膜５２の直下に形成されている。

【００３３】Ｎ⁺ 型不純物拡散層５５は、たとえば素子
形成領域６１，６２に形成されるＮチャネルＭＯＳ型ト
ランジスタのドレイン領域となるＮ⁺ 型不純物拡散層６
９にポリシリコン電極膜５４を低抵抗に接続させるため
のものである。しかし、このＮ⁺ 型不純物拡散層５５
は、ポリシリコン電極膜５４の膜中の不純物をシリコン
基板５１内に拡散させることにより形成されるため、参
照符号５７で示すように、フィールド酸化膜５２の直下
の領域にまで拡散する場合がある。この場合には、素子
形成領域６１，６２間では、予定されていた分離距離Ｄ
１０を確保できずに、実質的な分離距離が比較的短い距
離Ｄ１１になる。したがって、窓５３の間の領域Ｓ１０
では、充分な分離耐圧が得られないおそれがある。

【００３４】そこで、本実施例では、分離耐圧の劣化が
予想される領域Ｓ１０に、局所的に高濃度反転防止層７
２が設けられており、素子形成領域６１，６２間の実質
的な分離距離の減少が防止されている。この構成によれ
ば、素子形成領域６１，６２間で充分な分離耐圧が確保
される。しかも、高濃度反転防止層７２は領域Ｓ１０に
局所的に形成されるに過ぎないから、素子形成領域の実
効的な面積が過度に減少したりすることがなく、狭チャ
ネル効果が顕著になることがない。また、Ｎ⁺ 型不純物
拡散層５５，６９と高濃度反転防止層７２とが接触する
部分は、シリコン基板５１の全体で見ればわずかに過ぎ
ない。そのため、接合耐圧が過度に劣化したり、寄生容
量が過度に増大したりすることがない。その結果、素子
形成領域に形成された素子を良好に動作させることがで
きる。

【００３５】図７は上記のＭＯＳ型集積回路の製造工程
を工程順に示す断面図である。上記の第１実施例のＭＯ
Ｓ型集積回路の製造工程を示す図３(a) 〜(d) の工程と
同様にして、図７(a) に示すように、素子形成領域６
１，６２を分離するようにフィールド酸化膜５２がパタ
ーン形成される。また、フィールド酸化膜５２の直下の
領域には低濃度反転防止層７１が形成され、さらに、図
５の領域Ｓ１０には低濃度反転防止層７１の直下に高濃
度反転防止層７２が形成される。６４は耐酸化性膜であ
り、６５はパッド酸化膜である。

【００３６】次に、図７(b) に示すように、耐酸化性膜
６４およびパッド酸化膜６５が除去され、ゲート酸化膜
６６がたとえば熱酸化法によって形成される。そして、
図７(c) に示すように、レジスト７０がパターン形成さ
れ、このレジスト６７をマスクとして、ゲート酸化膜６
６のエッチングが行われる。これにより、図７(d) に示
すように、窓５３（図５参照。）が開孔される。この窓
５３に接触するするようにポリシリコン電極膜５４が形
成される。さらに、ポリシリコン電極膜５４に対してＮ
型不純物であるリンが拡散させられ、このポリシリコン
電極膜５４が低抵抗化される。このリンの拡散工程で
は、ポリシリコン電極膜５４の下部のシリコン基板５１
内にもリンが拡散する。これにより、Ｎ ⁺ 型不純物拡散
層５５がポリシリコン電極膜５４の直下の領域に形成さ
れる。

【００３７】その後は、ゲート酸化膜６６上にゲート電
極６７（図５参照。）を形成し、さらにＮ⁺ 型不純物拡
散層５５に接続されるようにＮ⁺ 型不純物拡散層６９が
形成され、同時にＮ⁺ 型不純物拡散層６８が形成され
る。そして、アルミニウムなどからなる配線電極（図示
せず。）が形成されて、素子が完成する。このようにし
て、図５および図６に示された集積回路が得られる。

【００３８】図８は、参考例に係る半導体装置の構成を
簡略化して示す平面図である。半導体基板８０上には、
フィールド酸化膜８４によって分離された複数の素子形
成領域８１，８２，８３が形成されている。そして、フ
ィールド酸化膜８４の直下の領域には、半導体基板８０
と同一導電型の不純物を低濃度に拡散して形成した低濃
度反転防止層（図示せず。）が形成されている。さら
に、素子形成領域８１，８２，８３の間の領域におい
て、分離距離の短い領域Ｓ２１，Ｓ２２には、高濃度の
反転防止層（図示せず。）がフィールド酸化膜８４の直
下に形成されている。

【００３９】この構成によれば、分離距離が短いために
分離耐圧の劣化が予想される領域Ｓ２１，Ｓ２２に高濃
度の反転防止層を局所的に形成しているから、素子形成
領域８１，８２，８２間の耐圧を充分に高く保持するこ
とができる。しかも、高濃度反転防止層は半導体基板８
０の全領域に形成されるのではなく、局所的に形成され
るに過ぎないから、素子形成領域８１，８２，８３の面
積が過度に減少することもなく、また、接合耐圧が過度
に劣化したり、接合容量が過度に増加したりすることも
ない。

【００４０】このような構成の半導体装置を製造するに
は、図３(a) 〜(d) に示された工程と同様な工程を採用
し、フィールド酸化膜８４の直下の領域の全てに低濃度
反転防止層を形成するとともに、局所的に高濃度反転防
止層を形成すればよい。本発明の実施例の説明は以上の
とおりであるが、本発明は上記の実施例に限定されるも
のではない。たとえば、本発明はＰチャネルＭＯＳ型集
積回路やＣＭＯＳ集積回路にも容易に適用できる。すな
わち、たとえば、ＰチャネルＭＯＳ型集積回路を作成す
るには、たとえは、シリコン基板の表面にＮ型ウエルを
形成し、このＮ型ウエルの各領域をフィールド酸化膜で
分離する際に、その下部に低濃度反転防止層を形成し、
分離耐圧に劣化が予想される領域に局所的に高濃度反転
防止層を形成すればよい。ただし、この場合には、これ
らの反転防止層の形成に当たり、Ｎ型不純物であるＡｓ
⁺ イオンやＰ⁺ イオンを注入する必要がある。ＣＭＯＳ
集積回路は、ＮチャネルＭＯＳ型集積回路の製造方法と
ＰチャネルＭＯＳ型集積回路の製造方法とを組み合わせ
ることにより製造できる。

【００４１】さらに、上記の実施例では、低濃度反転防
止層を形成するためのイオン注入を行った後に、高濃度
反転防止層を形成するためのイオン注入が行われている
が、これらのイオン注入の順序は逆でもよい。また、上
記の実施例では、分離耐圧の劣化が予想される領域に
は、低濃度反転防止層と高濃度反転防止層との両方が形
成されているが、このような領域には高濃度反転防止層
のみが形成されてもよい。

【００４２】また、上記の実施例では、フィールド酸化
膜を形成するための酸化処理工程には、水蒸気酸化法が
採用されているが、熱酸化法などの他の方法が採用され
てもよい。また、上記の実施例では、１回目のイオン注
入の前に、耐酸化性膜をパターニングするために用いら
れたレジストが剥離されるが、このレジストを耐酸化性
膜とともにイオン注入のマスクとして用い、１回目のイ
オン注入の後にそのレジストを剥離するようにしてもよ
い。

【００４３】その他、本発明の要旨を変更しない範囲で
種々の変更を施すことができる。

【００４４】

【発明の効果】以上のように本発明によれば、一対の不
純物拡散層の間の領域であって、低濃度反転防止層の直
下の領域には、高濃度に不純物を添加した高濃度反転防
止層が形成される。すなわち、高濃度反転防止層が局所
的に形成される。その結果、素子形成領域の実効的な面
積の減少、接合耐圧の劣化、寄生容量の増加などをほと
んど生じさせることなく、素子形成領域の間における充
分な分離耐圧が確保される。これにより、素子形成領域
間の分離を良好に行うことができるとともに、各素子形
成領域に形成された素子を良好に動作させることができ
る。とくに、本発明では、高濃度反転防止層は、一対の
不純物拡散層の間の実質的な分離距離の縮小を防止する
から、この一対の不純物拡散層の間における必要な分離
耐圧を確保できる。

【図面の簡単な説明】

【図１】本発明の第１実施例の半導体装置であるＭＯＳ
型集積回路の構成を示す平面図である。

【図２】上記ＭＯＳ型集積回路の断面図である。

【図３】上記ＭＯＳ型集積回路の製造方法を工程順に示
す断面図である。

【図４】図３の製造工程に続く製造工程を示す断面図で
ある。

【図５】本発明の第２実施例の半導体装置であるＭＯＳ
型集積回路の構成を示す平面図である。

【図６】上記第２実施例のＭＯＳ型集積回路の構成を示
す断面図である。

【図７】上記第２実施例のＭＯＳ型集積回路の製造工程
を工程順に示す断面図である。

【図８】参考例に係る半導体装置の構成を示す平面図で
ある。

【図９】従来の半導体装置の製造方法を工程順に示す断
面図である。

【符号の説明】

２１ Ｐ型シリコン基板 ２２ フィールド酸化膜 ３１ 低濃度反転防止層 ３２ 高濃度反転防止層 ３６ 耐酸化性膜 ３８ レジスト ４１ 素子形成領域 ４２ 素子形成領域 ５１ Ｐ型シリコン基板 ５２ フィールド酸化膜 ６１ 素子形成領域 ６２ 素子形成領域 ６４ 耐酸化性膜 ７１ 低濃度反転防止層 ７２ 高濃度反転防止層Ｓ １ 高濃度反転防止層が形成された領域 Ｓ１０ 高濃度反転防止層が形成された領域

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】所定の導電型の半導体基板と、 この半導体基板上に相互に分離されて設けられ、不純物
   拡散層をそれぞれ有する複数の素子形成領域と、 上記複数の素子形成領域の間を分離するために上記半導
   体基板に形成された素子分離用酸化膜と、 この素子分離用酸化膜の直下の領域に上記素子形成領域
   間の分離耐圧を高めるために形成され、上記半導体基板
   と同じ導電型の不純物を所定の第１濃度で含む低濃度反
   転防止層と、 上記一対の不純物拡散層間の領域であって、上記低濃度
   反転防止層の直下の領域に形成され、上記半導体基板と
   同じ導電型の不純物を上記第１濃度よりも高い第２濃度
   で含み、上記不純物拡散層間の実質的な分離距離の縮小
   を防止する高濃度反転防止層とを含むことを特徴とする
   半導体装置。
2. 【請求項２】所定の導電型を有する半導体基板上に相互
   に分離されて設定された複数の素子形成領域の各表面を
   覆うように耐酸化性膜をパターン形成する工程と、 上記耐酸化性膜をマスクとして上記半導体基板に上記所
   定の導電型の不純物を所定の第１濃度で添加する工程
   と、 少なくとも上記半導体基板の露出している表面を覆うマ
   スク膜を形成する工程と、 このマスク膜において、上記所定の導電型の不純物が第
   １濃度で添加された領域内の所定領域を露出させる窓を
   形成する工程と、 上記マスク膜および上記耐酸化性膜をマスクとして、上
   記半導体基板に上記所定の導電型の不純物を上記第１濃
   度よりも高い第２濃度で添加する工程と、 上記マスク膜を除去する工程と、 上記耐酸化性膜をマスクとして上記半導体基板の表面を
   選択的に酸化し、素子分離用酸化膜を形成する工程と、 上記所定領域を挟んで上記素子形成領域内に一対の不純
   物拡散層を形成する工程とを含み、 上記素子分離用酸化膜を形成する工程において、上記第
   １濃度および第２濃度で添加された各不純物が活性化さ
   れることにより、上記素子分離用酸化膜の直下の領域に
   上記第１濃度で添加された不純物に対応する低濃度反転
   防止層が形成され、かつ、上記第２濃度で添加された不
   純物に対応する高濃度反転防止層が上記所定領域におい
   て上記低濃度反転防止層の直下に形成されることを特徴
   とする半導体装置の製造方法。