JP3015490U - マイクロコンピュータの基準クロック伝送路 - Google Patents

Abstract

(57)【要約】 【目的】基準クロック伝送路が長くなったときにも、外
来ノイズによるマイクロコンピュータの暴走を防止す
る。 【構成】マイクロコンピュータ１のクロック端子３１，
３２の近傍に、共振周波数が基準クロックの周波数に略
等しい直列共振回路２を設けている。そしてクロック回
路４から出力される基準クロックを、直列共振回路２を
介してクロック端子３１，３２に導いている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、クロック回路によって生成された基準クロックをマイクロコンピュ ータのクロック端子に導く基準クロック伝送路に係り、より詳細には、耐ノイズ 性を向上させた基準クロック伝送路に関する。

【０００２】

【従来の技術】

各種装置の制御を行うマイクロコンピュータは、マイクロコンピュータ近傍に 設けられた発振素子による基準クロック、あるいはマイクロコンピュータ近傍の クロック回路から出力される基準クロックによって動作する。しかし、マイクロ コンピュータのクロック回路を、Ｙ／Ｃ分離回路のＣＣＤ用のクロック回路と共 用とし、高価な発振素子数を減少させた場合、クロック回路からマイクロコンピ ュータに至る基準クロック伝送路が長くなる。そのため、基準クロック伝送路は 静電ノイズ等の外来ノイズの影響を受け易くなり、耐ノイズ性が低下する。この 結果、マイクロコンピュータは、外来ノイズが与えられたときには、暴走し易く なっていた。この対策として、従来では、基準クロック伝送路のプリントパター ンをグランドパターンで挟む方法の採用、あるいは基準クロック伝送路のプリン トパターンの引き回し形状の工夫、または部品の配置換えを行って基準クロック 伝送路を短くする工夫により、耐ノイズ性を高めていた。

【０００３】

【考案が解決しようとする課題】

しかしながら上記方法を用いた場合では、多数の部品の配置の関係から、パタ ーン上の制約が多く、耐ノイズ性を高めるのに有効となるグランドパターンの確 保が困難となっていた。またプリントパターンの引き回しの工夫を行う場合では 、試行錯誤的な作業となるため、多大な手間を要する割りには、効果的な結果を 得ることが困難となっていた。また基準クロック伝送路の短縮を行う場合では、 基準クロック伝送路を短縮したことによって、その他の信号経路が長くなり、総 合的な性能の悪化を招くという問題を生じていた。

【０００４】 本考案は上記課題を解決するため創案されたものであって、請求項１記載の考 案の目的は、クロック端子近傍に設けられた直列共振回路を介して基準クロック をクロック端子に導き、ノイズ成分が除去された基準クロックをクロック端子に 与えることによって、伝送路が長くなったときにも、外来ノイズによるマイクロ コンピュータの暴走を防止することのできるマイクロコンピュータの基準クロッ ク伝送路を提供することにある。 また請求項２記載の考案の目的は、クロック回路を、映像信号の遅延用ＣＣＤ にクロック信号を供給するＣＣＤクロック回路とすることにより、外来ノイズに よるマイクロコンピュータの暴走を防止したときにも、発振素子数を減少させる ことのできるマイクロコンピュータの基準クロック伝送路を提供することにある 。

【０００５】 また請求項３記載の考案の目的は、マイクロコンピュータの一対のクロック端 子を、基準クロックの周波数においてインピーダンスが０近傍となる容量のコン デンサによって互いに接続し、クロック端子のインピーダンスを低減することに よって、耐ノイズ性をより高めることのできるマイクロコンピュータの基準クロ ック伝送路を提供することにある。 また請求項４記載の考案の目的は、クロック回路の出力をエミッタフォロワと して、出力インピーダンスを低減することにより、耐ノイズ性をより高めること のできるマイクロコンピュータの基準クロック伝送路を提供することにある。 また請求項５記載の考案の目的は、直列共振回路を構成するコイルをシールド ケースに内蔵することによって、コイル近傍に金属が位置するときにも、直列共 振回路の共振周波数を所定周波数に維持することのできるマイクロコンピュータ の基準クロック伝送路を提供することにある。

【０００６】

【課題を解決するための手段】

上記課題を解決するため請求項１記載の考案に係るマイクロコンピュータの基 準クロック伝送路は、クロック回路によって生成された基準クロックをマイクロ コンピュータのクロック端子に導く基準クロック伝送路に適用し、前記クロック 端子近傍に、共振周波数が前記基準クロックの周波数に略等しい直列共振回路を 設け、前記直列共振回路を介して、前記基準クロックを前記クロック端子に導く 構成としている。 また請求項２記載の考案に係るマイクロコンピュータの基準クロック伝送路は 、前記クロック回路を、映像信号の遅延を行うＣＣＤにクロック信号を出力する ＣＣＤクロック回路としている。

【０００７】 また請求項３記載の考案に係るマイクロコンピュータの基準クロック伝送路は 、前記マイクロコンピュータを、発振素子が接続される一対のクロック端子を備 えた構成とし、前記基準クロックの周波数においてインピーダンスが０近傍とな る容量のコンデンサによって前記一対のクロック端子を互いに接続し、前記一対 のクロック端子の一方に前記基準クロックを導いた構成としている。 また請求項４記載の考案に係るマイクロコンピュータの基準クロック伝送路は 、前記クロック回路を、エミッタフォロワを介して前記基準クロックを出力する 構成としている。 また請求項５記載の考案に係るマイクロコンピュータの基準クロック伝送路は 、前記直列共振回路を構成するコイルをシールドケースに内蔵した構成としてい る。

【０００８】

【作用】

請求項１記載の考案の作用を以下に示す。 直列共振回路はクロック端子近傍に設けられているので、直列共振回路からク ロック端子までの伝送路は長さが短い。このため、直列共振回路からクロック端 子までの伝送路には外来ノイズが重畳しにくい。一方、クロック回路から直列共 振回路までの伝送路には外来ノイズが重畳し易いが、この伝送路に重畳した外来 ノイズは、直列共振回路を通過することができない。従って、外来ノイズが伝送 路に重畳した場合でも、クロック端子には、ノイズ成分が除去された基準クロッ クのみが導かれることになる。 請求項２記載の考案の作用を以下に示す。 ＣＣＤクロック回路から出力されるクロック信号は、例えば、色搬送信号の３ 倍または４倍等の周波数の信号であり、周波数が安定した信号である。また基準 クロックとして要求される周波数範囲の信号となっている。従って、専用の発振 素子を設けなくとも、マイクロコンピュータには、必要とする特性を備えたクロ ック信号が与えられることになる。

【０００９】 請求項３記載の考案の作用を以下に示す。 一対のクロック端子とは、一方の端子が出力端子であり、他方の端子が入力端 子である。また一対の端子を外部から見たとき、インピーダンスは、出力端子で は低く、入力端子では高い。従って、基準クロックの周波数においてインピーダ ンスが０近傍となる容量のコンデンサによって、一対のクロック端子を互いに接 続すると、入力端子のインピーダンスは、出力端子のインピーダンスに等価とな り、低インピーダンスとなる。このため、直列共振回路とクロック端子とを接続 する伝送路のインピーダンスが低くなる。 請求項４記載の考案の作用を以下に示す。 エミッタフォロワは、低インピーダンスの出力回路である。従って、伝送路は 、低インピーダンスでもって駆動されるので、外来ノイズの影響を受けにくくな る。 請求項５記載の考案の作用を以下に示す。 コイルは基板に設けられる。また基板は所定位置に取り付けられる。このため 基板が所定位置に取り付けられたときには、コイルの近傍に金属が位置すること がある。しかし、コイルはシールドケースに内蔵されているので、近傍に金属が 位置したときにも、コイルのインダクタンスが変化しない。従って、直列共振回 路の共振周波数は所定周波数に維持される。

【００１０】

【実施例】

以下に、本発明の一実施例について図面を参照しつつ説明する。 図１は、本考案に係るマイクロコンピュータの基準クロック伝送路の一実施例 を用いた装置の電気的構成を示すブロック図である。 請求項１および３〜５記載の考案は、マイクロコンピュータを用いた装置に適 用可能であり、請求項２記載の考案は、ＣＣＤによって映像信号の遅延を行う装 置に適用可能である。このため、本実施例の装置は、主たる制御にマイクロコン ピュータを用いると共に、映像信号の遅延にＣＣＤを用いるビデオカセットレコ ーダとなっている。

【００１１】 図において、マイクロコンピュータ１は、ビデオカセットレコーダとしての動 作を制御するブロックとなっており、ＣＰＵ、周辺回路等を備えた１チップＩＣ となっている。また出力端子３１と入力端子３２とからなる一対のクロック端子 を備えており、クロック端子３１，３２は、基準クロックの周波数においてイン ピーダンスが０近傍となる容量のコンデンサＣ１によって互いが接続されている 。また、待機状態において計時動作等の所定動作を行うため、３２．７６８ＫＨ ｚの水晶発振子１１が接続されている。

【００１２】 ビデオ機構部５は、回転ヘッド、キャプスタンモータ、ビデオテープのローデ ィング機構等からなるブロックであり、キャプスタンモータの回転速度、あるい はローディング動作等は、双方向に接続されたマイクロコンピュータ１により制 御される。 ビデオ回路部６は、受信された映像信号、あるいは外部から与えられた映像信 号をビデオカセットに記録するための回路、ビデオカセットから再生された映像 信号に対して所定処理を施すと共に、所定処理を施すことにより得られた映像信 号を外部に送出するためのブロックである。そして記録時あるいは再生時におい て必要となる各種動作は、双方向に接続されたマイクロコンピュータ１により制 御される。

【００１３】 ＹＣ分離回路７は、ＣＣＤ８の遅延動作に基づいてクシ型フィルタを構成する ブロックとなっており、ビデオ回路部６から出力される映像信号２１を、色信号 ２３と輝度信号２４とに分離する。 ＣＣＤ８は、逓倍回路１０から出力されるクロック信号に基づいて映像信号の 遅延を行うブロックとなっている。

【００１４】 ＣＣＤクロック回路４は、ビデオ回路部６から出力される映像信号２１に基づ いて、色信号の処理に必要とする基準信号２２を生成するブロックとなっている 。また基準信号２２を逓倍することによって、映像信号の遅延を行うＣＣＤ８の ためのクロック信号を生成する。またＣＣＤ８のためのクロック信号は、マイク ロコンピュータ１にとっては基準クロックとなる。 このため、ＣＣＤクロック回路４は、発振回路９、逓倍回路１０、およびエミ ッタフォロワを備えている。

【００１５】 発振回路９は、３．５８ＭＨｚの水晶発振子１２を発振素子として、映像信号 ２１におけるバースト信号に位相同期した基準信号２２を生成する。そして生成 した基準信号２２を、ビデオ回路部６と逓倍回路１０とに送出する。 逓倍回路１０は、発振回路９において生成された基準信号２２を４逓倍するた めのブロックとなっており、４逓倍することにより得られた１４．３２ＭＨｚの 基準信号を、ＣＣＤ８とトランジスタＱのベースとに送出する。 エミッタフォロワは、トランジスタＱと２つの抵抗Ｒ１，Ｒ２とでもって構成 されており、トランジスタＱのコレクタはプラス電源Ｐに接続されている。また エミッタは抵抗Ｒ２を介して接地されている。そしてベースは、抵抗Ｒ１を介し てプラス電源Ｐに接続されている。またトランジスタＱのエミッタは、低インピ ーダンスの出力として、基準クロック伝送路３に導かれている。

【００１６】 基準クロック伝送路３は、トランジスタＱのエミッタとマイクロコンピュータ １のクロック端子３１，３２とを接続するための伝送路であり、この伝送路には 直列共振回路２が挿入されている。そして逓倍回路１０により生成されたクロッ クを、基準クロックとしてマイクロコンピュータ１に導く。 直列共振回路２は、シールドケースに内蔵されたコイルＬ、およびコンデンサ Ｃ２からなるブロックであり、クロック端子３１，３２の近傍に設けられている 。このため直列共振回路２とクロック端子３１，３２とを接続する伝送路３４は 、長さが極めて短くなっている。また共振周波数は、マイクロコンピュータ１に 与えられる基準クロックの周波数に略等しく設定されており、１４ＭＨｚとなっ ている。

【００１７】 図２は、外来ノイズおよび基準クロックの周波数分布と直列共振回路の通過特 性とを示す説明図、図３は、外来ノイズが与えられたときの主要部の基準クロッ クの波形を示す説明図である。必要に応じて同図を参照しつつ、上記構成からな る実施例の動作を説明する。

【００１８】 いま、静電ノイズ等の外来ノイズが与えられたとする。このとき、直列共振回 路２とクロック端子３１，３２とを接続する伝送路３４には、伝送路３４の長さ が短いこと、およびクロック端子３１，３２のインピーダンスが低くなっている ことから、外来ノイズが殆ど重畳しない。またＣＣＤクロック回路４から直列共 振回路２までの伝送路３３は、エミッタフォロワによる低インピーダンスでもっ て駆動されているので、伝送路３３は外来ノイズの影響を受けにくい。しかし外 来ノイズのレベルが大きいときには、伝送路３３に、マイクロコンピュータ１の 動作に影響を与えるレベルの外来ノイズが重畳することになる。

【００１９】 伝送路３３に重畳する外来ノイズの周波数分布は、図２の４１でもって示すよ うに、信号強度の強い成分が周波数の低い部分に集中しており、数ＭＨｚ以上の 周波数範囲の信号成分は略０である。すなわち、基準クロックのスペクトル４３ の周波数ｆ近傍では、外来ノイズの成分は無視が可能なレベルとなる。このため 、外来ノイズが与えられた瞬間の直列共振回路２の端子３５の信号波形は、図３ の４５に示したように、基準クロックに単発の低い周波数成分が重畳した波形と なる。

【００２０】 一方、直列共振回路２の共振周波数は１４ＭＨｚであり、基準クロックの周波 数ｆ（１４．３２ＭＨｚ）と略等しい。このため、直列共振回路２の通過特性は 、曲線４２でもって示したように、周波数ｆの近傍において減衰量が最少となる 。その結果、端子３５に与えられた外来ノイズと基準クロックとのうち、直列共 振回路２を通過するのは、基準クロックのみとなる。すなわち、外来ノイズは、 直列共振回路２において通過が阻止される。その結果、クロック端子３１，３２ に導かれる信号波形は、図３の４６に示した波形となり、外来ノイズの成分が除 去された基準クロックのみとなる。

【００２１】 以上説明したように、基準クロックの伝送路３３に外来ノイズが重畳した場合 でも、マイクロコンピュータ１のクロック端子３１，３２には、基準クロックの みが導かれることになる。このため、マイクロコンピュータ１は、この基準クロ ックに従って動作を実行する。すなわち、マイクロコンピュータ１は、外来ノイ ズが与えられたときにも、暴走することなく、所定動作を実行する。

【００２２】 なお、本考案は上記実施例に限定されず、請求項２記載の考案については、Ｎ ＴＳＣ信号を扱うビデオカセットレコーダとした場合について説明したが、扱う 信号については、ＰＡＬ信号あるいはＳＥＣＡＭ信号等とすることが可能であり 、装置としては、テレビ、あるいはテレビ一体型ビデオカセットレコーダ等とす ることが可能である。

【００２３】 また、上記実施例では記載しなかったが、ビデオ回路部６，Ｙ／Ｃ分離回路７ 及び発振回路９を有するＹ／Ｃ−ＩＣ１０１とＣＣＤ８及び逓倍回路１０を有す るＣＣＤ−ＩＣ１０２とが設けられる場合は、ＣＣＤクロック回路４は水晶発振 子１２とエミッタフォロワとＹ／Ｃ−ＩＣ１０１及びＣＣＤ−ＩＣ１０２の一部 とから構成される。

【００２４】

【発明の効果】

請求項１記載の考案に係るマイクロコンピュータの基準クロック伝送路は、ク ロック回路によって生成された基準クロックをマイクロコンピュータのクロック 端子に導く基準クロック伝送路に適用している。そしてクロック端子近傍に、共 振周波数が基準クロックの周波数に略等しい直列共振回路を設け、直列共振回路 を介して、基準クロックをクロック端子に導いている。このため直列共振回路か らクロック端子までの基準クロック伝送路は短くなるので、外来ノイズが重畳し にくい。一方、クロック回路から直列共振回路までの基準クロック伝送路に重畳 した外来ノイズは、直列共振回路を通過することができないので、クロック端子 には、ノイズ成分が除去された基準クロックのみが導かれることになる。そのた め基準クロック伝送路が長くなったときにも、外来ノイズによるマイクロコンピ ュータの暴走を防止することが可能となっている。 また請求項２記載の考案に係るマイクロコンピュータの基準クロック伝送路は 、クロック回路を、映像信号の遅延を行うＣＣＤにクロック信号を出力するＣＣ Ｄクロック回路としている。このためマイクロコンピュータには、ＣＣＤクロッ ク回路から、必要とする特性を備えたクロック信号が与えられることになるので 、外来ノイズによるマイクロコンピュータの暴走を防止したときにも、発振素子 数を減少させることが可能となっている。

【００２５】 また請求項３記載の考案に係るマイクロコンピュータの基準クロック伝送路は 、マイクロコンピュータを、発振素子が接続される一対のクロック端子を備えた 構成とし、基準クロックの周波数においてインピーダンスが０近傍となる容量の コンデンサによって一対のクロック端子を互いに接続すると共に、一対のクロッ ク端子の一方に基準クロックを導いた構成としている。その結果、一対のクロッ ク端子のうち、一方の端子である入力端子のインピーダンスは、他方の端子であ る出力端子と略一致したインピーダンスとなる。すなわち、入力端子のインピー ダンスが低くなる。このため、入力端子は外来ノイズの影響を受けにくくなるこ とから、耐ノイズ性をより高めることが可能となっている。 また請求項４記載の考案に係るマイクロコンピュータの基準クロック伝送路は 、クロック回路を、エミッタフォロワを介して基準クロックを出力する構成とし ている。このため、クロックの伝送路は、低インピーダンスでもって駆動され、 外来ノイズの影響を受けにくくなるので、耐ノイズ性をより高めることが可能と なっている。 また請求項５記載の考案に係るマイクロコンピュータの基準クロック伝送路は 、直列共振回路を構成するコイルをシールドケースに内蔵した構成としている。 このため基板が所定位置に取り付けられたとき、コイルの近傍に金属が位置した としても、コイルはシールドケースに内蔵されているので、コイルのインダクタ ンスは変化しない。従って、直列共振回路の共振周波数は所定周波数から変化し ないので、コイル近傍に金属が位置するときにも、直列共振回路の共振周波数を 所定周波数に維持することが可能となっている。

【図面の簡単な説明】

【図１】本考案に係るマイクロコンピュータの基準クロ
ック伝送路の一実施例を用いたビデオカセットレコーダ
の電気的構成を示すブロック図である。

【図２】外来ノイズおよび基準クロックの周波数分布と
直列共振回路の通過特性とを示す説明図である。

【図３】外来ノイズが与えられたときの主要部の基準ク
ロックの波形を示す説明図である。

【符号の説明】

１ マイクロコンピュータ ２ 直列共振回路 ３ 基準クロック伝送路 ４ ＣＣＤクロック回路 ８ ＣＣＤ ３１ クロック端子 ３２ クロック端子 Ｑ エミッタフォロワを構成するトランジスタ

Claims (5)

【実用新案登録請求の範囲】
1. 【請求項１】 クロック回路によって生成された基準ク
   ロックをマイクロコンピュータのクロック端子に導く基
   準クロック伝送路において、 前記クロック端子近傍に、共振周波数が前記基準クロッ
   クの周波数に略等しい直列共振回路を設け、 前記直列共振回路を介して、前記基準クロックを前記ク
   ロック端子に導くことを特徴とするマイクロコンピュー
   タの基準クロック伝送路。
2. 【請求項２】 前記クロック回路を、映像信号の遅延を
   行うＣＣＤにクロック信号を出力するＣＣＤクロック回
   路としたことを特徴とする請求項１記載のマイクロコン
   ピュータの基準クロック伝送路。
3. 【請求項３】 前記マイクロコンピュータは、発振素子
   が接続される一対のクロック端子を備え、 前記基準クロックの周波数においてインピーダンスが０
   近傍となる容量のコンデンサによって前記一対のクロッ
   ク端子を互いに接続し、 前記一対のクロック端子の一方に前記基準クロックを導
   いたことを特徴とする請求項１または請求項２記載のマ
   イクロコンピュータの基準クロック伝送路。
4. 【請求項４】 前記クロック回路は、エミッタフォロワ
   を介して前記基準クロックを出力することを特徴とする
   請求項１または請求項２または請求項３記載のマイクロ
   コンピュータの基準クロック伝送路。
5. 【請求項５】 前記直列共振回路を構成するコイルをシ
   ールドケースに内蔵したことを特徴とする請求項１また
   は請求項２または請求項３または請求項４記載のマイク
   ロコンピュータの基準クロック伝送路。