JP3012513B2 - 半導体装置の試験方法及び試験装置 - Google Patents
半導体装置の試験方法及び試験装置Info
- Publication number
- JP3012513B2 JP3012513B2 JP8046438A JP4643896A JP3012513B2 JP 3012513 B2 JP3012513 B2 JP 3012513B2 JP 8046438 A JP8046438 A JP 8046438A JP 4643896 A JP4643896 A JP 4643896A JP 3012513 B2 JP3012513 B2 JP 3012513B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- test
- chip
- external force
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の試験
方法に関し、特に、プラスチックモールドで封止し外装
した構造の半導体装置においてはんだ付け実装時に発生
する、チップのクラック（ダイクラック）の生じ易さを
試験する方法に関する。
方法に関し、特に、プラスチックモールドで封止し外装
した構造の半導体装置においてはんだ付け実装時に発生
する、チップのクラック（ダイクラック）の生じ易さを
試験する方法に関する。
【０００２】
【従来の技術】この種の試験で、はんだ付け実装時に半
導体装置に加わるストレスを一番忠実に再現する方法
は、半導体装置を、顧客が行う条件で、実際に実装用基
板にはんだ付けし、そこでのダイクラックの発生率を求
めることであろう。しかし、ダイクラックの発生率は、
通常非常に小さいので、このような試験方法ではサンプ
ルが大量に必要になる。しかも、ダイクラックが発生し
たか否かはその場では分らず、はんだ付け実施後に供試
半導体装置を一つ一つ開封、分解しチップを観察するこ
とによって判定しなければならない。このようなことか
ら、上記の試験方法は、ストレスの再現性という点では
優れているものの、大量のデータを統計的に処理するこ
とによって得られるデータの信頼性という観点からは、
必ずしも実用的な方法であるとは言えない。
導体装置に加わるストレスを一番忠実に再現する方法
は、半導体装置を、顧客が行う条件で、実際に実装用基
板にはんだ付けし、そこでのダイクラックの発生率を求
めることであろう。しかし、ダイクラックの発生率は、
通常非常に小さいので、このような試験方法ではサンプ
ルが大量に必要になる。しかも、ダイクラックが発生し
たか否かはその場では分らず、はんだ付け実施後に供試
半導体装置を一つ一つ開封、分解しチップを観察するこ
とによって判定しなければならない。このようなことか
ら、上記の試験方法は、ストレスの再現性という点では
優れているものの、大量のデータを統計的に処理するこ
とによって得られるデータの信頼性という観点からは、
必ずしも実用的な方法であるとは言えない。
【０００３】そこで、従来、大量のデータを収集できる
何らかの試験で、はんだ付け実装時のダイクラックの生
じ易さを推測するという、代用試験が採用されている。
その一つが、（半導体装置として封止、外装される前
の）チップの機械的強度を評価する方法である。この方
法は、図２に示すようにして（封止、外装前の）チップ
におけるダイクラックの機械的強度を求め、これを（封
止、外装後の）半導体装置におけるダイクラックの起り
易さとして代用するものである。すなわち、図２を参照
して、封止、外装前のチップを供試サンプル１１とし
て、その供試サンプルを二点支持で試験台１２に載置
し、チップ１１に垂直な荷重Ｆを加え、チップにクラッ
クが発生した時の荷重を求めるという三点曲げ破壊試験
で、ダイクラックの機械的強度を求めるのである。この
方法は、チップそのものの機械的強度が大きければ、半
導体装置として封止、外装した後にもダイクラックは生
じ難いという考え、すなわちチップそのものの機械的強
度と半導体装置としてのダイクラックの生じ難さとは一
対一に対応するという考えに基づくものである。この方
法はチップを全て破壊させる破壊試験であり、しかも、
そのチップにおけるクラック発生を外部から視認するな
どの方法によりリアルタイムで観測できるので、大量の
データを容易に集められる。
何らかの試験で、はんだ付け実装時のダイクラックの生
じ易さを推測するという、代用試験が採用されている。
その一つが、（半導体装置として封止、外装される前
の）チップの機械的強度を評価する方法である。この方
法は、図２に示すようにして（封止、外装前の）チップ
におけるダイクラックの機械的強度を求め、これを（封
止、外装後の）半導体装置におけるダイクラックの起り
易さとして代用するものである。すなわち、図２を参照
して、封止、外装前のチップを供試サンプル１１とし
て、その供試サンプルを二点支持で試験台１２に載置
し、チップ１１に垂直な荷重Ｆを加え、チップにクラッ
クが発生した時の荷重を求めるという三点曲げ破壊試験
で、ダイクラックの機械的強度を求めるのである。この
方法は、チップそのものの機械的強度が大きければ、半
導体装置として封止、外装した後にもダイクラックは生
じ難いという考え、すなわちチップそのものの機械的強
度と半導体装置としてのダイクラックの生じ難さとは一
対一に対応するという考えに基づくものである。この方
法はチップを全て破壊させる破壊試験であり、しかも、
そのチップにおけるクラック発生を外部から視認するな
どの方法によりリアルタイムで観測できるので、大量の
データを容易に集められる。
【０００４】一方、はんだ付け実装のシミュレーション
を簡略化することによって大量のデータ収集を可能にす
る方法として、図３に示すような方法が行われている。
この方法は、特開平３ー６９１３３号公報に開示された
方法であって、プラスチックモールドで封止、外装され
た供試半導体装置１を加熱装置１３に載置し、半導体装
置１が熱ストレスで破壊されるときの破砕音をマイクロ
フォン１４により検知する方法である。この方法は、こ
のような方法によって半導体装置に熱ストレスを加える
と、半導体装置の破砕は殆んどの場合、チップ側ではな
くパッケージ側で発生するという事実を利用して、パッ
ケージクラックの起り易さと熱ストレスとを対応させる
方法である。この方法は、はんだ付け実装時のストレス
として熱ストレスだけを加えることによって、シミュレ
ーションを簡略化したものであるといえる。そして、そ
の簡略化によって、パッケージクラックの発生をリアル
タイムで検知できるようにして、大量のデータを統計的
に処理できるようにしたものである。
を簡略化することによって大量のデータ収集を可能にす
る方法として、図３に示すような方法が行われている。
この方法は、特開平３ー６９１３３号公報に開示された
方法であって、プラスチックモールドで封止、外装され
た供試半導体装置１を加熱装置１３に載置し、半導体装
置１が熱ストレスで破壊されるときの破砕音をマイクロ
フォン１４により検知する方法である。この方法は、こ
のような方法によって半導体装置に熱ストレスを加える
と、半導体装置の破砕は殆んどの場合、チップ側ではな
くパッケージ側で発生するという事実を利用して、パッ
ケージクラックの起り易さと熱ストレスとを対応させる
方法である。この方法は、はんだ付け実装時のストレス
として熱ストレスだけを加えることによって、シミュレ
ーションを簡略化したものであるといえる。そして、そ
の簡略化によって、パッケージクラックの発生をリアル
タイムで検知できるようにして、大量のデータを統計的
に処理できるようにしたものである。
【０００５】このように、（封止、外装後の）半導体装
置におけるはんだ付け実装時のダイクラックの起り易さ
を試験するときに、大量のデータ収集によりデータの信
頼性を高めるには、供試半導体装置を全て破壊する破壊
試験であることと、ダイクラック発生時のストレスの大
きさを確実に知るために、ダイクラックの発生をリアル
タイムで検知することが欠かせない。ところが実際に
は、従来、半導体装置中のダイクラックをリアルタイム
で検知することは困難であった。
置におけるはんだ付け実装時のダイクラックの起り易さ
を試験するときに、大量のデータ収集によりデータの信
頼性を高めるには、供試半導体装置を全て破壊する破壊
試験であることと、ダイクラック発生時のストレスの大
きさを確実に知るために、ダイクラックの発生をリアル
タイムで検知することが欠かせない。ところが実際に
は、従来、半導体装置中のダイクラックをリアルタイム
で検知することは困難であった。
【０００６】
【発明が解決しようとする課題】ところで、近年、顧客
におけるはんだ付け実装の際に、外見上はパッケージに
何らの異常が無いにも拘らず実際にはパッケージ内部で
ダイクラックが発生しているという場合があることが判
明した。これは、従来の、封止、外装前のチップの機械
的強度のみを評価する試験方法や、外装後の半導体装置
に熱ストレスだけを加えるシミュレーションでは、実際
のはんだ付け実装の際に現実にチップに加わるストレス
を十分に評価し切れていないことを示すものであって、
次のような原因によるものであろうと推測される。
におけるはんだ付け実装の際に、外見上はパッケージに
何らの異常が無いにも拘らず実際にはパッケージ内部で
ダイクラックが発生しているという場合があることが判
明した。これは、従来の、封止、外装前のチップの機械
的強度のみを評価する試験方法や、外装後の半導体装置
に熱ストレスだけを加えるシミュレーションでは、実際
のはんだ付け実装の際に現実にチップに加わるストレス
を十分に評価し切れていないことを示すものであって、
次のような原因によるものであろうと推測される。
【０００７】すなわち、実際のはんだ付け実装のとき
は、半導体装置をプリント配線基板のランド上に載置し
た後、例えばピーク温度２３０℃程度の山型の温度プロ
ファイルを持つリフロー炉を通すなどして昇温、降温
し、はんだを溶融させ、再固化させる。その際、溶融し
たはんだが固化するのにつれて、それまでプリント配線
基板に対して可動自由であった半導体装置は、プリント
配線基板に固着される。その場合、半導体装置の熱膨張
率とプリント配線基板の熱膨張率との間に差異があるこ
とから、半導体装置に応力が加わることになる。つま
り、半導体装置には、チップとプラスチックパッケージ
との間の熱膨張率差による応力に加えて、半導体装置と
プリント配線基板との間の熱膨張率差に起因する応力が
加わることになる。このような原因による応力は、単に
チップの機械的強度を評価したり、半導体装置だけをフ
リーな状態にして熱を加えるという、従来の試験方法や
シミュレーションでは評価できないものである。
は、半導体装置をプリント配線基板のランド上に載置し
た後、例えばピーク温度２３０℃程度の山型の温度プロ
ファイルを持つリフロー炉を通すなどして昇温、降温
し、はんだを溶融させ、再固化させる。その際、溶融し
たはんだが固化するのにつれて、それまでプリント配線
基板に対して可動自由であった半導体装置は、プリント
配線基板に固着される。その場合、半導体装置の熱膨張
率とプリント配線基板の熱膨張率との間に差異があるこ
とから、半導体装置に応力が加わることになる。つま
り、半導体装置には、チップとプラスチックパッケージ
との間の熱膨張率差による応力に加えて、半導体装置と
プリント配線基板との間の熱膨張率差に起因する応力が
加わることになる。このような原因による応力は、単に
チップの機械的強度を評価したり、半導体装置だけをフ
リーな状態にして熱を加えるという、従来の試験方法や
シミュレーションでは評価できないものである。
【０００８】従って、本発明は、従来の単にチップの機
械的強度を評価する試験方法およびフリーな状態の半導
体装置を加熱するだけの試験方法に比べて、より実際の
はんだ付け実装時のストレスに近いストレスを半導体装
置に与えることができるようにすることを目的とするも
のである。
械的強度を評価する試験方法およびフリーな状態の半導
体装置を加熱するだけの試験方法に比べて、より実際の
はんだ付け実装時のストレスに近いストレスを半導体装
置に与えることができるようにすることを目的とするも
のである。
【０００９】本発明の他の目的は、封止外装後の半導体
装置内部のチップに、確実にダイクラックを生じさせる
ことを可能にすることである。
装置内部のチップに、確実にダイクラックを生じさせる
ことを可能にすることである。
【００１０】本発明の更に他の目的は、試験中の半導体
装置内部におけるチップのダイクラック発生を、リアル
タイムで検知できるようにすることである。
装置内部におけるチップのダイクラック発生を、リアル
タイムで検知できるようにすることである。
【００１１】
【課題を解決するための手段】本発明の半導体装置の試
験方法は、チップをプラスチックモールドで封止、外装
した構造の半導体装置における前記チップに発生するク
ラックの生じ易さを、熱と機械的な外力とを同時に加え
ながら試験する半導体装置の試験方法において、供試半
導体装置に垂直方向の外力を加え、その加えた外力の大
きさを少なくとも前記供試半導体装置内のチップにクラ
ックが生じるまで漸次増大させて行き、前記供試半導体
装置内のチップにクラックが発生した時点での外力の大
きさを定量化することを特徴とする。
験方法は、チップをプラスチックモールドで封止、外装
した構造の半導体装置における前記チップに発生するク
ラックの生じ易さを、熱と機械的な外力とを同時に加え
ながら試験する半導体装置の試験方法において、供試半
導体装置に垂直方向の外力を加え、その加えた外力の大
きさを少なくとも前記供試半導体装置内のチップにクラ
ックが生じるまで漸次増大させて行き、前記供試半導体
装置内のチップにクラックが発生した時点での外力の大
きさを定量化することを特徴とする。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図１（ａ）は、本発明の
一実施の形態に用いた試験装置の模式図である。図１
（ａ）を参照して、供試半導体装置１が、固定治具２に
より固定され、加熱されている。固定治具２は、ヒータ
４と熱電対５とを備えており、温調装置６により温度制
御されている。本実施の形態では、半導体装置１が、封
止、外装用プラスチックモールド材のガラス転移温度
（１６０〜１８０℃程度）以上の温度（２００℃程度以
上）になるように温度設定する。半導体装置１の下面に
は、丸棒状の引張り荷重治具３が宛てがわれている。引
張り荷重治具３は高剛性のワイヤーを介して、上方に配
置された荷重センサ８に結ばれ、吊られている。荷重セ
ンサ８は、引上げ機構７によって上下に移動可能にされ
ている。荷重センサ８の引上げ距離とそのとき荷重セン
サが検出した荷重とは、レコーダ９により記録される。
て、図面を参照して説明する。図１（ａ）は、本発明の
一実施の形態に用いた試験装置の模式図である。図１
（ａ）を参照して、供試半導体装置１が、固定治具２に
より固定され、加熱されている。固定治具２は、ヒータ
４と熱電対５とを備えており、温調装置６により温度制
御されている。本実施の形態では、半導体装置１が、封
止、外装用プラスチックモールド材のガラス転移温度
（１６０〜１８０℃程度）以上の温度（２００℃程度以
上）になるように温度設定する。半導体装置１の下面に
は、丸棒状の引張り荷重治具３が宛てがわれている。引
張り荷重治具３は高剛性のワイヤーを介して、上方に配
置された荷重センサ８に結ばれ、吊られている。荷重セ
ンサ８は、引上げ機構７によって上下に移動可能にされ
ている。荷重センサ８の引上げ距離とそのとき荷重セン
サが検出した荷重とは、レコーダ９により記録される。
【００１３】本実施の形態では、上記の試験装置を用い
て、以下のようにして半導体装置１中でのダイクラック
を検知する。先ず、半導体装置１を固定治具２にセット
し、加熱する。次いで、引張り荷重測定器の引上げ機構
７を駆動させ、一定速度で荷重センサ８の引上げを開始
する。これによって、引張り荷重治具３が半導体装置１
に引張り荷重を加え始め、その荷重が徐々に増大して行
く。荷重センサ８は、半導体装置１への荷重を検出し、
レコーダ９がその荷重Ｗと引上げ距離Ｌとを記録して行
く。
て、以下のようにして半導体装置１中でのダイクラック
を検知する。先ず、半導体装置１を固定治具２にセット
し、加熱する。次いで、引張り荷重測定器の引上げ機構
７を駆動させ、一定速度で荷重センサ８の引上げを開始
する。これによって、引張り荷重治具３が半導体装置１
に引張り荷重を加え始め、その荷重が徐々に増大して行
く。荷重センサ８は、半導体装置１への荷重を検出し、
レコーダ９がその荷重Ｗと引上げ距離Ｌとを記録して行
く。
【００１４】図１（ｂ）に、このようにしてレコーダ９
により得られた記録チャートの一例を示す。図１（ｂ）
を参照して、引上げ機構７が駆動され半導体装置１に荷
重の印加が開始された距離Ｌ0 の点から引上げ距離にほ
ぼ比例して、半導体装置１への荷重Ｗが増加されて行
き、或る荷重Ｗ0 で曲線の勾配が急激に負に転じる。そ
の後、曲線の勾配が再度正に変り、荷重はまた引上げ距
離にほぼ比例して増加して行く。発明者が調査した結
果、荷重Ｗ0 の特異点で半導体装置１中のチップに確実
にダイクラックが生じていることが判明した。この特異
点は、ダイクラックが生じた瞬間の波動が、荷重センサ
８によって検出され、記録チャート上に現れたものと推
測される。このようにして特異点を検出することによっ
て、ダイクラックの発生をリアルタイムで検知できた。
により得られた記録チャートの一例を示す。図１（ｂ）
を参照して、引上げ機構７が駆動され半導体装置１に荷
重の印加が開始された距離Ｌ0 の点から引上げ距離にほ
ぼ比例して、半導体装置１への荷重Ｗが増加されて行
き、或る荷重Ｗ0 で曲線の勾配が急激に負に転じる。そ
の後、曲線の勾配が再度正に変り、荷重はまた引上げ距
離にほぼ比例して増加して行く。発明者が調査した結
果、荷重Ｗ0 の特異点で半導体装置１中のチップに確実
にダイクラックが生じていることが判明した。この特異
点は、ダイクラックが生じた瞬間の波動が、荷重センサ
８によって検出され、記録チャート上に現れたものと推
測される。このようにして特異点を検出することによっ
て、ダイクラックの発生をリアルタイムで検知できた。
【００１５】本実施の形態の試験方法は、半導体装置中
のチップに確実にダイクラックを発生せしめる破壊試験
である。しかも、そのダイクラックの発生をリアルタイ
ムで検知できるので、そのダイクラックを発生させる荷
重Ｗ0 のデータを容易に大量に収集できる。そして、こ
の荷重Ｗ0 に関する豊富なデータをもとに、様々な種類
の半導体装置におけるダイクラックの起り易さを評価す
ることができる。
のチップに確実にダイクラックを発生せしめる破壊試験
である。しかも、そのダイクラックの発生をリアルタイ
ムで検知できるので、そのダイクラックを発生させる荷
重Ｗ0 のデータを容易に大量に収集できる。そして、こ
の荷重Ｗ0 に関する豊富なデータをもとに、様々な種類
の半導体装置におけるダイクラックの起り易さを評価す
ることができる。
【００１６】更に、本実施の形態では、ダイクラック発
生のリアルタイム検知に用いられる引張り荷重治具３に
よって、供試半導体装置１に垂直方向の力を加えてい
る。従って、単に熱だけを加える従来のシミュレーショ
ンに比べて、実際のはんだ付け実装の際に、半導体装置
と実装用基板との間の熱膨張率差によって生じる応力ス
トレスを、より現実に近い状態でシミュレートしている
と言える。
生のリアルタイム検知に用いられる引張り荷重治具３に
よって、供試半導体装置１に垂直方向の力を加えてい
る。従って、単に熱だけを加える従来のシミュレーショ
ンに比べて、実際のはんだ付け実装の際に、半導体装置
と実装用基板との間の熱膨張率差によって生じる応力ス
トレスを、より現実に近い状態でシミュレートしている
と言える。
【００１７】
【発明の効果】以上説明したように、本発明では、供試
半導体装置を二点支持方式で支持し、加熱した状態で半
導体装置の二つの支持点間に荷重を加え、荷重の大きさ
と半導体装置の変形量とを記録し、荷重ー変形量特性曲
線の特異点を検出する。
半導体装置を二点支持方式で支持し、加熱した状態で半
導体装置の二つの支持点間に荷重を加え、荷重の大きさ
と半導体装置の変形量とを記録し、荷重ー変形量特性曲
線の特異点を検出する。
【００１８】これにより本発明によれば、半導体装置中
のチップに確実にダイクラックを発生せしめる破壊試験
を提供できる。しかも、半導体装置中のダイクラックの
発生をリアルタイムで検知可能になるので、ダイクラッ
クを発生させる荷重のデータを容易に大量に収集できる
ようになる。この豊富なデータはデータの信頼性を高
め、様々な種類の半導体装置におけるダイクラックの起
り易さの評価を可能にする。
のチップに確実にダイクラックを発生せしめる破壊試験
を提供できる。しかも、半導体装置中のダイクラックの
発生をリアルタイムで検知可能になるので、ダイクラッ
クを発生させる荷重のデータを容易に大量に収集できる
ようになる。この豊富なデータはデータの信頼性を高
め、様々な種類の半導体装置におけるダイクラックの起
り易さの評価を可能にする。
【００１９】又、本発明では、ダイクラック発生のリア
ルタイム検知に用いられる手段が同時に、供試半導体装
置に対して垂直方向の力を加える手段ともなっている。
これにより本発明によれば、単に熱だけを加える従来の
シミュレーションに比べて、実際のはんだ付け実装の際
に半導体装置と実装用基板との間の熱膨張率差によって
生じる応力ストレスを、より現実に近い状態でシミュレ
ートできる。
ルタイム検知に用いられる手段が同時に、供試半導体装
置に対して垂直方向の力を加える手段ともなっている。
これにより本発明によれば、単に熱だけを加える従来の
シミュレーションに比べて、実際のはんだ付け実装の際
に半導体装置と実装用基板との間の熱膨張率差によって
生じる応力ストレスを、より現実に近い状態でシミュレ
ートできる。
【図１】本発明の一実施の形態に用いた試験装置の模式
図および、レコーダにより得られる荷重ー変形量特性曲
線の一例を示す図である。
図および、レコーダにより得られる荷重ー変形量特性曲
線の一例を示す図である。
【図２】封止、外装前のチップの機械的強度を試験する
方法を示す図である。
方法を示す図である。
【図３】封止外装後の半導体装置におけるパッケージク
ラックを検出する方法を示す図である。
ラックを検出する方法を示す図である。
１ 半導体装置 ２ 固定治具 ３ 引張り荷重治具 ４ ヒータ ５ 熱電対 ６ 温調装置 ７ 引上げ機構 ８ 荷重センサ ９ レコーダ １１ チップ １２ 試験台 １３ 加熱装置 １４ マイクロフォン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 G01N 3/00 - 3/62 H01L 21/66
Claims (4)
- 【請求項１】 チップをプラスチックモールドで封止、
外装した構造の半導体装置における前記チップに発生す
るクラックの生じ易さを、熱と機械的な外力とを同時に
加えながら試験する半導体装置の試験方法において、供試半導体装置に垂直方向の外力を加え、その加えた外
力の大きさを少なくとも前記供試半導体装置内のチップ
にクラックが生じるまで漸次増大させて行き、前記供試
半導体装置内のチップにクラックが発生した時点での外
力の大きさを定量化する ことを特徴とする半導体装置の
試験方法。 - 【請求項２】 請求項１記載の半導体装置の試験方法に
おいて、 前記供試半導体装置をその封止外装用プラスチックモー
ルド材のガラス転移温度以上に加熱することを特徴とす
る半導体装置の試験方法。 - 【請求項３】 請求項１又は請求項２記載の半導体装置
の試験方法において、 前記供試半導体装置に加えた垂直方向の外力を漸次増大
させて行くとき、供試半導体装置に加えた外力の大きさ
と供試半導体装置の変形量との関係を示す特性曲線を求
め、その特性曲線上の特異点をもって供試半導体装置内
のチップにクラックが生じた点と判定することを特徴と
する半導体装置の試験方法。 - 【請求項４】 プラスチックモールドで封止、外装され
た供試半導体装置を二点支持方式で支持する手段と、 前記支持された供試半導体装置をその封止外装用プラス
チックモールド材のガラス転移温度以上に加熱する手段
と、 前記加熱された供試半導体装置の前記支持された二点間
に荷重を加え、増大させて行く手段と、 供試半導体装置に加えた荷重の大きさと供試半導体装置
の変形量とを時間をパラメータとして連続的に記録する
手段とを少なくとも備える半導体装置の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8046438A JP3012513B2 (ja) | 1996-03-04 | 1996-03-04 | 半導体装置の試験方法及び試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8046438A JP3012513B2 (ja) | 1996-03-04 | 1996-03-04 | 半導体装置の試験方法及び試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09243702A JPH09243702A (ja) | 1997-09-19 |
| JP3012513B2 true JP3012513B2 (ja) | 2000-02-21 |
Family
ID=12747174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8046438A Expired - Fee Related JP3012513B2 (ja) | 1996-03-04 | 1996-03-04 | 半導体装置の試験方法及び試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012513B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108489821A (zh) * | 2018-02-28 | 2018-09-04 | 中国空间技术研究院 | 一种用于轴向引线抗拉试验的装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101833061B (zh) * | 2010-06-06 | 2011-12-14 | 工业和信息化部电子第五研究所 | 玻璃壳二极管轴向引线抗拉强度试验的方法和装置 |
| CN101949799B (zh) * | 2010-08-17 | 2013-01-02 | 徐州整流汽车元件有限公司 | 汽车发电机用整流二极管接触拉力测试台 |
| FR3079658B1 (fr) | 2018-03-28 | 2021-12-17 | Soitec Silicon On Insulator | Procede de detection de la fracture d'un substrat fragilise par implantation d'especes atomiques |
| JP7134567B2 (ja) * | 2018-09-28 | 2022-09-12 | 株式会社ディスコ | 破壊試験装置、及び破片回収方法 |
| AU2019285660B2 (en) * | 2019-05-08 | 2021-02-25 | China University Of Mining And Technology, Beijing | Transparent constraint apparatus for normal deformation of planar model |
-
1996
- 1996-03-04 JP JP8046438A patent/JP3012513B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108489821A (zh) * | 2018-02-28 | 2018-09-04 | 中国空间技术研究院 | 一种用于轴向引线抗拉试验的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09243702A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100288012A1 (en) | Apparatus for testing bonding strength of electrical connections and frictionless calibration device for the same | |
| JPH04226046A (ja) | 電子チップの非破壊電気検査方法 | |
| JP2004037444A (ja) | 引張試験を実施するための装置 | |
| JP3012513B2 (ja) | 半導体装置の試験方法及び試験装置 | |
| Pecht et al. | In-situ measurements of surface mount IC package deformations during reflow soldering | |
| US4287766A (en) | Inspection of solder joints by acoustic impedance | |
| JPH10261678A (ja) | 製品の耐熱性を試験する試験装置および方法 | |
| JP5097023B2 (ja) | 複合環境試験方法、故障検出方法、故障検出プログラム、および故障検出プログラムを記録した記録媒体 | |
| Mayer et al. | In situ ultrasonic stress measurements during ball bonding using integrated piezoresistive microsensors | |
| JP2003152033A (ja) | ボンディングした接続をテストする方法及びワイヤボンダー | |
| US4944447A (en) | Bonding verification process incorporating test patterns | |
| JP2000202644A (ja) | 超音波溶接の良否判別方法 | |
| Silomon et al. | Micromechanical BEoL robustness evaluation methods enabling loading condition customization and acoustic emission damage monitoring | |
| US6956390B1 (en) | Method and apparatus for verifying temperature during integrated circuit thermal testing | |
| Khatibi et al. | A novel approach for evaluation of material interfaces in electronics | |
| JP2748863B2 (ja) | Ｉｃパッケージ評価システム | |
| DerMarderosian et al. | The Effects of Entrapped Bubbles in Solder Used for the Attachment of Leadless Ceramic Chip Carriers | |
| Pecht et al. | Development of an alternative wire bond test technique | |
| JPH03245600A (ja) | プリント基板の検査方法および検査装置 | |
| Kovtun et al. | 5.1. Acoustic emission diagnostics of solder joints on printed circuit boards | |
| Ling et al. | Real-time quality evaluation of wire bonding using input impedance | |
| JP2003023039A (ja) | ボンディングダメージの計測方法 | |
| EP0055125A1 (en) | Apparatus for generating acoustic waves | |
| JP2888335B2 (ja) | ワイヤボンディング装置およびワイヤボンディング方法 | |
| JPH04128664A (ja) | 加熱試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991116 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |