JP3006495B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3006495B2 JP3006495B2 JP8168392A JP16839296A JP3006495B2 JP 3006495 B2 JP3006495 B2 JP 3006495B2 JP 8168392 A JP8168392 A JP 8168392A JP 16839296 A JP16839296 A JP 16839296A JP 3006495 B2 JP3006495 B2 JP 3006495B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- silicon
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及び製造
方法に関し、特に、光透過窓を有する半導体装置及びそ
の製造方法に関する。
方法に関し、特に、光透過窓を有する半導体装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】光透過窓を有する半導体装置として、固
体撮像装置について、その従来技術の構造および製造方
法について説明する。
体撮像装置について、その従来技術の構造および製造方
法について説明する。
【０００３】従来の固体撮像装置について、その製造工
程の処理フローを図７に示し、固体撮像装置の構成を断
面図にて図８に示す。
程の処理フローを図７に示し、固体撮像装置の構成を断
面図にて図８に示す。
【０００４】図７及び図８を参照して、まず、ウェハプ
ロセスにおいて、シリコンウェハ上に受光部領域や転送
領域等を形成したチップを複数個形成する（ステップＳ
７１）。
ロセスにおいて、シリコンウェハ上に受光部領域や転送
領域等を形成したチップを複数個形成する（ステップＳ
７１）。
【０００５】次に、ダイシング工程（ステップＳ７２）
において、ウェハを１チップ単位に分断し、そのチップ
１０１を、マウント工程（ステップＳ７３）にて、ケー
ス１１０のマウント面に接着材（マウント材）１０５を
介して接着する。
において、ウェハを１チップ単位に分断し、そのチップ
１０１を、マウント工程（ステップＳ７３）にて、ケー
ス１１０のマウント面に接着材（マウント材）１０５を
介して接着する。
【０００６】次に、ボンディング工程（ステップＳ７
４）において、チップ１０１上のパッドとケース１１０
の所定の内部リードとを金やアルミあるいは銅合金から
なるボンディングワイヤー１０７により接続する。
４）において、チップ１０１上のパッドとケース１１０
の所定の内部リードとを金やアルミあるいは銅合金から
なるボンディングワイヤー１０７により接続する。
【０００７】その後、ケース１１０のチップ上面部にガ
ラスや透明樹脂を用いた透明キャップ１０２を接着剤１
１０で接着し（ステップＳ７５）、チップ１０１をケー
ス内に封止する（ステップＳ７６）。
ラスや透明樹脂を用いた透明キャップ１０２を接着剤１
１０で接着し（ステップＳ７５）、チップ１０１をケー
ス内に封止する（ステップＳ７６）。
【０００８】この従来の固体撮像装置の構造及び製造方
法では、ダイシング工程でのウェハのダイシングクズ
や、マウント工程におけるチップ側面、裏面などから発
生するチップクズやマウント材、およびボンディングワ
イヤーのカスなどの微細なゴミが固体撮像素子の受光部
に乗り、この結果、光学的特性の欠陥を引き起こすこと
になる。
法では、ダイシング工程でのウェハのダイシングクズ
や、マウント工程におけるチップ側面、裏面などから発
生するチップクズやマウント材、およびボンディングワ
イヤーのカスなどの微細なゴミが固体撮像素子の受光部
に乗り、この結果、光学的特性の欠陥を引き起こすこと
になる。
【０００９】また、ケース内が中空であるため、チップ
上のゴミが移動する場合は、固体撮像素子の受光部にこ
のゴミが乗るか否かで、光学的特性が変化するため、固
体撮像装置の検査が非常に難しい。
上のゴミが移動する場合は、固体撮像素子の受光部にこ
のゴミが乗るか否かで、光学的特性が変化するため、固
体撮像装置の検査が非常に難しい。
【００１０】図８に示した従来の固体撮像装置に対し
て、小型化、及び低コスト化に有利である別の従来の固
体撮像装置の構成を断面図にて図９に示す。
て、小型化、及び低コスト化に有利である別の従来の固
体撮像装置の構成を断面図にて図９に示す。
【００１１】図９を参照すると、チップ１０１は、接着
剤１０５を介してプリント板１１２に接着し、裏打ち板
１１４及び封止用枠１１３が取り付けられる。次に、封
止用枠１１３の内側に透明樹脂１１５を充填し、この上
面に外部からの接触を保護するためガラスなどの透明キ
ャップ１０２を接着する。
剤１０５を介してプリント板１１２に接着し、裏打ち板
１１４及び封止用枠１１３が取り付けられる。次に、封
止用枠１１３の内側に透明樹脂１１５を充填し、この上
面に外部からの接触を保護するためガラスなどの透明キ
ャップ１０２を接着する。
【００１２】この固体撮像装置においては、チップ１０
１を透明樹脂で充填するため、移動性のゴミがなくな
る。
１を透明樹脂で充填するため、移動性のゴミがなくな
る。
【００１３】さらに、別の従来技術として、リードフレ
ームに接着されたチップとリードとをボンディングワイ
ヤーで配線し、これを型に入れて透明樹脂で封止するモ
ールドパッケージも提案されているが、これら透明樹脂
は、充填時に微少な気泡が混入していると、熱膨張によ
り、上述したチップ上の付着物と同様に、光学的欠陥と
なってしまう。
ームに接着されたチップとリードとをボンディングワイ
ヤーで配線し、これを型に入れて透明樹脂で封止するモ
ールドパッケージも提案されているが、これら透明樹脂
は、充填時に微少な気泡が混入していると、熱膨張によ
り、上述したチップ上の付着物と同様に、光学的欠陥と
なってしまう。
【００１４】このような欠陥は、製造上の歩留低下を起
こし、製造コストを上げる要因となっていた。
こし、製造コストを上げる要因となっていた。
【００１５】そこで、プリント板に固体撮像素子チップ
を直接搭載し、チップ上の付着物による光学的特性不良
の発生を防ぐことを図った例として、例えば特開平４−
１１４４５６号公報には、図１０に示すような構成が提
案されている。
を直接搭載し、チップ上の付着物による光学的特性不良
の発生を防ぐことを図った例として、例えば特開平４−
１１４４５６号公報には、図１０に示すような構成が提
案されている。
【００１６】この製造方法は、固体撮像素子チップ１０
１を接着材１０５を介してプリント板１１２に接着し、
チップ１０１上のパッドとプリント板１１２の所定の配
線とボンディングワイヤー１０７により、接続する。そ
の後、チップ上面部にガラス板を用いた透明キャップ１
０２を透明接着剤１１６で接着し、固体撮像素子チップ
１０１の周囲を封止樹脂１１７で封止する。
１を接着材１０５を介してプリント板１１２に接着し、
チップ１０１上のパッドとプリント板１１２の所定の配
線とボンディングワイヤー１０７により、接続する。そ
の後、チップ上面部にガラス板を用いた透明キャップ１
０２を透明接着剤１１６で接着し、固体撮像素子チップ
１０１の周囲を封止樹脂１１７で封止する。
【００１７】この製造方法による固体撮像装置では、光
はガラス板を透過してチップの受光部に直接入射し、封
止樹脂を通過しない。また、透明封止樹脂を使用してい
ないため、封止樹脂に含まれている微少なゴミや気泡に
よって入射光が影響を受けることは全くない。
はガラス板を透過してチップの受光部に直接入射し、封
止樹脂を通過しない。また、透明封止樹脂を使用してい
ないため、封止樹脂に含まれている微少なゴミや気泡に
よって入射光が影響を受けることは全くない。
【００１８】しかし、この製造方法でも、チップ上面部
にガラス板を用いた透明キャップを接着剤で接着するま
でに、固体撮像系チップ上に製造工程中に発生した微細
なゴミがチップ上に付着し、光学的特性の欠陥を引き起
こす。
にガラス板を用いた透明キャップを接着剤で接着するま
でに、固体撮像系チップ上に製造工程中に発生した微細
なゴミがチップ上に付着し、光学的特性の欠陥を引き起
こす。
【００１９】また、チップ上の受光部の所定の位置に透
明キャップを接着することは、図８に示した従来例に示
すような、ケースに透明キャップを接着し、封止する時
よりも接着精度が要求され、製造工数がかかり、かつ、
キャップ単体での光学的な研磨と異物検査とが必要とな
り、その結果、高価なものとなってしまう。
明キャップを接着することは、図８に示した従来例に示
すような、ケースに透明キャップを接着し、封止する時
よりも接着精度が要求され、製造工数がかかり、かつ、
キャップ単体での光学的な研磨と異物検査とが必要とな
り、その結果、高価なものとなってしまう。
【００２０】
【発明が解決しようとする課題】上記したように、従来
の光透過窓を有する半導体装置では、製造方法として、
ダイシング工程以降にチップをケースまたはプリント板
に接着し、チップ上に透明キャップを接着しているが、
チップ上を封止するまでに、ダイシング工程以降に発生
する工程内のチップ上への付着物や、半導体装置のケー
ス内のチップ上への付着物により光学的特性不良を発生
し、著しく歩留を低下させていた。
の光透過窓を有する半導体装置では、製造方法として、
ダイシング工程以降にチップをケースまたはプリント板
に接着し、チップ上に透明キャップを接着しているが、
チップ上を封止するまでに、ダイシング工程以降に発生
する工程内のチップ上への付着物や、半導体装置のケー
ス内のチップ上への付着物により光学的特性不良を発生
し、著しく歩留を低下させていた。
【００２１】また、従来のチップ上保護膜であるパッシ
ベーション膜では、通常１μｍ程度の膜厚で硬度は例え
ばＳＨＯＲＥ Ａ ２０〜３０とされ、半導体装置の外
装として、外部からの接触に対し、チップ上につくキズ
を保護できない。
ベーション膜では、通常１μｍ程度の膜厚で硬度は例え
ばＳＨＯＲＥ Ａ ２０〜３０とされ、半導体装置の外
装として、外部からの接触に対し、チップ上につくキズ
を保護できない。
【００２２】このため、チップ上を外部から保護し、光
学的特性を満足させるため、チップ上に高価なガラス板
を接着するか、あるいはチップ上面に透明樹脂で被い、
その上にガラスを接着するか、あるいは透明樹脂の上面
を平坦に形成することが必要とされている。
学的特性を満足させるため、チップ上に高価なガラス板
を接着するか、あるいはチップ上面に透明樹脂で被い、
その上にガラスを接着するか、あるいは透明樹脂の上面
を平坦に形成することが必要とされている。
【００２３】しかしながら、これら透明樹脂は、充填時
に、微少な気泡が混入していると、熱膨張により、チッ
プ上の付着物と同様に、光学的欠陥となってしまい、歩
留まりを低下させるという問題点を有している。
に、微少な気泡が混入していると、熱膨張により、チッ
プ上の付着物と同様に、光学的欠陥となってしまい、歩
留まりを低下させるという問題点を有している。
【００２４】また、従来の透明キャップは、高価なガラ
スを使用すると、接着工数ばかりではなく、製造コスト
を上昇を招いていた。
スを使用すると、接着工数ばかりではなく、製造コスト
を上昇を招いていた。
【００２５】従って、本発明は、上記事情に鑑みてなさ
れたものであって、その目的は、上記した従来技術の問
題点を解消すると共に、製造コストを低減し、かつ製造
が容易で、且つ薄型化をされた、光透過窓を有する半導
体装置およびその製造方法を提供することにある。
れたものであって、その目的は、上記した従来技術の問
題点を解消すると共に、製造コストを低減し、かつ製造
が容易で、且つ薄型化をされた、光透過窓を有する半導
体装置およびその製造方法を提供することにある。
【００２６】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体装置は、光透過窓を有する半導
体装置において、半導体チップ表面のボンディングパッ
ド領域と前記半導体チップ表面のスクライブ線領域以外
の領域がシリコンよりなる接着膜で覆われた半導体チッ
プの受光部を避けて樹脂封止してなる、こと特徴とす
る。
め、本発明に係る半導体装置は、光透過窓を有する半導
体装置において、半導体チップ表面のボンディングパッ
ド領域と前記半導体チップ表面のスクライブ線領域以外
の領域がシリコンよりなる接着膜で覆われた半導体チッ
プの受光部を避けて樹脂封止してなる、こと特徴とす
る。
【００２７】また、本発明に係る半導体装置の製造方法
は、ウェハ製造工程において、ウェハ表面にシリコンか
らなる接着膜を接着した後に、ボンディングパッド及び
スクライブ線領域上にある前記シリコンよりなる接着膜
を取り除き、ダイシング及び組立を行った後、半導体チ
ップの受光部を避けて樹脂封止する、ことを特徴とす
る。
は、ウェハ製造工程において、ウェハ表面にシリコンか
らなる接着膜を接着した後に、ボンディングパッド及び
スクライブ線領域上にある前記シリコンよりなる接着膜
を取り除き、ダイシング及び組立を行った後、半導体チ
ップの受光部を避けて樹脂封止する、ことを特徴とす
る。
【００２８】
【発明の実施の形態】本発明の実施の形態について、製
造工程順に半導体装置の断面を示した図２を参照して説
明する。本発明の実施の形態においては、受光部を形成
したウェハ（図２の１）上にシリコンの接着膜を接着し
て透明キャップ（図２の２）を形成し、パッド（図２の
３、「ボンディングパッド」ともいう）およびスクライ
ブ線（図２の４）領域上にあるシリコンを取り除き、次
にダイシングし、分断されたチップ（図２の１ａ）を、
リードフレーム（図２の６）に接着剤（図２の５）を介
してマウントし（図２（ｄ）参照）、チップ上のパッド
（図２の３）とリードフレーム（図２の６）の所定の内
部リードとを、ボンディングワイヤー（図２の７）によ
り接続する。
造工程順に半導体装置の断面を示した図２を参照して説
明する。本発明の実施の形態においては、受光部を形成
したウェハ（図２の１）上にシリコンの接着膜を接着し
て透明キャップ（図２の２）を形成し、パッド（図２の
３、「ボンディングパッド」ともいう）およびスクライ
ブ線（図２の４）領域上にあるシリコンを取り除き、次
にダイシングし、分断されたチップ（図２の１ａ）を、
リードフレーム（図２の６）に接着剤（図２の５）を介
してマウントし（図２（ｄ）参照）、チップ上のパッド
（図２の３）とリードフレーム（図２の６）の所定の内
部リードとを、ボンディングワイヤー（図２の７）によ
り接続する。
【００２９】その後、受光部を避けて封止樹脂（図２の
８）により封止して、光透過窓を有する半導体装置が製
造される（図２（ｆ）参照）。
８）により封止して、光透過窓を有する半導体装置が製
造される（図２（ｆ）参照）。
【００３０】このように、本発明の実施の形態において
は、ダイシング工程前にチップ上に透明キャップを形成
するため、ダイシング後に発生するチップの受光部上の
付着物を防ぐことができる。上記した本発明の実施の形
態について更に具体的に説明すべく、本発明の実施例を
図面を参照して以下に説明する。
は、ダイシング工程前にチップ上に透明キャップを形成
するため、ダイシング後に発生するチップの受光部上の
付着物を防ぐことができる。上記した本発明の実施の形
態について更に具体的に説明すべく、本発明の実施例を
図面を参照して以下に説明する。
【００３１】
【実施例】図１は、本発明の一実施例に係る光透過窓を
有する半導体装置の、具体的な例として、固体撮像装置
の製造工程の処理フローを示す図である。図２は、本発
明の一実施例に係る製造方法を説明するための図であ
り、製造工程順に固体撮像装置の断面を示した図であ
る。
有する半導体装置の、具体的な例として、固体撮像装置
の製造工程の処理フローを示す図である。図２は、本発
明の一実施例に係る製造方法を説明するための図であ
り、製造工程順に固体撮像装置の断面を示した図であ
る。
【００３２】まず、ウェハプロセス（ステップＳ１１）
において、シリコンウェハ上に受光部領域や転送領域等
を形成したチップを複数個形成する（図２（ａ）参
照）。
において、シリコンウェハ上に受光部領域や転送領域等
を形成したチップを複数個形成する（図２（ａ）参
照）。
【００３３】次に、ウェハ１全面にシリコンを塗布し、
透明キャップ２を形成する（ステップＳ１２、図２
（ｂ）参照）。
透明キャップ２を形成する（ステップＳ１２、図２
（ｂ）参照）。
【００３４】本実施例において、塗布方法としては、ス
テップＳ１１のウェハプロセスで、例えば、シリコンＫ
ＪＲ−６３０を用い、スピンコートにて厚さ数μｍ塗布
し１５０℃、１時間で硬化させる。この透明キャップ２
は、可視光領域での透過率が９０〜９４％とされ、ほぼ
一定の分光特性を持ち、またチップ１ａを外部のゴミや
キズなどから保護し、耐湿性、防水性に優れている。
テップＳ１１のウェハプロセスで、例えば、シリコンＫ
ＪＲ−６３０を用い、スピンコートにて厚さ数μｍ塗布
し１５０℃、１時間で硬化させる。この透明キャップ２
は、可視光領域での透過率が９０〜９４％とされ、ほぼ
一定の分光特性を持ち、またチップ１ａを外部のゴミや
キズなどから保護し、耐湿性、防水性に優れている。
【００３５】また、従来のチップ上保護膜であるパッシ
ベーション膜では、通常１μｍ程度の膜厚であり硬度は
ＳＨＯＲＥ Ａ ２０〜３０であるのに対し、本実施例
においては、透明キャップ２のシリコンは硬度ＳＨＯＲ
Ｅ Ｄ ８０とされ、半導体装置として、外部からの保
護に十分適している。
ベーション膜では、通常１μｍ程度の膜厚であり硬度は
ＳＨＯＲＥ Ａ ２０〜３０であるのに対し、本実施例
においては、透明キャップ２のシリコンは硬度ＳＨＯＲ
Ｅ Ｄ ８０とされ、半導体装置として、外部からの保
護に十分適している。
【００３６】これらシリコンは、数μｍの異物を除去す
るため、好ましくは、予め蒸留またはフィルタリングさ
れたものを用いて、数μｍから数十μｍの光学的欠陥を
防ぐ。
るため、好ましくは、予め蒸留またはフィルタリングさ
れたものを用いて、数μｍから数十μｍの光学的欠陥を
防ぐ。
【００３７】次に、フォトレジストをウェハ全面に塗布
して、写真製版によってパターニングし、フォトレジス
トをマスクとして、パッド３とスクライブ線４の部分の
透明キャップ形成層を溶剤、例えばフェノール類、アシ
ン類、塩化ベンゼンなど（商品名、ウルソルベプラス、
ＯＭＲ剥離剤等）によりエッチングし、取り除く（ステ
ップＳ１３、図２（ｃ）参照）。
して、写真製版によってパターニングし、フォトレジス
トをマスクとして、パッド３とスクライブ線４の部分の
透明キャップ形成層を溶剤、例えばフェノール類、アシ
ン類、塩化ベンゼンなど（商品名、ウルソルベプラス、
ＯＭＲ剥離剤等）によりエッチングし、取り除く（ステ
ップＳ１３、図２（ｃ）参照）。
【００３８】以下は、従来技術と同様に、ダイシング工
程（ステップＳ１４）において、ウェハを１チップ単位
に分断する。この時、スクライブ線４に面し、硬化され
た透明キャップ（シリコン）２′（図２（ｄ）参照）と
接触しないように、ダイシングのブレードの刃に数μｍ
から数十μｍのマージンを持たせておくように設計およ
び製造することが好ましい。
程（ステップＳ１４）において、ウェハを１チップ単位
に分断する。この時、スクライブ線４に面し、硬化され
た透明キャップ（シリコン）２′（図２（ｄ）参照）と
接触しないように、ダイシングのブレードの刃に数μｍ
から数十μｍのマージンを持たせておくように設計およ
び製造することが好ましい。
【００３９】図３（ａ）、及び図３（ｂ）は１次元ライ
ンセンサで、図３（ｃ）、及び図３（ｄ）は２次元エリ
アセンサの固体撮像装置における、チップ１ａ上の受光
部を被う透明キャップの領域の製造例をそれぞれ示した
図である。
ンセンサで、図３（ｃ）、及び図３（ｄ）は２次元エリ
アセンサの固体撮像装置における、チップ１ａ上の受光
部を被う透明キャップの領域の製造例をそれぞれ示した
図である。
【００４０】図３（ａ）、及び図３（ｃ）においては、
透明キャップ２をパッド３上で取り除き、チップ１ａ上
の受光部に形成した例であり、これに対して、図３
（ｂ）、図３（ｄ）の場合は、透明ギャップ２をパッド
３周辺からスクライブ線４領域までを取り除いて、チッ
プ１ａ上の受光部に形成した例であり、透明キャップ２
の形成領域が単純な長方形パターンであるので、形成が
容易である。
透明キャップ２をパッド３上で取り除き、チップ１ａ上
の受光部に形成した例であり、これに対して、図３
（ｂ）、図３（ｄ）の場合は、透明ギャップ２をパッド
３周辺からスクライブ線４領域までを取り除いて、チッ
プ１ａ上の受光部に形成した例であり、透明キャップ２
の形成領域が単純な長方形パターンであるので、形成が
容易である。
【００４１】再び図１及び図２を参照して、次に、マウ
ント工程（ステップＳ１５）にて、チップ１ａをリード
フレーム６のマウント面に接着材（マウント材）５を介
して接着する。次に、ボンディング工程（ステップＳ１
６）において、チップ１ａ上のパッド３とリードフレー
ム６の所定のリードとをボンディングワイヤー７によ
り、接続する（図２（ｅ）参照）。
ント工程（ステップＳ１５）にて、チップ１ａをリード
フレーム６のマウント面に接着材（マウント材）５を介
して接着する。次に、ボンディング工程（ステップＳ１
６）において、チップ１ａ上のパッド３とリードフレー
ム６の所定のリードとをボンディングワイヤー７によ
り、接続する（図２（ｅ）参照）。
【００４２】その後、チップ１ａ上の受光部を除く部分
に封止樹脂８により封止し（ステップＳ１７）、リード
フレーム６を切断し、リード６ａを形成する（ステップ
Ｓ１８、図２（ｆ）参照）。この半導体装置の封止樹脂
８としては、例えば硬度ＳＨＯＲＥ Ｄ ９２〜９３を
使用する。
に封止樹脂８により封止し（ステップＳ１７）、リード
フレーム６を切断し、リード６ａを形成する（ステップ
Ｓ１８、図２（ｆ）参照）。この半導体装置の封止樹脂
８としては、例えば硬度ＳＨＯＲＥ Ｄ ９２〜９３を
使用する。
【００４３】本実施例に係る製造方法では、ダイシング
工程前に、チップ上に透明キャップを形成するため、従
来技術で問題とされていた、ウェハダイシング工程にお
けるウェハのダイシングクズ、マウント工程におけるチ
ップ側面、裏面などから発生するチップクズや、マウン
ト材およびボンディングワイヤのカスなどの微細なゴミ
が、固体撮像素子の受光部に乗ることはなく、光学的特
性の欠陥の発生を確実に防ぐことができる。
工程前に、チップ上に透明キャップを形成するため、従
来技術で問題とされていた、ウェハダイシング工程にお
けるウェハのダイシングクズ、マウント工程におけるチ
ップ側面、裏面などから発生するチップクズや、マウン
ト材およびボンディングワイヤのカスなどの微細なゴミ
が、固体撮像素子の受光部に乗ることはなく、光学的特
性の欠陥の発生を確実に防ぐことができる。
【００４４】また、本実施例における透明キャップは、
ウェハプロセスにて形成できるため、上記した従来技術
のキャップ接着とは異なり、製造容易で、かつ薄型化を
実現する導体装置を製造することができる。
ウェハプロセスにて形成できるため、上記した従来技術
のキャップ接着とは異なり、製造容易で、かつ薄型化を
実現する導体装置を製造することができる。
【００４５】以上のように、本実施例によれば、製造上
の歩留りを安定化させ、製造コストを下げることができ
る。
の歩留りを安定化させ、製造コストを下げることができ
る。
【００４６】以上実施例について説明したが、本発明は
上記実施例に限定されるものではなく、各種の変更が可
能である。以下に本発明の実施例の変形を説明する。
上記実施例に限定されるものではなく、各種の変更が可
能である。以下に本発明の実施例の変形を説明する。
【００４７】例えば、図４には、本発明の実施例の変形
として、図３（ｂ）、図３（ｄ）に示したように、透明
キャップ２を、パッド３周辺からスクライブ線４領域ま
で取り除いて、チップ１ａ上の受光部に形成した場合に
おいて、封止樹脂８で封止し、表面実装型のリード６ａ
を形成した固体撮像装置を示す。
として、図３（ｂ）、図３（ｄ）に示したように、透明
キャップ２を、パッド３周辺からスクライブ線４領域ま
で取り除いて、チップ１ａ上の受光部に形成した場合に
おいて、封止樹脂８で封止し、表面実装型のリード６ａ
を形成した固体撮像装置を示す。
【００４８】また、半導体装置の耐久性をさらに向上さ
せるためには、透明キャップ２のシリコンのコーティン
グを例えば厚さ数十μｍに形成する。
せるためには、透明キャップ２のシリコンのコーティン
グを例えば厚さ数十μｍに形成する。
【００４９】この場合、スピンコートを数回行うか、あ
るいは図５に示すように、スクリーン印刷によりコーテ
ィングする。
るいは図５に示すように、スクリーン印刷によりコーテ
ィングする。
【００５０】図５（ａ）、及び図５（ｂ）を参照して、
ウェハ１上面より透明キャップ２をパターニングするス
クリーンマスク９を乗せ、シリコンを塗布する。
ウェハ１上面より透明キャップ２をパターニングするス
クリーンマスク９を乗せ、シリコンを塗布する。
【００５１】その後、スクリーンマスク９をはずし、透
明キャップ２を形成する（図５（ｃ）参照）。
明キャップ２を形成する（図５（ｃ）参照）。
【００５２】スクリーン印刷の場合、スクリーンマスク
９をはずす時にシリコンがウェハ外周に流れないよう
に、予めシリコンに増粘剤を入れ、例えば１５０℃、１
時間で硬化させる。この増粘剤は量が多いほど、ウェハ
１上に乗せたシリコンはウェハ外周に流れにくくなる
が、透明キャップ２としての透過率が減少するため、こ
の製造方法では、透過率とのトレードオフとなる。ま
た、その後の工程において、パッドやスクライブ線の取
り除く方法は、上述したような実施例の方法に従って行
われる。
９をはずす時にシリコンがウェハ外周に流れないよう
に、予めシリコンに増粘剤を入れ、例えば１５０℃、１
時間で硬化させる。この増粘剤は量が多いほど、ウェハ
１上に乗せたシリコンはウェハ外周に流れにくくなる
が、透明キャップ２としての透過率が減少するため、こ
の製造方法では、透過率とのトレードオフとなる。ま
た、その後の工程において、パッドやスクライブ線の取
り除く方法は、上述したような実施例の方法に従って行
われる。
【００５３】また、チップの厚さと、この透明キャップ
２のシリコンの硬度のバランスによってウェハ１にクラ
ックが入る場合には、図６に示すように、ウェハ１と、
透明キャップ２となるシリコンと、の間に緩衝膜とし
て、硬度の低い透明キャップとなるシリコン２ａ、例え
ばＫＪＲ−９０３８（ＳＨＯＲＥ Ａ ２０）やＪＣＲ
−６１１０（ＳＨＯＲＥ Ａ ０）などを約数μｍ塗布
することによって、ウェハの割れを防ぐことができる。
２のシリコンの硬度のバランスによってウェハ１にクラ
ックが入る場合には、図６に示すように、ウェハ１と、
透明キャップ２となるシリコンと、の間に緩衝膜とし
て、硬度の低い透明キャップとなるシリコン２ａ、例え
ばＫＪＲ−９０３８（ＳＨＯＲＥ Ａ ２０）やＪＣＲ
−６１１０（ＳＨＯＲＥ Ａ ０）などを約数μｍ塗布
することによって、ウェハの割れを防ぐことができる。
【００５４】
【発明の効果】以上説明したように、本発明による光透
過窓を有する半導体装置および製造方法によれば、ダイ
シング前にシリコンの透明キャップをウェハ全面にコー
ティングするため、ダイシング工程以降に発生する工程
内のチップ上への付着物や半導体装置内のチップ上への
付着物を防ぐことにより、光学的特性の劣化を防ぐこと
ができるという効果を奏する。
過窓を有する半導体装置および製造方法によれば、ダイ
シング前にシリコンの透明キャップをウェハ全面にコー
ティングするため、ダイシング工程以降に発生する工程
内のチップ上への付着物や半導体装置内のチップ上への
付着物を防ぐことにより、光学的特性の劣化を防ぐこと
ができるという効果を奏する。
【００５５】また、本発明においては、透明キャップ
は、ウェハプロセスやスクリーン印刷にて形成できるた
め、従来のキャップ接着と異なり、製造容易でかつコス
トが低減でき、薄型化の半導体装置を実現できるという
利点を有する。
は、ウェハプロセスやスクリーン印刷にて形成できるた
め、従来のキャップ接着と異なり、製造容易でかつコス
トが低減でき、薄型化の半導体装置を実現できるという
利点を有する。
【００５６】以上のように、本発明によれば、製造上の
歩留りを安定化でき、且つ製造コストを低減することが
できる。
歩留りを安定化でき、且つ製造コストを低減することが
できる。
【図１】本発明の一実施例の製造工程を説明するための
図である。
図である。
【図２】本発明の一実施例の製造方法を説明するため
に、半導体装置の断面を工程順に示した図である。
に、半導体装置の断面を工程順に示した図である。
【図３】本発明の一実施例に用いられるチップの平面図
である。
である。
【図４】本発明の別の実施例に係る半導体装置の断面を
示す図である。
示す図である。
【図５】本発明の実施例に好適に用いられる透明キャッ
プの製造方法を示す図である。
プの製造方法を示す図である。
【図６】本発明の実施例に用いられる透明キャップの製
造方法を示す図である。
造方法を示す図である。
【図７】従来技術の製造工程を説明するための図であ
る。
る。
【図８】従来技術の固体撮像素子の断面を示す図であ
る。
る。
【図９】別の従来技術の断面を示す図である。
【図１０】さらに別の従来技術の断面を示す図である。
１ ウェハ １ａ、１０１ チップ ２、１０２ 透明キャップ ２ａ 低粘度の透明キャップ ３ パッド ４ スクライブ線 ５、１０５ 接着剤（マウント材） ６、１０６ リードフレーム ７、１０７ ボンディングワイヤー ８、１１７ 封止樹脂（モールド） ９ スクリーンマスク １１０ ケース １１１ 接着剤 １１２ プリント板 １１３ 封止用枠 １１４ 裏打ち板 １１５ 透明封止樹脂 １１６ 透明接着剤
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/14 H01L 23/28 H01L 31/02 H04N 5/335
Claims (3)
- 【請求項１】光透過窓を有する半導体装置において、半導体 チップ表面のボンディングパッド領域と前記半導
体チップ表面のスクライブ線領域以外の領域がシリコン
よりなる接着膜で覆われた半導体チップの受光部を避け
て樹脂封止してなる、ことを特徴とする半導体装置。 - 【請求項２】ウェハ製造工程において、ウェハ表面にシ
リコンよりなる接着膜を接着した後に、ボンディングパ
ッド及びスクライブ線領域上にある前記シリコンよりな
る接着膜を取り除き、ダイシング及び組立を行った後、
半導体チップの受光部を避けて樹脂封止する、ことを特
徴とする半導体装置の製造方法。 - 【請求項３】（ａ）ウェハ製造工程において、受光部を
有する半導体チップを形成したウェハ上にシリコンより
なる接着膜を接着して透明キャップ層を形成し、 （ｂ）ボンディングパッドおよびスクライブ線領域上に
ある前記透明キャップ層を取り除き、 （ｃ）ダイシング工程にて前記半導体チップを分断し、 （ｄ）組立工程にてリードフレームに前記半導体チップ
をマウントし、前記半導体チップ上のボンディングパッ
ドと所定の内部リードとを接続し、 （ｅ）前記半導体チップの受光部を避けて封止樹脂によ
り封止する、 上記各工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8168392A JP3006495B2 (ja) | 1996-06-07 | 1996-06-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8168392A JP3006495B2 (ja) | 1996-06-07 | 1996-06-07 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331050A JPH09331050A (ja) | 1997-12-22 |
| JP3006495B2 true JP3006495B2 (ja) | 2000-02-07 |
Family
ID=15867271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8168392A Expired - Lifetime JP3006495B2 (ja) | 1996-06-07 | 1996-06-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006495B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4042993B2 (ja) * | 2005-03-09 | 2008-02-06 | パイオニア株式会社 | 光検出半導体装置の製造方法 |
| JP2007188970A (ja) * | 2006-01-11 | 2007-07-26 | Mitsumi Electric Co Ltd | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196985A (ja) * | 1988-02-01 | 1989-08-08 | Canon Inc | 固体撮像装置 |
| KR970005706B1 (ko) * | 1994-01-24 | 1997-04-19 | 금성일렉트론 주식회사 | 고체촬상소자 및 그 제조방법 |
-
1996
- 1996-06-07 JP JP8168392A patent/JP3006495B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09331050A (ja) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7923798B2 (en) | Optical device and method for fabricating the same, camera module using optical device, and electronic equipment mounting camera module | |
| JP4542768B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3880278B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3630447B2 (ja) | 固体撮像素子の製造方法 | |
| KR100687069B1 (ko) | 보호판이 부착된 이미지 센서 칩과 그의 제조 방법 | |
| CN100463203C (zh) | 形成一半导体结构的方法 | |
| KR100791730B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100427993B1 (ko) | 고체 촬상장치 및 그 제조방법 | |
| CN101667546B (zh) | 制造露出元件的功能部的半导体器件的方法 | |
| KR100712159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100758887B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4618639B2 (ja) | 半導体装置の製造方法 | |
| WO2013075650A1 (zh) | 图像传感器芯片的封装方法以及摄像模组 | |
| WO2010001524A1 (ja) | 固体撮像素子、その製造方法、及び固体撮像装置 | |
| JP2006228913A (ja) | 半導体装置及びその製造方法 | |
| JP2010165939A (ja) | 固体撮像装置及びその製造方法 | |
| JP2009135263A (ja) | 光学デバイス装置 | |
| KR20050054864A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3006495B2 (ja) | 半導体装置及びその製造方法 | |
| JP4947256B2 (ja) | 固体撮像装置およびその製造方法 | |
| CN111900181A (zh) | 影像传感芯片晶圆级封装方法 | |
| JP2011238877A (ja) | カラー固体撮像素子、カラー固体撮像素子の製造方法及びカラー固体撮像装置の製造方法 | |
| TWI631737B (zh) | 發光元件、發光元件封裝體以及發光元件的製造方法 | |
| CN111370434A (zh) | 封装结构和封装方法 | |
| JP4521938B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991026 |