JP3005231B2 - オーバーサンプリングａ―ｄ変換器 - Google Patents
オーバーサンプリングａ―ｄ変換器Info
- Publication number
- JP3005231B2 JP3005231B2 JP1152903A JP15290389A JP3005231B2 JP 3005231 B2 JP3005231 B2 JP 3005231B2 JP 1152903 A JP1152903 A JP 1152903A JP 15290389 A JP15290389 A JP 15290389A JP 3005231 B2 JP3005231 B2 JP 3005231B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- converter
- oversampling
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/378—Testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔概要〕 オーバーサンプリングＡ−Ｄ変換器に関し、 アナログ部分とディジタル部分とを必要に応じて切り
分けられるようにし、それぞれに最適な試験方法を採用
して試験の効率改善を図ることを目的とし、 最終的に変換したい信号周波数よりもはるかに高い周
波数の第１のサンプリング信号で入力アナログ信号を量
子化し、該量子化したデータ列をディジタル・フィルタ
に入力して最終的に変換したい周波数を含む帯域以外の
成分を除去し、該ディジタル・フィルタからの出力を、
前記第１のサンプリング信号よりも周波数の低い第２の
サンプリング信号で間引き処理するオーバーサンプリン
グＡ−Ｄ変換器において、量子化データ列が入力する前
記ディジタル・フィルタの入力側経路上に、チップ外部
からの信号に応答して該経路を切り離すことのできるス
イッチ手段を設け、該スイッチ手段は、経路の切り離し
時に、量子化データ列をチップ外部に導き、かつ、チッ
プ外部からのテスト・データをディジタル・フィルタの
入力側に導くことにより、アナログ部分とディジタル部
分とを切り離し、それぞれ単独に試験することを特徴と
する。
分けられるようにし、それぞれに最適な試験方法を採用
して試験の効率改善を図ることを目的とし、 最終的に変換したい信号周波数よりもはるかに高い周
波数の第１のサンプリング信号で入力アナログ信号を量
子化し、該量子化したデータ列をディジタル・フィルタ
に入力して最終的に変換したい周波数を含む帯域以外の
成分を除去し、該ディジタル・フィルタからの出力を、
前記第１のサンプリング信号よりも周波数の低い第２の
サンプリング信号で間引き処理するオーバーサンプリン
グＡ−Ｄ変換器において、量子化データ列が入力する前
記ディジタル・フィルタの入力側経路上に、チップ外部
からの信号に応答して該経路を切り離すことのできるス
イッチ手段を設け、該スイッチ手段は、経路の切り離し
時に、量子化データ列をチップ外部に導き、かつ、チッ
プ外部からのテスト・データをディジタル・フィルタの
入力側に導くことにより、アナログ部分とディジタル部
分とを切り離し、それぞれ単独に試験することを特徴と
する。
本発明は、オーバーサンプリングＡ−Ｄ変換器に関
し、特に、評価試験を効率的に行うことを意図したオー
バーサンプリングＡ−Ｄ変換器に関する。
し、特に、評価試験を効率的に行うことを意図したオー
バーサンプリングＡ−Ｄ変換器に関する。
最終的に必要な信号周波数よりもはるかに高い（一般
に数十倍以上）サンプリング周波数を使用するいわゆる
オーバーサンプリング方式のＡ−Ｄ変換器が注目されて
いる。従来型のＡ−Ｄ変換器、例えば比較的に性能の良
い遂次比較型Ａ−Ｄ変換器をもってしても、近時の高レ
ベル化したシステム要求に応じることが次第に困難にな
ってきたからである。
に数十倍以上）サンプリング周波数を使用するいわゆる
オーバーサンプリング方式のＡ−Ｄ変換器が注目されて
いる。従来型のＡ−Ｄ変換器、例えば比較的に性能の良
い遂次比較型Ａ−Ｄ変換器をもってしても、近時の高レ
ベル化したシステム要求に応じることが次第に困難にな
ってきたからである。
例えば、DAT（ディジタル・オーディオ・テープ・レ
コーダ）に代表されるハイファイ・オーディオの分野で
は、きわめてリニアでかつ高分解能、低コストなＡ−Ｄ
変換器が求められている。この要求に従来型のＡ−Ｄ変
換器、例えば遂次比較型で応えようとすると、アナログ
回路部分、具体的にはスイッチト・キャパシタ・フィル
タやＤ−Ａ変換器などに使用するキャパシタの数が要求
分解能に応じて増大し、その加工精度を確保できない。
これに対し、オーバーサンプリングＡ−Ｄ変換器では、
高性能化を追求しやすい特長をもつことから、近時の要
求に応えやすい。
コーダ）に代表されるハイファイ・オーディオの分野で
は、きわめてリニアでかつ高分解能、低コストなＡ−Ｄ
変換器が求められている。この要求に従来型のＡ−Ｄ変
換器、例えば遂次比較型で応えようとすると、アナログ
回路部分、具体的にはスイッチト・キャパシタ・フィル
タやＤ−Ａ変換器などに使用するキャパシタの数が要求
分解能に応じて増大し、その加工精度を確保できない。
これに対し、オーバーサンプリングＡ−Ｄ変換器では、
高性能化を追求しやすい特長をもつことから、近時の要
求に応えやすい。
オーバーサンプリングＡ−Ｄ変換器は、第３図に示す
ように、２つの回路部分すなわち前段回路１および後段
回路２を含んで構成される。前段回路１は入力アナログ
信号Ainを、最終的に変換したい周波数帯域よりもはる
かに周波数の高い第１のサンプリング信号fHで量子化し
て１ビット若しくは複数ビットのデータ列Ｄに変換す
る。また、後段回路２は前段回路１からのＤを、最終的
に変換したい周波数帯域以外の成分を取り除くためのデ
ィジタル・フィルタに通したあと、前記fHよりも周波数
の低い第２のサンプリング信号fSで間引き処理してディ
ジタル信号出力DOUTを得る。
ように、２つの回路部分すなわち前段回路１および後段
回路２を含んで構成される。前段回路１は入力アナログ
信号Ainを、最終的に変換したい周波数帯域よりもはる
かに周波数の高い第１のサンプリング信号fHで量子化し
て１ビット若しくは複数ビットのデータ列Ｄに変換す
る。また、後段回路２は前段回路１からのＤを、最終的
に変換したい周波数帯域以外の成分を取り除くためのデ
ィジタル・フィルタに通したあと、前記fHよりも周波数
の低い第２のサンプリング信号fSで間引き処理してディ
ジタル信号出力DOUTを得る。
第４図は前段回路１の代表的な構成図で、前置フィル
タ1a、積分器1b、電圧比較器1cおよびD/Aコンバータ1d
を備え、オーバーサンプリングを行うことにより、アナ
ログ構成の前置フィルタ1aの構成を簡単化している。
タ1a、積分器1b、電圧比較器1cおよびD/Aコンバータ1d
を備え、オーバーサンプリングを行うことにより、アナ
ログ構成の前置フィルタ1aの構成を簡単化している。
すなわち、遂次比較形では折り返し雑音（後述）を防
止するために前置フィルタの次数を高くしなければなら
ず、その構成が複雑化していたが、オーバーサンプリン
グ方式では前置フィルタは、低い次数のものでよく、前
置フィルタの構成を簡単化してアナログ部の負担を軽く
できる。
止するために前置フィルタの次数を高くしなければなら
ず、その構成が複雑化していたが、オーバーサンプリン
グ方式では前置フィルタは、低い次数のものでよく、前
置フィルタの構成を簡単化してアナログ部の負担を軽く
できる。
また、積分器1b、電圧比較器1cおよびD/Aコンバータ1
dは、公知のΔΣ（デルタ・シグマ）変調を実現するも
ので、ΔΣ変調は、フィードバック系路に置いたD/Aコ
ンバータの出力と入力信号との差を積分し、量子化して
サンプリング周波数fHに応じた高速なデータ列を出力す
るものである。
dは、公知のΔΣ（デルタ・シグマ）変調を実現するも
ので、ΔΣ変調は、フィードバック系路に置いたD/Aコ
ンバータの出力と入力信号との差を積分し、量子化して
サンプリング周波数fHに応じた高速なデータ列を出力す
るものである。
第５図は後段回路２の構成を示す図で、後段回路２は
ディジタル・フィルタ2aおよび信号処理回路2bを含む。
ディジタル・フィルタ2aは、データ圧縮のための間引き
（ディシメーション）に先立ち、最終的に変換したい周
波数帯域以外の成分を取り除くためのもので、間引きに
伴う折り返し雑音の発生を防止するものである。
ディジタル・フィルタ2aおよび信号処理回路2bを含む。
ディジタル・フィルタ2aは、データ圧縮のための間引き
（ディシメーション）に先立ち、最終的に変換したい周
波数帯域以外の成分を取り除くためのもので、間引きに
伴う折り返し雑音の発生を防止するものである。
ここで、折り返し雑音とは、サンプリング周波数で決
まるナイキスト周波数（サンプリング周波数/2）以上の
成分が含まれた入力信号をＡ−Ｄ変換する際に、ナイキ
スト周波数を軸として、この周波数以上の成分が折り返
されて混入する雑音のことである。折り返し雑音の混入
を防止する方法としては、ナイキスト周波数以上の成
分を除去する。すなわちフィルタ（例えば前置フィル
タ）を入れる。サンプリング周波数を高める。などの
２つの方法が有効である。オーバーサンプリング方式で
は、を採用する。これにより、アナログ部分の前置フ
ィルタの次数を低くして構成を簡単化する。また、オー
バーサンプリングＡ−Ｄ変換器では、間引きに伴う折り
返し雑音の発生を防止するために、ディジタル・フィル
タ2aを使用する。ディジタル・フィルタ2aの入力信号は
ディジタル・データであるから、回路構成の再現性が高
く、しかも、近年の大規模半導体技術を応用することで
複雑な回路を容易に実現できる。
まるナイキスト周波数（サンプリング周波数/2）以上の
成分が含まれた入力信号をＡ−Ｄ変換する際に、ナイキ
スト周波数を軸として、この周波数以上の成分が折り返
されて混入する雑音のことである。折り返し雑音の混入
を防止する方法としては、ナイキスト周波数以上の成
分を除去する。すなわちフィルタ（例えば前置フィル
タ）を入れる。サンプリング周波数を高める。などの
２つの方法が有効である。オーバーサンプリング方式で
は、を採用する。これにより、アナログ部分の前置フ
ィルタの次数を低くして構成を簡単化する。また、オー
バーサンプリングＡ−Ｄ変換器では、間引きに伴う折り
返し雑音の発生を防止するために、ディジタル・フィル
タ2aを使用する。ディジタル・フィルタ2aの入力信号は
ディジタル・データであるから、回路構成の再現性が高
く、しかも、近年の大規模半導体技術を応用することで
複雑な回路を容易に実現できる。
しかしながら、このような従来のオーバーサンプリン
グＡ−Ｄ変換器にあっては、前段回路１と後段回路２と
が恒常的に接続される構成となっていたため、試験評価
の効率化といった面で問題があった。
グＡ−Ｄ変換器にあっては、前段回路１と後段回路２と
が恒常的に接続される構成となっていたため、試験評価
の効率化といった面で問題があった。
すなわち、オーバーサンプリングＡ−Ｄ変換器の試験
は、既知のアナログ試験信号（例えば、サイン波）を入
力し、ディジタル出力信号を例えばFFT分析して歪率等
を求め評価を行うことが一般的に行われる。こうした評
価の仕方は、アナログ回路部分とディジタル回路部分と
を実動作させながら行うことになるので、試験に時間が
かかり効率的とは言えない。これは、ディジタル・フィ
ルタ2a内でデータの時間平均化を取るために、アナログ
入力信号とディジタル出力信号とが１対１で対応せず、
評価結果を得るまでに相当の時間を要すること、アナロ
グ部分やディジタル部分のそれぞれに最適な試験方法を
採用できないこと、などの理由による。
は、既知のアナログ試験信号（例えば、サイン波）を入
力し、ディジタル出力信号を例えばFFT分析して歪率等
を求め評価を行うことが一般的に行われる。こうした評
価の仕方は、アナログ回路部分とディジタル回路部分と
を実動作させながら行うことになるので、試験に時間が
かかり効率的とは言えない。これは、ディジタル・フィ
ルタ2a内でデータの時間平均化を取るために、アナログ
入力信号とディジタル出力信号とが１対１で対応せず、
評価結果を得るまでに相当の時間を要すること、アナロ
グ部分やディジタル部分のそれぞれに最適な試験方法を
採用できないこと、などの理由による。
本発明は、このような問題点に鑑みてなされたもの
で、アナログ部分とディジタル部分とを必要に応じて切
り分けられるようにし、それぞれに最適な試験方法を採
用して試験の効率改善を図ることを目的としている。
で、アナログ部分とディジタル部分とを必要に応じて切
り分けられるようにし、それぞれに最適な試験方法を採
用して試験の効率改善を図ることを目的としている。
本発明に係るオーバーサンプリングＡ−Ｄ変換器はそ
の原理構成図を第１図に示すように、最終的に変換した
い信号周波数よりもはるかに高い周波数の第１のサンプ
リング信号で入力アナログ信号を量子化し、該量子化し
たデータ列をディジタル・フィルタに入力して最終的に
変換したい周波数を含む帯域以外の成分を除去し、該デ
ィジタル・フィルタからの出力を、前記第１のサンプリ
ング信号よりも周波数の低い第２のサンプリング信号で
間引き処理するオーバーサンプリングＡ−Ｄ変換器にお
いて、量子化データ列が入力する前記ディジタル・フィ
ルタの入力側経路上に、チップ外部からの信号に応答し
て該経路を切り離すことのできるスイッチ手段を設け、
該スイッチ手段は、経路の切り離し時に、量子化データ
列をチップ外部に導き、かつ、チップ外部からのテスト
・データをディジタル・フィルタの入力側に導くことに
より、アナログ部分とディジタル部分とを切り離し、そ
れぞれ単独に試験することを特徴とする。
の原理構成図を第１図に示すように、最終的に変換した
い信号周波数よりもはるかに高い周波数の第１のサンプ
リング信号で入力アナログ信号を量子化し、該量子化し
たデータ列をディジタル・フィルタに入力して最終的に
変換したい周波数を含む帯域以外の成分を除去し、該デ
ィジタル・フィルタからの出力を、前記第１のサンプリ
ング信号よりも周波数の低い第２のサンプリング信号で
間引き処理するオーバーサンプリングＡ−Ｄ変換器にお
いて、量子化データ列が入力する前記ディジタル・フィ
ルタの入力側経路上に、チップ外部からの信号に応答し
て該経路を切り離すことのできるスイッチ手段を設け、
該スイッチ手段は、経路の切り離し時に、量子化データ
列をチップ外部に導き、かつ、チップ外部からのテスト
・データをディジタル・フィルタの入力側に導くことに
より、アナログ部分とディジタル部分とを切り離し、そ
れぞれ単独に試験することを特徴とする。
本発明では、アナログ部分とディジタル部分とが必要
に応じて切り分けられ、両部分に対し独立して試験が行
われる。したがって、アナログ、ディジタル双方に適し
た試験方法を採用することができ、また、比較的に回路
規模の大きなディジタル部分を先に試験するといったこ
とが自在にできるようになり、試験効率を改善すること
ができる。
に応じて切り分けられ、両部分に対し独立して試験が行
われる。したがって、アナログ、ディジタル双方に適し
た試験方法を採用することができ、また、比較的に回路
規模の大きなディジタル部分を先に試験するといったこ
とが自在にできるようになり、試験効率を改善すること
ができる。
以下、本発明を図面に基づいて説明する。
第２図は本発明に係るオーバーサンプリングＡ−Ｄ変
換器の一実施例を示す図である。
換器の一実施例を示す図である。
第２図において、10はオーバーサンプリングＡ−Ｄ変
換器であり、オーバーサンプリングＡ−Ｄ変換器10は前
段回路１、後段回路２、サンプリング信号発生回路３、
スイッチ手段４およびスイッチ制御回路５を備える。な
お、前段回路１および後段回路２は例えば第３、４図で
示したのと同様な回路構成を有している。
換器であり、オーバーサンプリングＡ−Ｄ変換器10は前
段回路１、後段回路２、サンプリング信号発生回路３、
スイッチ手段４およびスイッチ制御回路５を備える。な
お、前段回路１および後段回路２は例えば第３、４図で
示したのと同様な回路構成を有している。
スイッチ手段４は各ビット毎に１組のスイッチ4a、4b
を備え、これらのスイッチ4a、4bはスイッチ制御回路５
からの信号によってその接点を切換える。すなわち、ス
イッチ手段４は前段回路１の出力D1と後段回路２の入力
D2との間を接続する切換え状態と、前段回路１の出力D1
を試験用外部端子６に接続するとともに、後段回路２の
入力D2を試験用外部端子７に接続する切換え状態の何れ
か一方の状態を取り得る。スイッチ制御回路５はチップ
外部から入力される試験モード信号TSTに従って上記ス
イッチ手段４の切換え状態を制御するものである。
を備え、これらのスイッチ4a、4bはスイッチ制御回路５
からの信号によってその接点を切換える。すなわち、ス
イッチ手段４は前段回路１の出力D1と後段回路２の入力
D2との間を接続する切換え状態と、前段回路１の出力D1
を試験用外部端子６に接続するとともに、後段回路２の
入力D2を試験用外部端子７に接続する切換え状態の何れ
か一方の状態を取り得る。スイッチ制御回路５はチップ
外部から入力される試験モード信号TSTに従って上記ス
イッチ手段４の切換え状態を制御するものである。
サンプリング信号発生回路３は２つのサンプリング信
号すなわち、最終的に必要とする信号周波数帯域よりも
はるかに高い第１のサンプリング信号fHと、fHよりも低
い第２のサンプリング信号fSとを発生する。また、この
サンプリング信号発生回路３はチップ外部から入力され
る周波数可変制御信号SCNTに従って上記fH、fSの周波数
を適当に変化させ得る。
号すなわち、最終的に必要とする信号周波数帯域よりも
はるかに高い第１のサンプリング信号fHと、fHよりも低
い第２のサンプリング信号fSとを発生する。また、この
サンプリング信号発生回路３はチップ外部から入力され
る周波数可変制御信号SCNTに従って上記fH、fSの周波数
を適当に変化させ得る。
このような構成において、例えば製造検査時にTSTを
入力すると、スイッチ制御回路５によってスイッチ手段
４スイッチ4a、4bがそれぞれ切換えられ、前段回路１の
出力D1と後段回路２の入力D2との間が切り離されるとと
もに、D1と試験用外部端子６、およびD2と試験用外部端
子７の間が接続される。すなわち、前段回路１のD1が試
験用外部端子６に引き出され、そして、前段回路１のD2
が試験用外部端子７に引き出され、これにより、前段回
路１と後段回路２とを単独に動作させることが可能にな
る。したがって、アナログ信号Ainを前段回路１に入力
し、その前段回路１の出力を試験用外部端子６から観測
するといったアナログ試験と、ディジタル信号（テスト
・データ）を試験用外部端子７から後段回路２に入力
し、その後段回路２のディジタル出力DOUTを観測すると
いったディジタル試験とをそれぞれ独立して行うことが
できる。
入力すると、スイッチ制御回路５によってスイッチ手段
４スイッチ4a、4bがそれぞれ切換えられ、前段回路１の
出力D1と後段回路２の入力D2との間が切り離されるとと
もに、D1と試験用外部端子６、およびD2と試験用外部端
子７の間が接続される。すなわち、前段回路１のD1が試
験用外部端子６に引き出され、そして、前段回路１のD2
が試験用外部端子７に引き出され、これにより、前段回
路１と後段回路２とを単独に動作させることが可能にな
る。したがって、アナログ信号Ainを前段回路１に入力
し、その前段回路１の出力を試験用外部端子６から観測
するといったアナログ試験と、ディジタル信号（テスト
・データ）を試験用外部端子７から後段回路２に入力
し、その後段回路２のディジタル出力DOUTを観測すると
いったディジタル試験とをそれぞれ独立して行うことが
できる。
このように、本実施例では、前段回路１と後段回路２
とを必要に応じて切り離せるようにしたので、両回路を
単独に動作させることができ、アナログ部分、ディジタ
ル部分に最適な試験方法を採用することができる。例え
ば前段回路１については低ビットのADC（Analog Digita
l Converter）として扱うことができ、また、後段回路
２については純粋なディジタル回路として扱うことがで
きる。したがって、試験の順序やその方法等などの選択
幅を広げることができ、試験の自在性を高めて試験効率
の改善を図ることができる。
とを必要に応じて切り離せるようにしたので、両回路を
単独に動作させることができ、アナログ部分、ディジタ
ル部分に最適な試験方法を採用することができる。例え
ば前段回路１については低ビットのADC（Analog Digita
l Converter）として扱うことができ、また、後段回路
２については純粋なディジタル回路として扱うことがで
きる。したがって、試験の順序やその方法等などの選択
幅を広げることができ、試験の自在性を高めて試験効率
の改善を図ることができる。
なお、本実施例では、fH、fSの周波数を外部から可変
できるようにしたので、試験に適した動作速度を選ぶこ
とができ、より柔軟で好ましい評価試験を行うことがで
きる。
できるようにしたので、試験に適した動作速度を選ぶこ
とができ、より柔軟で好ましい評価試験を行うことがで
きる。
本発明によれば、アナログ部分とディジタル部分とを
必要に応じて切り離すことができ、それぞれの部分を単
独に動作させることができる。したがって、アナログ、
ディジタルの各々に最適な試験方法を採用することがで
き、試験効率の改善を図ることができる。
必要に応じて切り離すことができ、それぞれの部分を単
独に動作させることができる。したがって、アナログ、
ディジタルの各々に最適な試験方法を採用することがで
き、試験効率の改善を図ることができる。
第１図は本発明の原理構成図、 第２図は本発明に係るオーバーサンプリングＡ−Ｄ変換
器の一実施例を示すその構成図、 第３〜５図は従来のオーバーサンプリングＡ−Ｄ変換器
を示す図であり、 第３図はその構成図、 第４図はその前段回路の一例の構成図、 第５図はその後段回路の一例の構成図である。 １……前段回路、 ２……後段回路、 ３……サンプリング信号発生回路、 ４……スイッチ手段、 ５……スイッチ制御回路、 ６、７……試験用外部端子。
器の一実施例を示すその構成図、 第３〜５図は従来のオーバーサンプリングＡ−Ｄ変換器
を示す図であり、 第３図はその構成図、 第４図はその前段回路の一例の構成図、 第５図はその後段回路の一例の構成図である。 １……前段回路、 ２……後段回路、 ３……サンプリング信号発生回路、 ４……スイッチ手段、 ５……スイッチ制御回路、 ６、７……試験用外部端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−145217（ＪＰ，Ａ) 特開 昭58−94222（ＪＰ，Ａ) 特開 昭62−294984（ＪＰ，Ａ) 特開 昭49−75279（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/02
Claims (1)
- 【請求項１】最終的に変換したい信号周波数よりもはる
かに高い周波数の第１のサンプリング信号で入力アナロ
グ信号を量子化し、 該量子化したデータ列をディジタル・フィルタに入力し
て最終的に変換したい周波数を含む帯域以外の成分を除
去し、 該ディジタル・フィルタからの出力を、前記第１のサン
プリング信号よりも周波数の低い第２のサンプリング信
号で間引き処理するオーバーサンプリングＡ−Ｄ変換器
において、 量子化データ列が入力する前記ディジタル・フィルタの
入力側経路上に、チップ外部からの信号に応答して該経
路を切り離すことのできるスイッチ手段を設け、該スイ
ッチ手段は、経路の切り離し時に、量子化データ列をチ
ップ外部に導き、かつ、チップ外部からのテスト・デー
タをディジタル・フィルタの入力側に導くことにより、
アナログ部分とディジタル部分とを切り離し、それぞれ
単独に試験することを特徴とするオーバーサンプリング
Ａ−Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152903A JP3005231B2 (ja) | 1989-06-14 | 1989-06-14 | オーバーサンプリングａ―ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152903A JP3005231B2 (ja) | 1989-06-14 | 1989-06-14 | オーバーサンプリングａ―ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0318124A JPH0318124A (ja) | 1991-01-25 |
| JP3005231B2 true JP3005231B2 (ja) | 2000-01-31 |
Family
ID=15550654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152903A Expired - Fee Related JP3005231B2 (ja) | 1989-06-14 | 1989-06-14 | オーバーサンプリングａ―ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3005231B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0623987B1 (en) * | 1993-05-05 | 1999-07-07 | STMicroelectronics Pte Ltd. | Battery charger |
| GB0804555D0 (en) * | 2008-03-12 | 2008-04-16 | Ateeda Ltd | Circuit testing |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145217A (ja) * | 1982-02-23 | 1983-08-30 | Toshiba Corp | デジタル・フイルタ |
-
1989
- 1989-06-14 JP JP1152903A patent/JP3005231B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318124A (ja) | 1991-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326912B1 (en) | Analog-to-digital conversion using a multi-bit analog delta-sigma modulator combined with a one-bit digital delta-sigma modulator | |
| EP0421651A2 (en) | Integral switched capacitor for filter/digital to analog converter for sigma-delta encoded digital audio | |
| JP4890503B2 (ja) | デルタシグマ変調器 | |
| US6326911B1 (en) | Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters | |
| CA2253747C (en) | Switched current delta-sigma modulator | |
| CN105356884B (zh) | 基于Sigma-Delta模数转换器的传感器读出电路 | |
| EP0559367A1 (en) | Pseudo multi-bit sigma-delta analog-to-digital converter | |
| GB2421377A (en) | Delta-sigma modulator with single-ended input and feedback signal | |
| US7034728B2 (en) | Bandpass delta-sigma modulator with distributed feedforward paths | |
| JPH04261225A (ja) | マルチプル・シグマ−デルタ変調器を有するアナログ・デジタル信号変換器 | |
| WO2004032333A1 (en) | Noise shaping circuits and methods with feedback steering overload compensation and systems using the same | |
| US7453382B2 (en) | Method and apparatus for A/D conversion | |
| JP3371681B2 (ja) | 信号処理装置 | |
| US5886656A (en) | Digital microphone device | |
| US6741197B1 (en) | Digital-to-analog converter (DAC) output stage | |
| US6272182B1 (en) | Digital transmission system for transmitting a digital audio signal being in the form of samples of a specific wordlength and occurring at a specific sampling rate | |
| JP3005231B2 (ja) | オーバーサンプリングａ―ｄ変換器 | |
| JP3956582B2 (ja) | Ａ／ｄ変換回路 | |
| EP1162749A2 (en) | Method and apparatus for digital-to-analog converting a signal modulated in the frequency domain | |
| US7212137B2 (en) | Delta sigma modulator with integral decimation | |
| JPS63314916A (ja) | ゲイントラッキングが改善された、アナログ信号をｐｃｍ変換するための回路 | |
| JP3074301B2 (ja) | 向上したオ―バサンプリングシグマ―デルタ変調器 | |
| Ramesh et al. | Sigma delta analog to digital converters with adaptive quantization | |
| JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
| van Gog et al. | A two-channel 16/18 b audio AD/DA including filter function with 60/40 mW power consumption at 2.7 V |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |