JP3004886B2 - 内容アドレス式メモリ - Google Patents
内容アドレス式メモリInfo
- Publication number
- JP3004886B2 JP3004886B2 JP7009674A JP967495A JP3004886B2 JP 3004886 B2 JP3004886 B2 JP 3004886B2 JP 7009674 A JP7009674 A JP 7009674A JP 967495 A JP967495 A JP 967495A JP 3004886 B2 JP3004886 B2 JP 3004886B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- match
- output
- memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は内容アドレス式メモリ
（Content Addressable Memory：以下、ＣＡＭと記述す
る）に関し、詳しくは、テスト用の回路を備えることに
より、テストを短時間で簡単に行うことができるＣＡＭ
に関する。
（Content Addressable Memory：以下、ＣＡＭと記述す
る）に関し、詳しくは、テスト用の回路を備えることに
より、テストを短時間で簡単に行うことができるＣＡＭ
に関する。
【０００２】
【従来の技術】ＣＡＭとは、国語辞典、人名簿、スポー
ツ年鑑などのように、予め、ある分野に関連するデータ
をメモリに記憶しておき、このメモリに検索しようとす
るデータ（以下、検索データと記述する）を入力し、検
索データと記憶されたデータ（以下、記憶データと記述
する）との一致検索を単一サイクルで行い、検索データ
に一致するデータの有無、このデータが記憶されている
メモリアドレス、このメモリアドレスに記憶されている
データ等を出力するものである。例えば、国語辞典の一
例を述べれば、検索データとして「半導体」が与えられ
た場合、記憶データを自動的に検索し、目的とする「半
導体：導体と絶縁体との中間の電気伝導率をもつ物質」
のような出力データを得ることができる。
ツ年鑑などのように、予め、ある分野に関連するデータ
をメモリに記憶しておき、このメモリに検索しようとす
るデータ（以下、検索データと記述する）を入力し、検
索データと記憶されたデータ（以下、記憶データと記述
する）との一致検索を単一サイクルで行い、検索データ
に一致するデータの有無、このデータが記憶されている
メモリアドレス、このメモリアドレスに記憶されている
データ等を出力するものである。例えば、国語辞典の一
例を述べれば、検索データとして「半導体」が与えられ
た場合、記憶データを自動的に検索し、目的とする「半
導体：導体と絶縁体との中間の電気伝導率をもつ物質」
のような出力データを得ることができる。
【０００３】ここで、図３に示す従来のＣＡＭのブロッ
ク図を用いて、その構成および動作について説明する。
このＣＡＭ３０は、ｍビットを１ワードとするｎワード
のワードメモリ１２１、１２２、・・・、１２ｎを有
し、検索データと全ての記憶データとの一致検索を行
い、各ワードメモリ１２１、１２２、・・・、１２ｎ毎
に一致線２２１、２２２、・・・、２２ｎを介して一致
検索信号を出力するメモリ部１２と、メモリ部１２から
出力される一致検索信号の状態に応じて、検索データに
一致する記憶データが格納されているメモリ部１２のメ
モリアドレスをエンコードし、一致アドレス信号として
出力するプライオリティーエンコーダ部（以下、単にエ
ンコーダ部と記述する）２０とを有する。
ク図を用いて、その構成および動作について説明する。
このＣＡＭ３０は、ｍビットを１ワードとするｎワード
のワードメモリ１２１、１２２、・・・、１２ｎを有
し、検索データと全ての記憶データとの一致検索を行
い、各ワードメモリ１２１、１２２、・・・、１２ｎ毎
に一致線２２１、２２２、・・・、２２ｎを介して一致
検索信号を出力するメモリ部１２と、メモリ部１２から
出力される一致検索信号の状態に応じて、検索データに
一致する記憶データが格納されているメモリ部１２のメ
モリアドレスをエンコードし、一致アドレス信号として
出力するプライオリティーエンコーダ部（以下、単にエ
ンコーダ部と記述する）２０とを有する。
【０００４】上述するＣＡＭ３０において、１ワードメ
モリの検索データがメモリ部１２に入力されると、メモ
リ部１２のそれぞれのワードメモリ１２１、１２２、・
・・、１２ｎにおいて、この検索データの全部あるいは
所定の一部のビットパターンと、この検索データの所定
ビットパターンに対応する記憶データのビットパターン
とが単一サイクルで同時に一致検索され、一致あるいは
不一致が検出され、一致検索信号としてそれぞれ論理
「１」あるいは論理「０」が一致線２２１、２２２、・
・・、２２ｎを介してエンコーダ部２０に入力される。
また、エンコーダ部２０において、一致検出された一致
検索信号、即ち、論理「１」が出力されている一致線の
中から、最も優先順位の高い一致線（最優先一致線）に
対応するメモリアドレスがエンコードされ、一致アドレ
ス信号として出力される。
モリの検索データがメモリ部１２に入力されると、メモ
リ部１２のそれぞれのワードメモリ１２１、１２２、・
・・、１２ｎにおいて、この検索データの全部あるいは
所定の一部のビットパターンと、この検索データの所定
ビットパターンに対応する記憶データのビットパターン
とが単一サイクルで同時に一致検索され、一致あるいは
不一致が検出され、一致検索信号としてそれぞれ論理
「１」あるいは論理「０」が一致線２２１、２２２、・
・・、２２ｎを介してエンコーダ部２０に入力される。
また、エンコーダ部２０において、一致検出された一致
検索信号、即ち、論理「１」が出力されている一致線の
中から、最も優先順位の高い一致線（最優先一致線）に
対応するメモリアドレスがエンコードされ、一致アドレ
ス信号として出力される。
【０００５】例えば、一致線２２１、２２２、・・・、
２２ｎに、一致検索信号として論理「０１０１・・・
０」が出力され、添字が若いほど優先順位の高い一致線
であるとすれば、一致線２２２が最優先一致線となる。
また、外部から指示を与えることにより、次に優先度の
高い一致線に対応する一致アドレス信号を出力させるこ
とができる。例えば、最優先一致線２２２にマスクがか
けられ、即ち、最優先一致線２２２の論理「１」が論理
「０」に変更され、その結果、一致線２２４が最優先一
致線となり、これに対応するメモリアドレスがエンコー
ドされ、一致アドレス信号として出力される。さらに、
上述する動作を順次繰り返すことにより、全ての一致ア
ドレス信号を出力させることができる。
２２ｎに、一致検索信号として論理「０１０１・・・
０」が出力され、添字が若いほど優先順位の高い一致線
であるとすれば、一致線２２２が最優先一致線となる。
また、外部から指示を与えることにより、次に優先度の
高い一致線に対応する一致アドレス信号を出力させるこ
とができる。例えば、最優先一致線２２２にマスクがか
けられ、即ち、最優先一致線２２２の論理「１」が論理
「０」に変更され、その結果、一致線２２４が最優先一
致線となり、これに対応するメモリアドレスがエンコー
ドされ、一致アドレス信号として出力される。さらに、
上述する動作を順次繰り返すことにより、全ての一致ア
ドレス信号を出力させることができる。
【０００６】次に、この従来のＣＡＭ３０のテスト方法
について説明する。従来のＣＡＭ３０のテストは、例え
ば検索データと記憶データに同一特定パターン、例えば
検索データと記憶データにそれぞれ論理「０」と「０」
または論理「１」と「１」を与えることにより一致検出
できることを、即ち、一致検出されたワードメモリに対
応する一致線から論理「１」の一致検索信号が出力され
ることを、この一致線に対応する一致アドレス信号を出
力させることにより確認していた。また、検索データと
記憶データに異なる特定パターン、例えば検索データと
記憶データにそれぞれ論理「０」と「１」または論理
「１」と「０」を与えることにより不一致検出できるこ
とを、即ち、不一致検出されたワードメモリに対応する
一致線から論理「０」の一致検索信号が出力されること
を、この一致線に対応する一致アドレス信号が出力され
ないことにより確認していた。
について説明する。従来のＣＡＭ３０のテストは、例え
ば検索データと記憶データに同一特定パターン、例えば
検索データと記憶データにそれぞれ論理「０」と「０」
または論理「１」と「１」を与えることにより一致検出
できることを、即ち、一致検出されたワードメモリに対
応する一致線から論理「１」の一致検索信号が出力され
ることを、この一致線に対応する一致アドレス信号を出
力させることにより確認していた。また、検索データと
記憶データに異なる特定パターン、例えば検索データと
記憶データにそれぞれ論理「０」と「１」または論理
「１」と「０」を与えることにより不一致検出できるこ
とを、即ち、不一致検出されたワードメモリに対応する
一致線から論理「０」の一致検索信号が出力されること
を、この一致線に対応する一致アドレス信号が出力され
ないことにより確認していた。
【０００７】従来、メモリ部１２の一致検索機能の確
認、エンコーダ部２０の動作確認、メモリ部１２とエン
コーダ部２０との一致線の接続の確認等のＣＡＭ３０の
テストは、上述するように、検索データと記憶データと
の一致検索を行った後、一致検出されたワードメモリに
対応する一致アドレス信号を出力させて確認することに
より行われていた。このため、それぞれのワードメモリ
毎に一致あるいは不一致検出させ、一致検出されたワー
ドメモリの一致アドレス信号を出力させて確認しなけれ
ばならないため、ＣＡＭ３０のワード数に応じたテスト
時間が必要であり、ワード数が増加する毎にテスト時間
が長くなるという問題点があった。また、上述する従来
のＣＡＭ３０のテスト方法では、メモリ部１２とエンコ
ーダ部２０とを独立にテストすることができないため、
出力させた一致アドレス信号が期待値と不一致である場
合、メモリ部１２、一致線あるいはエンコーダ部２０の
何処に問題があるのかを特定することが困難であり、Ｃ
ＡＭ３０の開発段階におけるデバッグ時間も長くなると
いう問題点があった。
認、エンコーダ部２０の動作確認、メモリ部１２とエン
コーダ部２０との一致線の接続の確認等のＣＡＭ３０の
テストは、上述するように、検索データと記憶データと
の一致検索を行った後、一致検出されたワードメモリに
対応する一致アドレス信号を出力させて確認することに
より行われていた。このため、それぞれのワードメモリ
毎に一致あるいは不一致検出させ、一致検出されたワー
ドメモリの一致アドレス信号を出力させて確認しなけれ
ばならないため、ＣＡＭ３０のワード数に応じたテスト
時間が必要であり、ワード数が増加する毎にテスト時間
が長くなるという問題点があった。また、上述する従来
のＣＡＭ３０のテスト方法では、メモリ部１２とエンコ
ーダ部２０とを独立にテストすることができないため、
出力させた一致アドレス信号が期待値と不一致である場
合、メモリ部１２、一致線あるいはエンコーダ部２０の
何処に問題があるのかを特定することが困難であり、Ｃ
ＡＭ３０の開発段階におけるデバッグ時間も長くなると
いう問題点があった。
【０００８】
【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、メモリ部
およびエンコーダ部を独立にテストするためのテスト回
路を備えることにより、テストを短時間で簡単に行うこ
とができる内容アドレス式メモリを提供することにあ
る。
従来技術に基づく種々の問題点をかえりみて、メモリ部
およびエンコーダ部を独立にテストするためのテスト回
路を備えることにより、テストを短時間で簡単に行うこ
とができる内容アドレス式メモリを提供することにあ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、検索データと記憶データとの一致検索を
行い、各ワードメモリ毎に一致検索信号を出力するメモ
リ部と、当該メモリ部の各ワードメモリから出力される
一致検索信号の期待値として所望の出力データを発生す
るデータ発生回路と、前記一致検索信号および前記出力
データの一致検出を行い、一致不一致信号を出力する一
致検出回路と、前記一致検索信号に応じた一致アドレス
信号を出力するエンコーダ部とを有することを特徴とす
る内容アドレス式メモリを提供するものである。
に、本発明は、検索データと記憶データとの一致検索を
行い、各ワードメモリ毎に一致検索信号を出力するメモ
リ部と、当該メモリ部の各ワードメモリから出力される
一致検索信号の期待値として所望の出力データを発生す
るデータ発生回路と、前記一致検索信号および前記出力
データの一致検出を行い、一致不一致信号を出力する一
致検出回路と、前記一致検索信号に応じた一致アドレス
信号を出力するエンコーダ部とを有することを特徴とす
る内容アドレス式メモリを提供するものである。
【００１０】また、本発明は、検索データと記憶データ
との一致検索を行い、各ワードメモリ毎に一致検索信号
を出力するメモリ部と、後出エンコーダ部に入力する任
意のデータとして所望の出力データを発生するデータ発
生回路と、前記一致検索信号または前記出力データのい
ずれか一方を選択出力するセレクタと、当該セレクタが
選択出力する前記一致検索信号または前記出力データに
応じた一致アドレス信号を出力するエンコーダ部とを有
することを特徴とする内容アドレス式メモリを提供する
ものである。
との一致検索を行い、各ワードメモリ毎に一致検索信号
を出力するメモリ部と、後出エンコーダ部に入力する任
意のデータとして所望の出力データを発生するデータ発
生回路と、前記一致検索信号または前記出力データのい
ずれか一方を選択出力するセレクタと、当該セレクタが
選択出力する前記一致検索信号または前記出力データに
応じた一致アドレス信号を出力するエンコーダ部とを有
することを特徴とする内容アドレス式メモリを提供する
ものである。
【００１１】さらに、本発明は、検索データと記憶デー
タとの一致検索を行い、各ワードメモリ毎に一致検索信
号を出力するメモリ部と、当該メモリ部の各ワードメモ
リから出力される一致検索信号の期待値、または後出エ
ンコーダ部に入力する任意のデータとして所望の出力デ
ータを発生するデータ発生回路と、前記一致検索信号ま
たは前記出力データのいずれか一方を選択出力するセレ
クタと、前記一致検索信号および前記出力データの一致
検出を行い、一致不一致信号を出力する一致検出回路
と、前記セレクタが選択出力する前記一致検索信号また
は前記出力データに応じた一致アドレス信号を出力する
エンコーダ部とを有することを特徴とする内容アドレス
式メモリを提供するものである。
タとの一致検索を行い、各ワードメモリ毎に一致検索信
号を出力するメモリ部と、当該メモリ部の各ワードメモ
リから出力される一致検索信号の期待値、または後出エ
ンコーダ部に入力する任意のデータとして所望の出力デ
ータを発生するデータ発生回路と、前記一致検索信号ま
たは前記出力データのいずれか一方を選択出力するセレ
クタと、前記一致検索信号および前記出力データの一致
検出を行い、一致不一致信号を出力する一致検出回路
と、前記セレクタが選択出力する前記一致検索信号また
は前記出力データに応じた一致アドレス信号を出力する
エンコーダ部とを有することを特徴とする内容アドレス
式メモリを提供するものである。
【００１２】ここで、前記データ発生回路は、リセット
時に、１ビット毎に論理０および論理１が交互に並んだ
出力データを発生するのが好ましい。
時に、１ビット毎に論理０および論理１が交互に並んだ
出力データを発生するのが好ましい。
【００１３】
【発明の作用】本発明の内容アドレス式メモリは、デー
タ発生回路を有し、少なくともセレクタまたは一致検出
回路のいずれか一方、あるいは両方を有するテスト回路
を備えるものである。テスト回路を備えることにより、
メモリ部およびエンコーダ部を独立に、短時間で簡単に
テストすることができる。また、メモリ部およびエンコ
ーダ部のテストがそれぞれ独立して行えるため、ＣＡＭ
の開発段階におけるデバッグ時間を短縮することができ
る。
タ発生回路を有し、少なくともセレクタまたは一致検出
回路のいずれか一方、あるいは両方を有するテスト回路
を備えるものである。テスト回路を備えることにより、
メモリ部およびエンコーダ部を独立に、短時間で簡単に
テストすることができる。また、メモリ部およびエンコ
ーダ部のテストがそれぞれ独立して行えるため、ＣＡＭ
の開発段階におけるデバッグ時間を短縮することができ
る。
【００１４】
【実施例】以下に、添付の図面に示す好適実施例に基づ
いて、本発明のＣＡＭを詳細に説明する。
いて、本発明のＣＡＭを詳細に説明する。
【００１５】図１は、本発明のＣＡＭの一実施例のブロ
ック図である。このＣＡＭ１０は、検索データと全ての
記憶データとの一致検索を行い、各ワードメモリ毎に一
致線を介して一致検索信号を出力するメモリ部１２と、
任意の出力データを発生するデータ発生回路１４と、メ
モリ部１２から出力される一致検索信号とデータ発生回
路１４から出力される出力データとの一致検出を行う一
致検出回路１６と、メモリ部１２から出力される一致検
索信号とデータ発生回路１４から出力されるデータとの
いずれか一方を選択出力するセレクタ１８と、セレクタ
１８から出力される信号に応じてメモリアドレスをエン
コードし、一致アドレス信号として出力するプライオリ
ティーエンコーダ部（以下、エンコーダ部と記述する）
２０とを有する。
ック図である。このＣＡＭ１０は、検索データと全ての
記憶データとの一致検索を行い、各ワードメモリ毎に一
致線を介して一致検索信号を出力するメモリ部１２と、
任意の出力データを発生するデータ発生回路１４と、メ
モリ部１２から出力される一致検索信号とデータ発生回
路１４から出力される出力データとの一致検出を行う一
致検出回路１６と、メモリ部１２から出力される一致検
索信号とデータ発生回路１４から出力されるデータとの
いずれか一方を選択出力するセレクタ１８と、セレクタ
１８から出力される信号に応じてメモリアドレスをエン
コードし、一致アドレス信号として出力するプライオリ
ティーエンコーダ部（以下、エンコーダ部と記述する）
２０とを有する。
【００１６】ここで、メモリ部１２は従来公知のどのよ
うな回路を用いて構成しても良く、従来例で既に述べた
ように、例えばｍビットを１ワードとするｎワードのワ
ードメモリを有するものである。また、例えばこのよう
なメモリブロックを１つの単位として、複数のメモリブ
ロックから構成されていても良い。また、一致検索信号
は、検索データと記憶データとが一致検出された場合に
ハイレベルが出力され、逆に不一致検出された場合にロ
ウレベルが出力されるものとして以下の説明を続ける
が、本発明のＣＡＭ１０はこれに限定されるものではな
い。また、エンコーダ部２０は、プライオリティーエン
コーダを用いるのが好ましいが、従来公知のどのような
エンコーダを用いて構成しても良い。
うな回路を用いて構成しても良く、従来例で既に述べた
ように、例えばｍビットを１ワードとするｎワードのワ
ードメモリを有するものである。また、例えばこのよう
なメモリブロックを１つの単位として、複数のメモリブ
ロックから構成されていても良い。また、一致検索信号
は、検索データと記憶データとが一致検出された場合に
ハイレベルが出力され、逆に不一致検出された場合にロ
ウレベルが出力されるものとして以下の説明を続ける
が、本発明のＣＡＭ１０はこれに限定されるものではな
い。また、エンコーダ部２０は、プライオリティーエン
コーダを用いるのが好ましいが、従来公知のどのような
エンコーダを用いて構成しても良い。
【００１７】次に、データ発生回路１４は、メモリ部１
２の各ワードメモリから出力される一致検索信号の期待
値、またはエンコーダ部２０に入力する任意のデータを
発生するものである。ここで、図２に示すブロック図を
用いてデータ発生回路１４について説明するが、本発明
のＣＡＭにおいては、このデータ発生回路１４に限定さ
れるものではない。同図に示すデータ発生回路１４は、
メモリ部１２のワードメモリ数（一致線の本数）に対応
する個数の記憶素子１４１、１４２、・・・、１４ｎを
備えるシフトレジスタである。同図に示すように、それ
ぞれの記憶素子１４１、１４２、・・・、１４ｎには、
リセット信号とシフト信号とが共通に入力され、記憶素
子１４１には入力データが入力され、それぞれの記憶素
子１４１、１４２、・・・、１４ｎからは出力データが
出力される。
２の各ワードメモリから出力される一致検索信号の期待
値、またはエンコーダ部２０に入力する任意のデータを
発生するものである。ここで、図２に示すブロック図を
用いてデータ発生回路１４について説明するが、本発明
のＣＡＭにおいては、このデータ発生回路１４に限定さ
れるものではない。同図に示すデータ発生回路１４は、
メモリ部１２のワードメモリ数（一致線の本数）に対応
する個数の記憶素子１４１、１４２、・・・、１４ｎを
備えるシフトレジスタである。同図に示すように、それ
ぞれの記憶素子１４１、１４２、・・・、１４ｎには、
リセット信号とシフト信号とが共通に入力され、記憶素
子１４１には入力データが入力され、それぞれの記憶素
子１４１、１４２、・・・、１４ｎからは出力データが
出力される。
【００１８】上述するリセット信号はデータ発生回路１
４を初期化する信号である。一致線から出力される一致
検索信号に応じて、あるいはエンコーダ部２０に入力す
る任意のデータとして、例えば、出力データが全て論理
「０」になるように回路を構成しても良いし、同様に、
全て論理「１」でも良いが、テストパターンを考慮し
て、出力データが論理「０１０１・・・」または「１０
１０・・・」となるように回路を構成するのが好まし
い。また、シフト信号は記憶素子１４１、１４２、・・
・、１４ｎの出力データを順次シフトする信号である。
即ち、シフト信号が入力されると、記憶素子１４１への
入力データが、その出力データとなる。また、記憶素子
１４１の前の出力データは、１つシフトされて記憶素子
１４２の出力データとなり、以下同様に、図中左側の前
の出力データは右側の出力データとなる。従って、この
ようなデータ発生回路１４を備えることにより、任意の
データを発生することができる。
４を初期化する信号である。一致線から出力される一致
検索信号に応じて、あるいはエンコーダ部２０に入力す
る任意のデータとして、例えば、出力データが全て論理
「０」になるように回路を構成しても良いし、同様に、
全て論理「１」でも良いが、テストパターンを考慮し
て、出力データが論理「０１０１・・・」または「１０
１０・・・」となるように回路を構成するのが好まし
い。また、シフト信号は記憶素子１４１、１４２、・・
・、１４ｎの出力データを順次シフトする信号である。
即ち、シフト信号が入力されると、記憶素子１４１への
入力データが、その出力データとなる。また、記憶素子
１４１の前の出力データは、１つシフトされて記憶素子
１４２の出力データとなり、以下同様に、図中左側の前
の出力データは右側の出力データとなる。従って、この
ようなデータ発生回路１４を備えることにより、任意の
データを発生することができる。
【００１９】次に、一致検出回路１６は、メモリ部１２
の各ワードメモリから出力される一致検索信号と、デー
タ発生回路１４から出力される出力データ（一致検索信
号の期待値）とが一致あるいは不一致することを検出す
るものである。例えば、データ発生回路１４の出力デー
タとして、メモリ部１２の各ワードメモリから出力され
る一致検索信号の期待値を設定し、一致検索信号と出力
データとが全て一致する場合に一致不一致信号としてハ
イレベルを出力し、逆に一致検索信号と出力データとが
１つでも不一致する場合にロウレベルを出力するものと
して以下の説明を続けるが、本発明のＣＡＭはこれに限
定されない。なお、一致検出回路１６の具体的な構成回
路は特に示さないが、従来公知のどのような回路をも適
用可能である。
の各ワードメモリから出力される一致検索信号と、デー
タ発生回路１４から出力される出力データ（一致検索信
号の期待値）とが一致あるいは不一致することを検出す
るものである。例えば、データ発生回路１４の出力デー
タとして、メモリ部１２の各ワードメモリから出力され
る一致検索信号の期待値を設定し、一致検索信号と出力
データとが全て一致する場合に一致不一致信号としてハ
イレベルを出力し、逆に一致検索信号と出力データとが
１つでも不一致する場合にロウレベルを出力するものと
して以下の説明を続けるが、本発明のＣＡＭはこれに限
定されない。なお、一致検出回路１６の具体的な構成回
路は特に示さないが、従来公知のどのような回路をも適
用可能である。
【００２０】次に、セレクタ１８は、メモリ部１２の各
ワードメモリから出力される一致検索信号と、データ発
生回路１４から出力される出力データ（エンコーダ部へ
の任意の入力データ）とのいずれか一方を、選択信号に
基づいて選択出力し、その出力信号をエンコーダ部２０
へ入力するものである。例えば、選択信号がハイレベル
の時にデータ発生回路１４から出力される出力データが
選択出力され、逆にロウレベルの時にメモリ部１２の各
ワードメモリから出力される一致検索信号が選択出力さ
れるものとして以下の説明を続けるが、本発明のＣＡＭ
はこれに限定されない。なお、セレクタ１８の具体的な
構成回路は特に示さないが、従来公知のどのような回路
も適用可能である。
ワードメモリから出力される一致検索信号と、データ発
生回路１４から出力される出力データ（エンコーダ部へ
の任意の入力データ）とのいずれか一方を、選択信号に
基づいて選択出力し、その出力信号をエンコーダ部２０
へ入力するものである。例えば、選択信号がハイレベル
の時にデータ発生回路１４から出力される出力データが
選択出力され、逆にロウレベルの時にメモリ部１２の各
ワードメモリから出力される一致検索信号が選択出力さ
れるものとして以下の説明を続けるが、本発明のＣＡＭ
はこれに限定されない。なお、セレクタ１８の具体的な
構成回路は特に示さないが、従来公知のどのような回路
も適用可能である。
【００２１】以下に、上述する本発明のＣＡＭ１０のメ
モリ部１２および一致線のテスト方法について説明す
る。このテストは、メモリ部１２、データ発生回路１４
および一致検出回路１６を用いて行う。まず、データ発
生回路１４の出力データが一致検索信号の期待値として
論理「１０１０・・・」となるように設定する。例え
ば、上述するように、リセット信号により出力データが
論理「１０１０・・・」となるように回路を構成してお
けば、リセット信号を入力するだけでこのように設定す
ることができ好ましい。続いて、それぞれのワードメモ
リに、偶数ワードメモリが一致検出され、かつ奇数ワー
ドメモリが不一致検出されるように、記憶データと検索
データとを設定して、一致検索を行う。このような一致
検索パターンは無限に存在するが、例えば偶数ワードメ
モリに論理「０」、奇数ワードメモリに論理「１」を書
き込み、検索データとして論理「０」を与えて一致検索
を行えば良い。
モリ部１２および一致線のテスト方法について説明す
る。このテストは、メモリ部１２、データ発生回路１４
および一致検出回路１６を用いて行う。まず、データ発
生回路１４の出力データが一致検索信号の期待値として
論理「１０１０・・・」となるように設定する。例え
ば、上述するように、リセット信号により出力データが
論理「１０１０・・・」となるように回路を構成してお
けば、リセット信号を入力するだけでこのように設定す
ることができ好ましい。続いて、それぞれのワードメモ
リに、偶数ワードメモリが一致検出され、かつ奇数ワー
ドメモリが不一致検出されるように、記憶データと検索
データとを設定して、一致検索を行う。このような一致
検索パターンは無限に存在するが、例えば偶数ワードメ
モリに論理「０」、奇数ワードメモリに論理「１」を書
き込み、検索データとして論理「０」を与えて一致検索
を行えば良い。
【００２２】続いて、論理「０」および「１」を反転し
て同様なテストを行う。具体的には、データ発生回路１
４の出力データが一致検索信号の期待値として論理「０
１０１・・・」となるように設定する。例えば、上述す
る出力データの設定から、記憶素子１４１への入力デー
タとして論理「０」を与え、シフト信号により１つシフ
トすることにより簡単に設定することができる。続い
て、それぞれのワードメモリに、偶数ワードメモリが不
一致検出され、かつ奇数ワードメモリが一致検出される
ように、記憶データと検索データとを設定して、一致検
索を行う。例えば上述する記憶データの状態、即ち、偶
数ワードメモリに論理「０」、奇数ワードメモリに論理
「１」が既に書き込まれている状態で、検索データとし
て論理「１」を与えて一致検索を行えば良い。
て同様なテストを行う。具体的には、データ発生回路１
４の出力データが一致検索信号の期待値として論理「０
１０１・・・」となるように設定する。例えば、上述す
る出力データの設定から、記憶素子１４１への入力デー
タとして論理「０」を与え、シフト信号により１つシフ
トすることにより簡単に設定することができる。続い
て、それぞれのワードメモリに、偶数ワードメモリが不
一致検出され、かつ奇数ワードメモリが一致検出される
ように、記憶データと検索データとを設定して、一致検
索を行う。例えば上述する記憶データの状態、即ち、偶
数ワードメモリに論理「０」、奇数ワードメモリに論理
「１」が既に書き込まれている状態で、検索データとし
て論理「１」を与えて一致検索を行えば良い。
【００２３】ここで、１回目の一致検索を行った時、回
路および配線に不良が存在しなければ、偶数ワードメモ
リの一致線には論理「１」、即ち、一致検出された一致
検索信号が、奇数ワードメモリの一致線には論理
「０」、即ち、不一致検出された一致検索信号が出力さ
れ、一致検索信号の期待値としての出力データには論理
「１０１０・・・」が出力されるはずである。同様に、
２回目の一致検索を行った時、偶数ワードメモリの一致
線には論理「０」の一致検索信号が、奇数ワードメモリ
の一致線には論理「１」の一致検索信号が出力され、出
力データには論理「０１０１・・・」が出力されるはず
である。
路および配線に不良が存在しなければ、偶数ワードメモ
リの一致線には論理「１」、即ち、一致検出された一致
検索信号が、奇数ワードメモリの一致線には論理
「０」、即ち、不一致検出された一致検索信号が出力さ
れ、一致検索信号の期待値としての出力データには論理
「１０１０・・・」が出力されるはずである。同様に、
２回目の一致検索を行った時、偶数ワードメモリの一致
線には論理「０」の一致検索信号が、奇数ワードメモリ
の一致線には論理「１」の一致検索信号が出力され、出
力データには論理「０１０１・・・」が出力されるはず
である。
【００２４】これらの一致検索信号とその期待値はとも
に一致検出回路１６に入力され、一致検出され、一致不
一致信号にハイレベルが出力される。従来のＣＡＭ３０
のテスト方法では、一致あるいは不一致検出されたこと
を確認するために、ハイレベルが出力されている全ての
一致検索信号に対応する一致アドレス信号を出力させて
確認していたため、ｎワードメモリを有するＣＡＭ３０
のテストにはｎサイクルが必要であった。これに対し、
本発明のＣＡＭ１０のメモリ部１２および一致線のテス
ト方法は、一致検出回路１６から出力される一致不一致
信号のレベルを確認するだけで、一致あるいは不一致検
出されたことを確認することができるため、メモリ部１
２および一致線のテストを、ワードメモリ数に係わらず
短いテスト時間、具体的には数サイクルで簡単に行うこ
とができる。
に一致検出回路１６に入力され、一致検出され、一致不
一致信号にハイレベルが出力される。従来のＣＡＭ３０
のテスト方法では、一致あるいは不一致検出されたこと
を確認するために、ハイレベルが出力されている全ての
一致検索信号に対応する一致アドレス信号を出力させて
確認していたため、ｎワードメモリを有するＣＡＭ３０
のテストにはｎサイクルが必要であった。これに対し、
本発明のＣＡＭ１０のメモリ部１２および一致線のテス
ト方法は、一致検出回路１６から出力される一致不一致
信号のレベルを確認するだけで、一致あるいは不一致検
出されたことを確認することができるため、メモリ部１
２および一致線のテストを、ワードメモリ数に係わらず
短いテスト時間、具体的には数サイクルで簡単に行うこ
とができる。
【００２５】次に、本発明のＣＡＭ１０のエンコーダ部
２０のテスト方法について説明する。このテストは、デ
ータ発生回路１４、セレクタ１８およびデコーダ部２０
を用いて行う。まず、セレクタ１８に入力される選択信
号をハイレベルに設定する。これにより、セレクタ１８
の出力信号としてデータ発生回路１４の出力データが選
択されるため、データ発生回路１４で発生される任意の
出力データをエンコーダ部２０に入力することができ
る。続いて、データ発生回路１４において、エンコーダ
部２０への入力データとなる任意の出力データを設定す
る。設定の方法は既に述べたとおりである。設定するデ
ータ発生回路１４の出力データは任意であるが、例えば
出力データの全てのビットに論理「０」または「１」を
設定したり、あるいは出力データとして論理「１０１０
・・・」や論理「０１０１・・・」等のパターンを設定
するのが好ましい。続いて、エンコーダ部２０から一致
アドレス信号を読み出し、この一致アドレス信号がデー
タ発生回路１４で設定した出力データに対応しているこ
とを確認することにより、エンコーダ部２０の機能を確
認することができる。
２０のテスト方法について説明する。このテストは、デ
ータ発生回路１４、セレクタ１８およびデコーダ部２０
を用いて行う。まず、セレクタ１８に入力される選択信
号をハイレベルに設定する。これにより、セレクタ１８
の出力信号としてデータ発生回路１４の出力データが選
択されるため、データ発生回路１４で発生される任意の
出力データをエンコーダ部２０に入力することができ
る。続いて、データ発生回路１４において、エンコーダ
部２０への入力データとなる任意の出力データを設定す
る。設定の方法は既に述べたとおりである。設定するデ
ータ発生回路１４の出力データは任意であるが、例えば
出力データの全てのビットに論理「０」または「１」を
設定したり、あるいは出力データとして論理「１０１０
・・・」や論理「０１０１・・・」等のパターンを設定
するのが好ましい。続いて、エンコーダ部２０から一致
アドレス信号を読み出し、この一致アドレス信号がデー
タ発生回路１４で設定した出力データに対応しているこ
とを確認することにより、エンコーダ部２０の機能を確
認することができる。
【００２６】従来のＣＡＭ３０のテスト方法は、メモリ
部１２のそれぞれのワードメモリに記憶データを書き込
み、一致検索を行い、所望の一致検索信号を出力させ
て、この一致検索信号に対応する一致アドレス信号がエ
ンコーダ部２０から出力されることを確認することによ
り、エンコーダ部２０が正常動作していることを確認し
ていた。従って、エンコーダ部２０へ所望の入力データ
を与えるためには、メモリ部１２のデータを考慮して検
索データを設定して一致検索を行う必要があった。これ
に対し、本発明のＣＡＭ１０のエンコーダ部２０のテス
ト方法は、データ発生回路１４を備えることにより、エ
ンコーダ部２０へ所望の入力データを与えることができ
るため、一致検索信号の設定を容易に短時間で行うこと
ができ、エンコーダ部２０が正常動作していることを、
短いテスト時間で簡単に確認することができる。なお、
本発明のＣＡＭおよびそのテスト方法の一実施例を説明
したが、本発明のＣＡＭおよびそのテスト方法はこれに
限定されるものではない。
部１２のそれぞれのワードメモリに記憶データを書き込
み、一致検索を行い、所望の一致検索信号を出力させ
て、この一致検索信号に対応する一致アドレス信号がエ
ンコーダ部２０から出力されることを確認することによ
り、エンコーダ部２０が正常動作していることを確認し
ていた。従って、エンコーダ部２０へ所望の入力データ
を与えるためには、メモリ部１２のデータを考慮して検
索データを設定して一致検索を行う必要があった。これ
に対し、本発明のＣＡＭ１０のエンコーダ部２０のテス
ト方法は、データ発生回路１４を備えることにより、エ
ンコーダ部２０へ所望の入力データを与えることができ
るため、一致検索信号の設定を容易に短時間で行うこと
ができ、エンコーダ部２０が正常動作していることを、
短いテスト時間で簡単に確認することができる。なお、
本発明のＣＡＭおよびそのテスト方法の一実施例を説明
したが、本発明のＣＡＭおよびそのテスト方法はこれに
限定されるものではない。
【００２７】
【発明の効果】以上詳細に説明した様に、本発明のＣＡ
Ｍは、データ発生回路を有し、少なくともセレクタまた
は一致検出回路のいずれか一方、あるいは両方を有する
テスト回路を備えるものである。メモリ部のテストを行
う際に、データ発生回路の出力データに一致検索信号の
期待値を設定し、一致検索を行った後、メモリ部から出
力される一致検索信号と、データ発生回路に設定された
出力データとを一致検出回路で一致検出することによ
り、メモリ部および一致検索信号の正常動作を確認する
ことができる。また、エンコーダ部のテストを行う際
に、データ発生回路の出力データにエンコーダ部への入
力データを設定し、エンコーダ部から入力データに対応
する一致アドレス信号を出力させることにより、エンコ
ーダ部の正常動作を確認することができる。従って、本
発明のＣＡＭによれば、テスト回路を備えることによ
り、メモリ部とエンコーダ部とを独立に、短時間で簡単
にテストすることができる。
Ｍは、データ発生回路を有し、少なくともセレクタまた
は一致検出回路のいずれか一方、あるいは両方を有する
テスト回路を備えるものである。メモリ部のテストを行
う際に、データ発生回路の出力データに一致検索信号の
期待値を設定し、一致検索を行った後、メモリ部から出
力される一致検索信号と、データ発生回路に設定された
出力データとを一致検出回路で一致検出することによ
り、メモリ部および一致検索信号の正常動作を確認する
ことができる。また、エンコーダ部のテストを行う際
に、データ発生回路の出力データにエンコーダ部への入
力データを設定し、エンコーダ部から入力データに対応
する一致アドレス信号を出力させることにより、エンコ
ーダ部の正常動作を確認することができる。従って、本
発明のＣＡＭによれば、テスト回路を備えることによ
り、メモリ部とエンコーダ部とを独立に、短時間で簡単
にテストすることができる。
【図１】 本発明のＣＡＭの一実施例のブロック図であ
る。
る。
【図２】 本発明のＣＡＭに用いられるデータ発生回路
の一実施例のブロック図である。
の一実施例のブロック図である。
【図３】 従来のＣＡＭの一例のブロック図である。
１０、３０ ＣＡＭ（内容アドレス式メモリ） １２ メモリ部 １４ データ発生回路 １４１、１４２、・・・、１４ｎ 記憶素子 １６ 一致検出回路 １８ セレクタ ２０ （プライオリティー）エンコーダ部 ２２１、２２２、・・・、２２ｎ 一致線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−228199（ＪＰ，Ａ) 特開 平５−128900（ＪＰ，Ａ) 特開 平８−147999（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 29/00 G11C 15/04
Claims (4)
- 【請求項１】検索データと記憶データとの一致検索を行
い、各ワードメモリ毎に一致検索信号を出力するメモリ
部と、当該メモリ部の各ワードメモリから出力される一
致検索信号の期待値として所望の出力データを発生する
データ発生回路と、前記一致検索信号および前記出力デ
ータの一致検出を行い、一致不一致信号を出力する一致
検出回路と、前記一致検索信号に応じた一致アドレス信
号を出力するエンコーダ部とを有することを特徴とする
内容アドレス式メモリ。 - 【請求項２】検索データと記憶データとの一致検索を行
い、各ワードメモリ毎に一致検索信号を出力するメモリ
部と、後出エンコーダ部に入力する任意のデータとして
所望の出力データを発生するデータ発生回路と、前記一
致検索信号または前記出力データのいずれか一方を選択
出力するセレクタと、当該セレクタが選択出力する前記
一致検索信号または前記出力データに応じた一致アドレ
ス信号を出力するエンコーダ部とを有することを特徴と
する内容アドレス式メモリ。 - 【請求項３】検索データと記憶データとの一致検索を行
い、各ワードメモリ毎に一致検索信号を出力するメモリ
部と、当該メモリ部の各ワードメモリから出力される一
致検索信号の期待値、または後出エンコーダ部に入力す
る任意のデータとして所望の出力データを発生するデー
タ発生回路と、前記一致検索信号または前記出力データ
のいずれか一方を選択出力するセレクタと、前記一致検
索信号および前記出力データの一致検出を行い、一致不
一致信号を出力する一致検出回路と、前記セレクタが選
択出力する前記一致検索信号または前記出力データに応
じた一致アドレス信号を出力するエンコーダ部とを有す
ることを特徴とする内容アドレス式メモリ。 - 【請求項４】前記データ発生回路は、リセット時に、１
ビット毎に論理０および論理１が交互に並んだ出力デー
タを発生する請求項１〜３のいずれかに記載の内容アド
レス式メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009674A JP3004886B2 (ja) | 1995-01-25 | 1995-01-25 | 内容アドレス式メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009674A JP3004886B2 (ja) | 1995-01-25 | 1995-01-25 | 内容アドレス式メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203299A JPH08203299A (ja) | 1996-08-09 |
| JP3004886B2 true JP3004886B2 (ja) | 2000-01-31 |
Family
ID=11726769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009674A Expired - Fee Related JP3004886B2 (ja) | 1995-01-25 | 1995-01-25 | 内容アドレス式メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3004886B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3484093B2 (ja) * | 1999-02-01 | 2004-01-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 連想メモリ |
| KR100518599B1 (ko) * | 2003-11-03 | 2005-10-04 | 삼성전자주식회사 | 우선 순위 엔코더의 결함 여부 테스트가 가능한 캠 및우선 순위 엔코더의 결함 여부 테스트 방법 |
| KR102497837B1 (ko) * | 2021-06-28 | 2023-02-09 | 울산과학기술원 | 3진 메모리 셀에 기반한 tcam 장치 |
-
1995
- 1995-01-25 JP JP7009674A patent/JP3004886B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08203299A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5400342A (en) | Semiconductor memory having test circuit and test method thereof | |
| US5644578A (en) | Failure memory device | |
| JPH0676598A (ja) | 半導体記憶装置 | |
| IL102967A (en) | A programmable memory control device and method that includes error control and test functions | |
| KR0167677B1 (ko) | 다중 비트 테스트를 위한 패턴 발생기를 가지는 메모리 테스트 시스템 | |
| US7139946B2 (en) | Method and test circuit for testing memory internal write enable | |
| US5216673A (en) | Semiconductor memory tester | |
| JPH10170607A (ja) | 半導体デバイスのテスト装置 | |
| KR19990082664A (ko) | 메모리 시험 장치 | |
| US7464309B2 (en) | Method and apparatus for testing semiconductor memory device and related testing methods | |
| JP3004886B2 (ja) | 内容アドレス式メモリ | |
| JP2953737B2 (ja) | 複数ビット並列テスト回路を具備する半導体メモリ | |
| JP2002312252A (ja) | メモリ診断装置及び診断方法 | |
| US6611929B1 (en) | Test circuit for memory | |
| US6092227A (en) | Test circuit | |
| JP3866345B2 (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
| JPH0512900A (ja) | テスト機能を有する半導体記憶装置及びそのテスト方法 | |
| KR100518599B1 (ko) | 우선 순위 엔코더의 결함 여부 테스트가 가능한 캠 및우선 순위 엔코더의 결함 여부 테스트 방법 | |
| KR100491273B1 (ko) | 테스트장치및이를포함한랜덤액세스메모리장치 | |
| US6836440B2 (en) | Method of checking electrical connections between a memory module and a semiconductor memory chip | |
| JPH11250698A (ja) | 半導体記憶装置の並列テスト回路装置およびテスト回路 装置 | |
| JPH06325600A (ja) | メモリ用テストパタン生成回路 | |
| KR100459690B1 (ko) | 직접 액세스 모드 테스트를 위한 반도체 메모리장치 및 그테스트 방법 | |
| JPH08147999A (ja) | 内容アドレス式メモリのテスト方法 | |
| JPH0528058A (ja) | メモリアドレスバス試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991019 |
|
| LAPS | Cancellation because of no payment of annual fees |