JP2993645B2 - 4 phase demodulation circuit - Google Patents
4 phase demodulation circuitInfo
- Publication number
- JP2993645B2 JP2993645B2 JP1305094A JP30509489A JP2993645B2 JP 2993645 B2 JP2993645 B2 JP 2993645B2 JP 1305094 A JP1305094 A JP 1305094A JP 30509489 A JP30509489 A JP 30509489A JP 2993645 B2 JP2993645 B2 JP 2993645B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- qpsk
- phase
- data information
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、衛星放送受信機において、音声信号を復調
するための4位相復調回路に関するものである。The present invention relates to a four-phase demodulation circuit for demodulating an audio signal in a satellite broadcast receiver.
「従来の技術」 一般に、衛星放送受信機は、第5図に示すように、放
送衛星(1)からの電波をパラボラアンテナ(2)で受
信し、BSコンバータ(3)で1G Hz帯の中間周波数帯に
変換し、BSチューナ(4)に送られる。このBSチューナ
(4)では選局回路(5)により希望するチャンネルを
選択し、FM復調回路(6)でFM復調をした後、映像−音
声分離回路(7)で映像信号と音声信号に分離する。こ
のうち、映像信号はデエンファシス回路(8)、エネル
ギー拡散信号除去回路(9)によってもとの映像信号を
再生し、テレビ受像機(10)の映像入力端子(11)に加
える。他方、音声信号は4位相復調(以下QPSKという)
回路(12)、PCM復調回路(13)によって復調し、デエ
ンファシス回路(14)によってもとの音声信号に再生す
る。そして前記テレビ受像機(10)の音声入力端子(1
5)に加える。このようにして衛星放送の受信を可能と
する。[Prior Art] Generally, as shown in FIG. 5, a satellite broadcast receiver receives a radio wave from a broadcast satellite (1) with a parabolic antenna (2). It is converted to a frequency band and sent to the BS tuner (4). In the BS tuner (4), a desired channel is selected by a tuning circuit (5), FM demodulation is performed by an FM demodulation circuit (6), and then separated into a video signal and an audio signal by a video-audio separation circuit (7). I do. The video signal is reproduced from the original video signal by a de-emphasis circuit (8) and an energy diffusion signal removal circuit (9), and is applied to a video input terminal (11) of a television receiver (10). On the other hand, audio signals are four-phase demodulated (hereinafter referred to as QPSK)
The signal is demodulated by a circuit (12) and a PCM demodulation circuit (13), and the original audio signal is reproduced by a de-emphasis circuit (14). The audio input terminal (1) of the television receiver (10)
Add to 5). In this way, satellite broadcasting can be received.
以上のような衛星放送受信機において、QPSK回路(1
2)は、第4図のように構成され、音声信号の復調をア
ナログ処理していた。この従来のQPSK回路(12)におい
て、QPSK信号は、乗算器(17)(18)、LPF(19)(2
0)を通り、2値化器(21)(22)と位相差検出器(2
3)に送られる。位相差検出器(23)では、QPSK信号の
発生側の搬送波の位相と、搬送波再生回路としてのVCO
(24)から発生する再生搬送波の位相差を比較し、その
差が0となるようにループフィルタ(35)を介してVCO
(24)に制御信号を加える。このVCO(24)からの発振
信号は、一方の乗算器(17)に−90゜移相器(25)を介
して送られ、また他方の乗算器(18)にそのまま送られ
て入力したQPSK信号と乗算される。そして位相差が次第
に0になって、復調信号として2値化器(21)(22)か
ら出力する。なお、(26)はビットクロック再生回路で
ある。In the above satellite broadcasting receiver, the QPSK circuit (1
2) is configured as shown in FIG. 4, and performs analog processing on demodulation of an audio signal. In this conventional QPSK circuit (12), the QPSK signal is divided into multipliers (17) (18), LPF (19) (2
0), the binarizers (21) and (22) and the phase difference detector (2
Sent to 3). In the phase difference detector (23), the phase of the carrier on the generation side of the QPSK signal and the VCO
The phase difference of the reproduced carrier generated from (24) is compared, and the VCO is passed through the loop filter (35) so that the difference becomes zero.
Apply control signal to (24). The oscillation signal from this VCO (24) is sent to one multiplier (17) via a -90 ° phase shifter (25), and is sent to the other multiplier (18) as it is to input the QPSK signal. Multiplied by the signal. Then, the phase difference gradually becomes 0, and is output from the binarizers (21) and (22) as demodulated signals. (26) is a bit clock recovery circuit.
しかるに、従来のQPSK回路(12)は、すべてアナログ
信号で処理していたので、回路パラメータにばらつきが
あること、動作がやや不安定であること、VCO(24)か
らの出力は正弦波であるため−90゜移相器(25)での移
相量に誤差が生じることなどの問題があった。However, since the conventional QPSK circuit (12) processes all analog signals, there are variations in circuit parameters, operation is somewhat unstable, and the output from the VCO (24) is a sine wave. Therefore, there is a problem that an error occurs in the phase shift amount in the −90 ° phase shifter (25).
そこで、本出願人は、第3図に示すように、QPSKの復
調をディジタルで行うことによって従来の問題点を解決
するような回路を提案した。Therefore, as shown in FIG. 3, the present applicant has proposed a circuit that solves the conventional problems by digitally demodulating QPSK.
第4図の回路と異なる点は、QPSK入力端子(16)とデ
ィジタル形乗算器(27)(28)の間に、A/D変換器(3
1)を挿入し、また、乗算器(27)(28)とLPF(29)
(30)はそれぞれディジタル形を用いたことである。The difference from the circuit of FIG. 4 is that the A / D converter (3) is connected between the QPSK input terminal (16) and the digital multipliers (27) and (28).
1) Insert and also multipliers (27) (28) and LPF (29)
(30) is the use of the digital form.
このようなディジタル処理を行う構成とすることによ
って、問題点を解決している。The problem is solved by adopting a configuration for performing such digital processing.
しかし、それでも若干の問題がある。すなわち、移相
器(25)、乗算器(27)(28)、LPF(29)(30)の部
分をIC化することの困難さである。However, there are still some problems. That is, it is difficult to integrate the phase shifter (25), the multipliers (27) and (28), and the LPFs (29) and (30) into ICs.
本発明は、この部分を簡単な構成でIC化することを目
的とするものである。The object of the present invention is to make this part an IC with a simple configuration.
「課題を解決するための手段」 本発明は、QPSK入力端子に入力したQPSK信号を2つに
分岐し、このQPSK信号からデータ情報抜き出し手段によ
りそれぞれ90゜の位相差を有する2つのデータ情報成分
を抜き出し、この2つのデータ情報成分をデータ情報判
別のために復調出力端子へ送り、前記QPSK信号を位相検
出器を介してVCOへ送り、このVCOの信号を移相器へ送
り、この移相器からデータ情報抜き出し信号を前記デー
タ情報抜き出し手段へ送るとともに、入力した搬送波と
再生搬送波の位相差が0となるように制御する前記位相
検出器へ帰還するようにしたものにおいて、前記QPSK入
力端子の後段に、A/D変換器を介在し、前記データ情報
抜き出し手段は、QPSK入力信号のディジタル信号を入力
とし、90゜位相差を持った再生搬送波信号をそれぞれデ
ータ情報抜き出し信号とする2個のD−FF回路からな
り、前記移相器は、前記VCOからの搬送波の4倍の周波
数の再生搬送波をクロックとして作動する少なくとも3
個のD−FF回路を主体とし、各D−FF回路から順次π/2
ずつの位相差を有する信号を出力するように構成したシ
フトレジスタからなり、前記位相検出器は、前記シフト
レジスタの出力に基づきπ/2毎に発生する鋸歯状波と、
前記QPSK入力信号の位相検出基準点となるサンプルパル
スとの時間軸の一致点をホールドして鋸歯状波のレベル
を検出し、そのレベルが生成した鋸歯状波の設定された
中間位置のとき、QPSK波と再生搬送波の位相が互いに一
致しているものとするための出力を前記VCOの制御信号
とすることを特徴とする4位相復調回路である。"Means for Solving the Problems" The present invention provides two data information components each having a phase difference of 90 ° by splitting a QPSK signal input to a QPSK input terminal into two, and extracting the data information from the QPSK signal. The two data information components are sent to a demodulation output terminal for data information discrimination, the QPSK signal is sent to a VCO via a phase detector, and the VCO signal is sent to a phase shifter. A data information extraction signal is sent from the detector to the data information extraction means, and the phase difference between the input carrier and the reproduced carrier is fed back to the phase detector which controls the phase difference to be 0. In the subsequent stage, an A / D converter is interposed, and the data information extracting means receives the digital signal of the QPSK input signal and converts the reproduced carrier signal having a 90 ° phase difference into data. Consists of two D-FF circuits to broadcast extracting signal, said phase shifter is at least 3 for operating the four times the frequency of the reproduced carrier of the carrier from the VCO as a clock
D-FF circuits, and π / 2
A phase shifter configured to output a signal having a phase difference between the phase shifter and the phase detector, a sawtooth wave generated every π / 2 based on the output of the shift register,
The level of the sawtooth wave is detected by holding the coincidence point of the time axis with the sample pulse serving as the phase detection reference point of the QPSK input signal, and when the level is at the set intermediate position of the generated sawtooth wave, A four-phase demodulation circuit characterized in that an output for making the phases of a QPSK wave and a reproduced carrier coincide with each other is used as the VCO control signal.
「作用」 QPSK信号をA/D変換器でディジタル量に変換し、QPSK
信号の位相検出基準点となるサンプルパルスをサンプル
ホールド回路に入力する。"Operation" The A / D converter converts the QPSK signal into a digital
A sample pulse serving as a signal phase detection reference point is input to a sample hold circuit.
VCOは、入力したQPSK波の4倍の周波数の再生搬送波
が出力して少なくとも3個、具体的には、4個のD−FF
回路からなるシフトレジスタのクロック端子に入力し、
各D−FF回路からは、順次90゜ずつ位相のずれた信号と
なって出力する。そして、データ情報抜き出し手段とし
ての2個のD−FF回路には、90゜の位相のずれた信号が
データ情報抜き出し用クロックとして送られる。また、
前記4個の各D−FF回路の再生搬送波は、論理回路を介
して位相検出器へ送られて90゜ずつ位相のずれた鋸歯状
波が発生する。また、位相検出器では、前記サンプルパ
ルスと鋸歯状波の時間軸が一致したときの鋸歯状波のレ
ベルを検出し、そのレベルが生成した鋸歯状波の設定さ
れた中間位置であるときは、QPSK波と再生搬送波の位相
が互いに一致していると判断する。もし、低い方又は高
い方にずれていれば、それに応じて再生搬送波の位相を
進め又は遅らせる必要がある。したがって、サンプルホ
ールド回路の出力をループフィルタ回路、D/A変換器を
介して制御信号としてVCOへ送る。そして、制御信号で
制御されたVCOからの信号が4個のD−FF回路のクロッ
ク信号として加えられる。以上の動作を位相差が0にな
るまで繰返す。データ情報抜き出し手段から90゜位相差
を持つデータの組合せを2値化器で2値化して復調出力
としてテレビ受信機へ送り、QPSK信号の位相を判別す
る。The VCO outputs a reproduced carrier wave having a frequency four times the frequency of the input QPSK wave and outputs at least three, specifically, four D-FFs.
Input to the clock terminal of the shift register
Each D-FF circuit sequentially outputs signals having a phase shift of 90 °. To the two D-FF circuits as the data information extracting means, a signal having a 90 ° phase shift is sent as a data information extracting clock. Also,
The reproduced carrier waves of each of the four D-FF circuits are sent to a phase detector via a logic circuit to generate saw-tooth waves having phases shifted by 90 °. Further, the phase detector detects the level of the sawtooth wave when the time axis of the sample pulse matches the time axis of the sawtooth wave, and when the level is at a set intermediate position of the generated sawtooth wave, It is determined that the phases of the QPSK wave and the reproduced carrier wave match each other. If it is shifted lower or higher, the phase of the recovered carrier needs to be advanced or delayed accordingly. Therefore, the output of the sample hold circuit is sent to the VCO as a control signal via the loop filter circuit and the D / A converter. Then, a signal from the VCO controlled by the control signal is added as a clock signal for the four D-FF circuits. The above operation is repeated until the phase difference becomes zero. A combination of data having a phase difference of 90 ° from the data information extracting means is binarized by a binarizer and sent to a television receiver as a demodulated output to determine the phase of the QPSK signal.
「実施例」 本発明の一実施例を第1図に基き説明する。Embodiment An embodiment of the present invention will be described with reference to FIG.
この第1図において、第3図と異なるところは、−90
゜移相器(25)、乗算器(27)(28)、LPF(29)(3
0)の部分が、6個のD−FF回路と1個のナンド回路と
で構成され、位相差検出器(23)が論理回路(40)、鋸
歯状波発生回路(41)、サンプルホールド回路(42)、
ループフィルタ(35)からなり、また、VCO(24)は、
搬送波の4倍の周波数の信号を出力することである。こ
のうち、2個のD−FF回路(36a)(36b)によってデー
タ情報抜き出し手段を構成し、4個のD−FF回路(38
a)〜(38d)からなるシフトレジスタとナンド回路(3
9)によって−90゜移相手段としての移相器(25)を構
成している。また、前述のように、VCO(24)は、第2
図(a)のように、入力QPSK信号の4倍の周波数の信号
を出力するようにしたので、(b1)(b2)(b3)(b4)
のように、90゜毎に位相のずれた再生搬送波が得られ、
これらの再生搬送波により、前記鋸歯状波発生回路(4
1)は、90゜毎に繰り返す第2図(c)のような鋸歯状
波を発生する。The difference between FIG. 1 and FIG.
相 Phase shifter (25), multiplier (27) (28), LPF (29) (3
The part (0) is composed of six D-FF circuits and one NAND circuit, and the phase difference detector (23) is a logic circuit (40), a sawtooth wave generation circuit (41), a sample hold circuit (42),
It consists of a loop filter (35), and the VCO (24)
This is to output a signal having a frequency four times the frequency of the carrier. Of these, two D-FF circuits (36a) (36b) constitute data information extracting means, and four D-FF circuits (38
a) to (38d) shift register and NAND circuit (3
9) constitutes a phase shifter (25) as -90 ° phase shift means. Also, as described above, the VCO (24)
(B1) (b2) (b3) (b4) As shown in Fig. (A), a signal having a frequency four times that of the input QPSK signal is output.
Thus, a reproduced carrier wave with a phase shift of every 90 ° is obtained,
With these reproduced carrier waves, the sawtooth wave generation circuit (4
1) generates a sawtooth wave as shown in FIG. 2 (c) which is repeated every 90 °.
(32)は、D/A変換器である。前記サンプルホールド
回路(42)にバイナリー1ビットのディジタル値の信号
を入力し、この信号に基づき得られたサンプルパルス
で、鋸歯状波発生回路(41)の鋸歯状波をサンプリング
して、前記D/A変換器(32)により、(g)に示すよう
な制御信号に戻すことをD/A変換といっている。(32) is a D / A converter. A signal of a binary 1-bit digital value is input to the sample and hold circuit (42), and a sawtooth wave of the sawtooth wave generation circuit (41) is sampled by a sample pulse obtained based on the signal to obtain the D signal. Returning to the control signal as shown in (g) by the / A converter (32) is called D / A conversion.
以上のような構成において、QPSK入力端子(16)に入
力した第2図(d)に示すようなQPSK信号をA/D変換器
(31)でバイナリー1ビットのディジタル量に変換す
る。即ち、第2図(d)からも明らかなように、QPSK信
号の1/2の振幅値でリミッタして(e)のようなパルス
とする。このパルス(e)がサンプルホールド回路(4
2)に入力して、このサンプルホールド回路(42)内で
(f)に示すような鋸歯状波ずれ検出用サンプルパルス
(f)を得て、鋸歯状波(c)のずれを検出する。ま
た、前記パルス(e)は、ディジタル乗算器とディジタ
ルLPFとして機能する2つのD−FF回路(36a)(36b)
に入力する。VCO(24)は、第2図(a)のように、入
力したQPSK波の4倍の周波数の再生搬送波を出力して4
個のD−FF回路(38a)〜(38d)からなるシフレジスタ
のクロック端子に入力し、各D−FF回路(38a)〜(38
d)からは、(b1)(b2)(b3)(b4)に示すような順
次90゜ずつ位相のずれた再生搬送波信号となって出力す
る。そして、D−FF回路(36a)と(36b)のCK端子に
は、(i1)、(i2)に示すように、90゜と180゜の位相
のずれた信号がデータ情報抜き出し用クロックとして送
られる。これらのクロック(i1)、(i2)は、それぞれ
前記(b1)(b2)に示した(38a)(38b)そのものであ
る。また、前記4個の各D−FF回路(38a)〜(38d)の
(b1)(b2)(b3)(b4)に示す再生搬送波は、論理回
路(40)を介して鋸歯状波発生回路(41)へ送られて
(c)に示すような90゜ずつ位相のずれた鋸歯状波が発
生し、サンプルホールド回路(42)へ送られる。このサ
ンプルホールド回路(42)では、A/D変換器(31)から
の信号に基づき得られたサンプルパルス(f)と鋸歯状
波(c)との時間軸が一致したときの鋸歯状波のレベル
を検出し、そのレベルが生成した鋸歯状波の設定した中
間値である振幅の1/2のときは、QPSK波と再生搬送波の
位相が互いに一致しているものとする。もし、位相が遅
れれば低い電圧がサンプルされ、また位相が進めば高い
電圧がサンプルされるが、このサンプルホールド回路
(42)の出力電圧をループフィルタ回路(35)、D/A変
換器(32)を介して制御信号としてVCO(24)へ送り、
ずれに応じて電圧を制御し、再生搬送波の位相を進めま
たは遅らせる。そして、制御信号で制御されたVCO(2
4)からの信号が4個のD−FF回路(38a)〜(38d)の
クロック信号として加えられる。以上の動作を位相差が
0になるまで繰返えしてD−FF回路(36a)と(36b)か
ら2値化信号(例えば、+を1、−を0として)が出力
し、復調出力として出力端子からテレビ受信機(10)へ
送られる。In the above configuration, the QPSK signal as shown in FIG. 2 (d) input to the QPSK input terminal (16) is converted into a binary 1-bit digital quantity by the A / D converter (31). That is, as is clear from FIG. 2 (d), the pulse is limited as shown in FIG. This pulse (e) is applied to the sample and hold circuit (4
2), a sample pulse (f) for detecting a sawtooth wave shift as shown in (f) is obtained in the sample and hold circuit (42), and the shift of the sawtooth wave (c) is detected. The pulse (e) is supplied to two D-FF circuits (36a) (36b) functioning as a digital multiplier and a digital LPF.
To enter. As shown in FIG. 2 (a), the VCO (24) outputs a reproduced carrier having a frequency four times the frequency of the input QPSK wave and
And input to the clock terminal of a shift register composed of the D-FF circuits (38a) to (38d).
From d), the reproduced carrier signals are sequentially shifted in phase by 90 ° as shown in (b1), (b2), (b3), and (b4) and output. Then, as shown in (i1) and (i2), signals with phases shifted by 90 ° and 180 ° are transmitted as clocks for extracting data information to the CK terminals of the D-FF circuits (36a) and (36b). Can be These clocks (i1) and (i2) are (38a) and (38b) themselves shown in (b1) and (b2), respectively. Reproduced carriers shown in (b1), (b2), (b3), and (b4) of the four D-FF circuits (38a) to (38d) are transmitted through a logic circuit (40) to a sawtooth wave generating circuit. The signal is sent to (41), and a sawtooth wave having a phase shift of 90 ° as shown in (c) is generated and sent to the sample and hold circuit (42). In the sample and hold circuit (42), when the time axis of the sample pulse (f) obtained based on the signal from the A / D converter (31) coincides with the time axis of the sawtooth wave (c), When the level is detected and the level is half the amplitude, which is the set intermediate value of the generated sawtooth wave, it is assumed that the phases of the QPSK wave and the reproduced carrier wave match each other. If the phase is delayed, a low voltage is sampled, and if the phase is advanced, a high voltage is sampled. The output voltage of the sample and hold circuit (42) is output to the loop filter circuit (35) and the D / A converter (32). ) To the VCO (24) as a control signal,
The voltage is controlled according to the deviation to advance or delay the phase of the reproduced carrier. Then, the VCO (2
The signal from 4) is added as clock signals for the four D-FF circuits (38a) to (38d). The above operation is repeated until the phase difference becomes 0, and the D-FF circuits (36a) and (36b) output binarized signals (for example, + is set to 1 and-is set to 0), and demodulated. Is sent from the output terminal to the television receiver (10).
この出力端子の出力がそれぞれ(1,1)なら(h1)の
ようにQPSK信号0゜と、(1,0)なら(h2)のようにQPS
K信号90゜と、(0,0)なら(h3)のようにQPSK信号180
゜と、(0,1)なら(h4)のようにQPSK信号270゜となっ
て、位相が判別できる。If the output of this output terminal is (1,1) respectively, QPSK signal 0 ゜ as (h1), and if (1,0), QPSK signal as (h2)
K signal 90 ゜ and QPSK signal 180 like (h3) for (0,0)
゜ and (0,1) become a QPSK signal 270 よ う as in (h4), and the phase can be determined.
「発明の効果」 本発明は、上述のようにQPSK入力端子の後段に、A/D
変換器を介在し、テータ情報抜き出し手段は、2個のD
−FF回路からなり、移相器は、少なくとも3個のD−FF
回路を主体とし、位相検出器は、シフトレジスタの出力
に基づきπ/2毎に発生する鋸歯状波と、QPSK入力信号の
位相検出基準点となるサンプルパルスとの時間軸の一致
点をホールドして鋸歯状波のレベルを検出し、そのレベ
ルが生成した鋸歯状波の設定された中間位置のとき、QP
SK波と再生搬送波の位相が互いに一致しているものとす
るための出力をVCOの制御信号とするように構成したの
で、従来の乗算器、LPF、移相器として機能する回路部
分をD−FF回路で構成でき、位相検出器の処理もディジ
タル処理が可能で、従って、IC化が容易にできるととも
に、データ情報抜き出しと、QPSK波と再生搬送波の位相
合わせとの動作がディジタル処理により確実で、安定化
する。[Effect of the Invention] As described above, the present invention provides an A / D
With the converter interposed, the data information extracting means includes two D
-FF circuit, and the phase shifter includes at least three D-FF circuits.
Mainly the circuit, the phase detector holds the point of coincidence of the time axis between the sawtooth wave generated every π / 2 based on the output of the shift register and the sample pulse that is the phase detection reference point of the QPSK input signal. To detect the level of the sawtooth wave, and when that level is at the set intermediate position of the generated sawtooth wave, QP
Since the output for assuming that the phase of the SK wave and the phase of the reproduced carrier coincide with each other is used as the control signal of the VCO, the circuit portion functioning as the conventional multiplier, LPF, and phase shifter is replaced by the D- It can be composed of an FF circuit, and the processing of the phase detector can be digitally processed.Therefore, it is possible to easily implement the IC, and the operation of extracting the data information and adjusting the phase of the QPSK wave and the reproduced carrier wave can be reliably performed by the digital processing. , Stabilize.
第1図は、本発明による4位相復調回路の一実施例を示
すブロック図、第2図は、波形図、第3図は、ディジタ
ル処理の4位相復調回路のブロック図、第4図は、従来
のアナログ処理の回路のブロック図、第5図は、一般的
な衛星放送受信機のブロック図である。 (1)……放送衛星、(2)……パラボラアンテナ、
(3)……BSコンバータ、(4)……BSチューナ、
(5)……選局回路、(6)……FM復調回路、(7)…
…映像−音声分離回路、(8)……デエンファシス回
路、(9)……エネルギー拡散信号除去回路、(10)…
…テレビ受像機、(11)……映像入力端子、(12)……
4位相復調回路、(13)…、(14)……デエンファシス
回路、(15)……音声入力端子、(16)……QPSK入力端
子、(17)(18)……乗算器、(19)(20)……LPF、
(21)(22)……2値化器、(23)……位相差検出器、
(24)……VCO、(25)……−90゜移相器、(26)……
ビットクロック再生回路、(27)(28)……乗算器、
(29)(30)……LPF、(31)……A/D変換器、(32)…
…D/A変換器、(33)(34)……出力端子、(35)……
ループフィルタ、(40)……論理回路、(41)……鋸歯
状波発生回路、(42)……サンプルホールド回路。FIG. 1 is a block diagram showing an embodiment of a four-phase demodulation circuit according to the present invention, FIG. 2 is a waveform diagram, FIG. 3 is a block diagram of a four-phase demodulation circuit for digital processing, and FIG. FIG. 5 is a block diagram of a conventional analog processing circuit, and FIG. 5 is a block diagram of a general satellite broadcast receiver. (1) Broadcast satellite, (2) Parabolic antenna,
(3) ... BS converter, (4) ... BS tuner,
(5) Tuning circuit, (6) FM demodulation circuit, (7)
... video-audio separation circuit, (8) ... de-emphasis circuit, (9) ... energy spread signal removal circuit, (10) ...
... TV receiver, (11) ... Video input terminal, (12) ...
Four-phase demodulation circuit, (13), (14) De-emphasis circuit, (15) Audio input terminal, (16) QPSK input terminal, (17) (18) Multiplier, (19) ) (20) ... LPF,
(21) (22) ... binarizer, (23) ... phase difference detector,
(24) VCO, (25) -90 ° phase shifter, (26)
Bit clock recovery circuit, (27) (28) Multiplier,
(29) (30) LPF, (31) A / D converter, (32)
… D / A converter, (33) (34) …… Output terminal, (35)…
Loop filter (40) Logic circuit (41) Sawtooth wave generation circuit (42) Sample hold circuit.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−215158(JP,A) 特開 昭54−80663(JP,A) 特開 昭54−21158(JP,A) 実開 平1−100548(JP,U) (58)調査した分野(Int.Cl.6,DB名) H04L 27/00 - 27/38 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-59-215158 (JP, A) JP-A-54-80663 (JP, A) JP-A-54-21158 (JP, A) 100548 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) H04L 27/00-27/38
Claims (2)
分岐し、このQPSK信号からデータ情報抜き出し手段によ
りそれぞれ90゜の位相差を有する2つのデータ情報成分
を抜き出し、この2つのデータ情報成分をデータ情報判
別のために復調出力端子へ送り、前記QPSK信号を位相検
出器を介してVCOへ送り、このVCOの信号を移相器へ送
り、この移相器からデータ情報抜き出し信号を前記デー
タ情報抜き出し手段へ送るとともに、入力した搬送波と
再生搬送波の位相差が0となるように制御する前記位相
検出器へ帰還するようにしたものにおいて、前記QPSK入
力端子の後段に、A/D変換器を介在し、前記データ情報
抜き出し手段は、QPSK入力信号のディジタル信号を入力
とし、90゜位相差を持った再生搬送波信号をそれぞれデ
ータ情報抜き出し信号とする2個のD−FF回路からな
り、前記移相器は、前記VCOからの搬送波の4倍の周波
数の再生搬送波をクロックとして作動する少なくとも3
個のD−FF回路を主体とし、各D−FF回路から順次π/2
ずつの位相差を有する信号を出力するように構成したシ
フトレジスタからなり、前記位相検出器は、前記シフト
レジスタの出力に基づきπ/2毎に発生する鋸歯状波と、
前記QPSK入力信号の位相検出基準点となるサンプルパル
スとの時間軸の一致点をホールドして鋸歯状波のレベル
を検出し、そのレベルが生成した鋸歯状波の設定された
中間位置のとき、QPSK波と再生搬送波の位相が互いに一
致しているものとするための出力を前記VCOの制御信号
とすることを特徴とする4位相復調回路。1. A QPSK signal input to a QPSK input terminal is branched into two, and two data information components each having a phase difference of 90 ° are extracted from the QPSK signal by data information extracting means. The component is sent to a demodulation output terminal for data information discrimination, the QPSK signal is sent to a VCO via a phase detector, the signal of this VCO is sent to a phase shifter, and a data information extraction signal is output from the phase shifter. While sending to the data information extracting means, in the feedback to the phase detector that controls the phase difference between the input carrier and the recovered carrier to be 0, A / D conversion after the QPSK input terminal The data information extracting means receives the digital signal of the QPSK input signal as input and sets two reproduced information carrier signals having a phase difference of 90 ° as the data information extracting signal. A D-FF circuit, and the phase shifter operates at least three times using a recovered carrier having a frequency four times the frequency of the carrier from the VCO as a clock.
D-FF circuits, and π / 2
A phase shifter configured to output a signal having a phase difference between the phase shifter and the phase detector, a sawtooth wave generated every π / 2 based on the output of the shift register,
The level of the sawtooth wave is detected by holding the coincidence point of the time axis with the sample pulse serving as the phase detection reference point of the QPSK input signal, and when the level is at the set intermediate position of the generated sawtooth wave, 4. A four-phase demodulation circuit, wherein an output for making the phases of a QPSK wave and a reproduced carrier coincide with each other is used as the VCO control signal.
分岐し、このQPSK信号からデータ情報抜き出し手段によ
りそれぞれ90゜の位相差を有する2つのデータ情報成分
を抜き出し、この2つのデータ情報成分をデータ情報判
別のために復調出力端子へ送り、前記QPSK信号を位相検
出器を介してVCOへ送り、このVCOの信号を移相器へ送
り、この移相器からデータ情報抜き出し信号を前記デー
タ情報抜き出し手段へ送るとともに、入力した搬送波と
再生搬送波の位相差が0となるように制御する前記位相
検出器へ帰還するようにしたものにおいて、前記QPSK入
力端子の後段に、A/D変換器を介在し、前記データ情報
抜き出し手段は、QPSK入力信号のディジタル信号を入力
とし、90゜位相差を持った再生搬送波信号をそれぞれデ
ータ情報抜き出し信号とする2個のD−FF回路からな
り、前記移相器は、前記VCOからの搬送波の4倍の周波
数の再生搬送波をクロックとして作動する4個のD−FF
回路を主体とし、各D−FF回路から順次π/2ずつの位相
差を有する信号を出力するように構成したシフトレジス
タからなり、前記位相検出器は、前記シフトレジスタの
出力に基づきπ/2毎に鋸歯状波を発生する鋸歯状波発生
回路と、前記QPSK入力信号の位相検出基準点となるサン
プルパルスと鋸歯状波出力との時間軸の一致点をホール
ドして鋸歯状波のレベルを検出し、そのレベルが生成し
た鋸歯状波の振幅の1/2のとき、QPSK波と再生搬送波の
位相が互いに一致しているものとするための出力を前記
VCOの制御信号とするサンプルホールド回路とからなる
ことを特徴とする4位相復調回路。2. A QPSK signal input to a QPSK input terminal is branched into two, and two data information components each having a phase difference of 90 ° are extracted from the QPSK signal by data information extracting means. The component is sent to a demodulation output terminal for data information discrimination, the QPSK signal is sent to a VCO via a phase detector, the signal of this VCO is sent to a phase shifter, and a data information extraction signal is output from the phase shifter. While sending to the data information extracting means, in the feedback to the phase detector that controls the phase difference between the input carrier and the recovered carrier to be 0, A / D conversion after the QPSK input terminal The data information extracting means receives the digital signal of the QPSK input signal as input and sets two reproduced information carrier signals having a phase difference of 90 ° as the data information extracting signal. A D-FF circuit, and the phase shifter comprises four D-FFs operating with a recovered carrier having a frequency four times the frequency of the carrier from the VCO as a clock.
A shift register configured to output a signal having a phase difference of π / 2 from each D-FF circuit sequentially from each D-FF circuit, and the phase detector detects π / 2 based on the output of the shift register. A sawtooth wave generating circuit for generating a sawtooth wave every time, and holding the coincidence point on the time axis between the sample pulse serving as the phase detection reference point of the QPSK input signal and the sawtooth wave output to reduce the level of the sawtooth wave. When the detected level is half the amplitude of the generated sawtooth wave, the output for assuming that the phases of the QPSK wave and the reproduced carrier wave match each other is output.
A four-phase demodulation circuit comprising a sample-and-hold circuit for controlling a VCO.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305094A JP2993645B2 (en) | 1989-11-24 | 1989-11-24 | 4 phase demodulation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305094A JP2993645B2 (en) | 1989-11-24 | 1989-11-24 | 4 phase demodulation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03165150A JPH03165150A (en) | 1991-07-17 |
JP2993645B2 true JP2993645B2 (en) | 1999-12-20 |
Family
ID=17941032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1305094A Expired - Lifetime JP2993645B2 (en) | 1989-11-24 | 1989-11-24 | 4 phase demodulation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2993645B2 (en) |
-
1989
- 1989-11-24 JP JP1305094A patent/JP2993645B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03165150A (en) | 1991-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0787145A (en) | Afc circuit | |
CN1146120A (en) | Digital carrier wave restoring device and method therefor in television signal receiver | |
JPH04502241A (en) | Method and apparatus for demodulating orthogonally modulated signals | |
KR100367636B1 (en) | Demodulator for demodulating digital broadcast signals | |
JP3366032B2 (en) | PLL circuit for carrier synchronization | |
JP2993645B2 (en) | 4 phase demodulation circuit | |
JP2932289B2 (en) | 4 phase demodulation circuit | |
JP2979326B2 (en) | 4 phase demodulation circuit | |
JP2932291B2 (en) | 4 phase demodulation circuit | |
JP2893496B2 (en) | Data transmission circuit | |
JP2932290B2 (en) | 4 phase demodulation circuit | |
JPS5892162A (en) | Method and apparatus for timing phase control | |
JP2932288B2 (en) | 4 phase demodulation circuit | |
JPH07143199A (en) | Digital signal demodulator | |
JPH03165148A (en) | 4-phase demodulation circuit | |
JP2785946B2 (en) | Satellite receiver | |
JPH02228849A (en) | Quadruple phase shift keying detection circuit | |
JP2986800B2 (en) | Multiplex transmission signal regeneration device | |
JP3487221B2 (en) | Clock recovery device and clock recovery method | |
JPH0750697A (en) | Four phases demodulation circuit and phase comparator of four phases demodulation circuit | |
JPH06268699A (en) | Clock phase controller | |
JPH10304276A (en) | Receiver for digital satellite broadcast | |
JPH07255016A (en) | Compatible receiver for analog and digital broadcast | |
EP1158706A1 (en) | RDS decoder for reducing the influence of noise peaks using a noise blanker | |
JPH01216686A (en) | Satellite broadcast reception circuit |