JP2991007B2 - キー取り出し装置及びキー取り出し方法及びソート処理装置及びデータベース処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、キーを用い
てソート処理を行うソート処理装置に関するものであ
る。

【０００２】

【従来の技術】図１６は従来のキー取り出し装置を示す
構成図である。従来のキー取り出し装置は主記憶装置１
及びデータ入力部２を備えている。データ書き込み制御
回路３はデータメモリ５へデータを書き込むためのタイ
ミング信号４を生成する。データメモリ５は主記憶装置
１上のデータを書き込む。プロセッサ６はデータの移
動、ソート処理の実行等を実施する。キーメモリ７はデ
ータメモリ５に書き込まれているレコードからキー部分
を抽出して書き込む。

【０００３】次に動作について説明する。主記憶装置１
上には、同一箇所にキー部分を含む複数の固定長レコー
ドが順番にならんでいる。図１６では、１レコードが７
ワードで構成されている固定長レコードを示している。
また、各レコードとも、キー部分は２ワード目から４ワ
ード目までの同一箇所にある例を示している。各レコー
ドは、主記憶装置１からキー取り出し装置のデータ入力
部２へ入力される。データ書き込み制御回路３はデータ
書き込みタイミング信号４を生成する。入力されたレコ
ードはデータ書き込みタイミング信号４のタイミング
で、順次データメモリ５へ書き込まれる。データメモリ
５への１レコードの書き込みが終了すると、プロセッサ
６はデータメモリ５に書き込まれているレコードの内容
からキー部分を抽出して読みだす。そしてプロセッサ６
は、読みだしたキー部分をキーメモリ７へ書き込む。そ
の後、プロセッサ６はキーメモリ７の内容を用いて、ソ
ート処理を実行する。

【０００４】

【発明が解決しようとする課題】従来のキー取り出し装
置は以上のように構成されている。したがって、データ
メモリからキーを抽出するためにプロセッサを使用しな
ければならない。このため、キーを抽出するのに必要な
時間がプロセッサのオーバヘッドとなる。このオーバー
ヘッドにより、処理速度の低下を招くなどの問題点があ
った。

【０００５】この発明は上記のような問題点を解消する
ためになされたものである。この発明は、データからキ
ーを高速に取り出すことの出来るキー取り出し装置を得
ることを目的とする。また、この発明は、データからキ
ーを高速に取り出すことの出来るキー取り出し方法を得
ることを目的とする。また、この発明は、キーを高速に
取り出すことの出来るソート処理装置及びデータベース
処理装置を得ることを目的とする。

【０００６】

【課題を解決するための手段】この発明に係るキー取り
出し装置は、レコードを１レコードづつ入力し、レコー
ドの格納場所へ転送するデータ入力手段を有する。ま
た、その１レコードに存在するキーの部分のみを記憶す
るキー記憶手段を有する。また、データ入力手段による
１レコードの入力と並行して、その１レコードに存在す
るキーの部分を取り出し、キー記憶手段に書き込むキー
書き込み手段を有するものである。

【０００７】また、この発明に係るキー取り出し方法
は、データを順次入力するデータ入力工程を有する。上
記データ入力工程により順次入力されるデータがキー部
分であるかを上記データ入力工程により入力するデータ
の入力時に判定する判定工程を有する。上記判定工程の
判定結果に基づいて、上記キー部分であると判定された
データを上記データ入力工程により入力するデータの入
力時に取り出す抽出工程を有する。

【０００８】また、この発明に係るソート処理装置及び
データベース処理装置は、上記キー取り出し装置を利用
してキー及びデータを高速に取り出す処理装置である。

【０００９】

【作用】この発明におけるキー取り出し装置は、データ
入力手段によりデータを１レコードづつ入力する。ま
た、キー記憶手段により１レコードに存在するキーの部
分を記憶する。また、キー書き込み手段によりデータ入
力手段による１レコードの入力と並行して、キー書き込
み手段により、その１レコードに存在するキーの部分の
みを取り出してキー記憶手段に書き込む。この発明にお
けるキー取り出し装置は、これらの手段により、キーの
部分をレコードから高速に取り出すことができるもので
ある。

【００１０】この発明におけるキー取り出し方法は、判
定工程がデータ入力工程により順次入力する各データが
キー部分であるか否かを入力と同時に判定する。従っ
て、抽出工程がデータの入力と同時にキー部分を抽出で
きる。

【００１１】また、この発明におけるソート処理装置及
びデータベース処理装置は、上記キー取り出し装置を利
用してキー及びデータを取り出すので高速処理ができ
る。

【００１２】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１は本発明のキー取り出し装置のデータ入力部
を示す構成図である。図において、キー書き込み制御回
路８はキー書き込みタイミング信号９を生成する。その
他の部分は、前述した例と同様のものである。

【００１３】図２はキー書き込み制御回路８の内部回路
を示す図である。図において、レコード長レジスタ８１
は１レコードの長さを保持する。キー先頭相対アドレス
レジスタ８２はキーの先頭アドレスの値をレコードの先
頭からの相対アドレスとして保持する。キー終了相対ア
ドレスレジスタ８３はキーの終了アドレスをレコードの
先頭からの相対アドレスとして保持する。レコード内デ
ータ相対アドレスカウンタ８４はレコード内データのア
ドレスをレコードの先頭からのデータ相対アドレスとし
てカウントする。このレコード内データ相対アドレスカ
ウンタ８４は、初期値を０とし、主記憶装置１から入力
したデータをデータメモリに書き込む毎にインクリメン
トされ、１レコード分のデータの転送が終了する毎に初
期値０になる。

【００１４】コンパレータ８５は、キー先頭相対アドレ
スレジスタ８２に保持されているキー先頭アドレスと、
レコード内データ相対アドレスカウンタ８４に保持され
ているデータ相対アドレスとを比較する。このコンパレ
ータ８５は比較結果が一致したときに一致信号を送出す
る。フリップフロップ８６は、上記コンパレータ８５か
ら出力された一致信号を１レコードの処理の終了時迄保
持しておく。コンパレータ８７は、キー終了相対アドレ
スレジスタ８３に保持されているキー終了アドレスと、
レコード内データ相対アドレスカウンタ８４に保持され
ているデータ相対アドレスとを比較する。コンパレータ
８７は比較結果が一致したときに一致信号を送出する。
フリップフロップ８８は、上記コンパレータ８７から出
力された一致信号を１レコードの処理の終了時迄保持し
ておく。

【００１５】アンドゲート８９は、キー書き込みタイミ
ング信号９を生成する。このキー書き込みタイミング信
号９はキーの先頭からキーの終了までのデータをデータ
メモリ５に書き込むタイミングに同期して出力される。

【００１６】コンパレータ９０は、レコード長レジスタ
８１の内容とレコード内データ相対アドレスカウンタ８
４の内容とを比較する。コンパレータ９０は比較結果に
基づき１レコードの終りを検出して、相対アドレスカウ
ンタ８４に対してリセット信号９１を出力する。

【００１７】又、キー位置記憶部８ａはキー先頭相対ア
ドレスレジスタ８２とキー終了相対アドレスレジスタ８
３を有し、キー位置を記憶する。カウント部８ｂは、入
力されるレコードのデータ位置をレコード内データ相対
アドレスカウンタ８４によりカウントする。比較部８ｃ
は、キー位置記憶部に記憶されたキー位置とカウント部
がカウントするデータ位置を比較する比較器８５、８７
と、比較器の比較結果を保持するフリップフロップ８
６、８８を有し、シグナル部８ｄは、比較部のフリップ
フロップ８６、８８に保持した比較結果に基づいて、デ
ータ入力のタイミングで、キーメモリ７に対してデータ
の書き込みを指示するタイミング信号を出力する。リセ
ット部は、レコード長レジスタ８１にレコード長を記憶
して、カウント部によるデータ位置がレコード長に達し
た場合、キー書き込み制御回路８をリセットする。

【００１８】次に動作について、図３を用いて説明す
る。図３は、キー書き込み制御回路８のタイミングチャ
ート図である。このタイミングチャート図は、図１に示
すようなレコードのデータを入力した場合のタイミング
チャートを示している。

【００１９】レコード長レジスタ８１、キー先頭相対ア
ドレスレジスタ８２、およびキー終了相対アドレスレジ
スタ８３には、それぞれに対してあらかじめレコード
長、キー先頭相対アドレス、およびキー終了相対アドレ
スを書き込んでおく。例えば、図１の場合は、レコード
長は７ワードである。レコードの先頭アドレスを０とす
ると、レコードの終了アドレスは６となる。レコードに
存在するキーは、２ワードめから長さ３ワードである。
キーの先頭アドレスは１、キーの終了アドレスは３にな
る。

【００２０】従って、動作開始時には、レコード長レジ
スタ８１の値は７となる。また、キー先頭相対アドレス
レジスタ８２の値は１となる。また、キー終了相対アド
レスレジスタ８３の値は３となる。

【００２１】データは、主記憶装置１からキー取り出し
装置の入力部２へ入力される。データ書き込み制御回路
３はデータ書き込みタイミング信号４を生成する。入力
されたデータは、データ書き込みタイミング信号４のタ
イミングで、順次データメモリ５へ書き込まれる。更
に、上記データ書き込みタイミング信号４はキー書き込
み制御回路８に入力される。データ書き込みタイミング
信号４は、データメモリ５へデータを書き込む毎に、レ
コード内データ相対アドレスカウンタ８４をインクリメ
ントする。

【００２２】時刻ｔ１までに、キーの先頭データの１ワ
ード前のデータ（図１において、ＲＥＣ０では「Ｄ０
０」をさす）をデータメモリ５に書き込む。時刻ｔ１以
降に、レコード内データ相対アドレスカウンタ８４の内
容と、キー先頭相対アドレスレジスタ８２の内容の一致
信号が、コンパレータ８５から出力される。したがっ
て、時刻ｔ２において、フリップフロップ８６がＯＮに
セットされる。ｔ２〜ｔ３の期間に次のデータであるキ
ーの先頭データ（ＲＥＣ０では「Ｋ００」）がデータメ
モリ５へ書き込まれる。このｔ２〜ｔ３の期間に、アン
ドゲート８９により、データ書き込みタイミング信号４
と同時にキー書き込みタイミング信号９が出力される。
このキー書き込みタイミング信号９によりキーの先頭デ
ータがキーメモリ７に書き込まれる。

【００２３】以降、キーの終了（ＲＥＣ０では「Ｋ０
２」）を検出するまでの間は、連続してキーがデータメ
モリ５とキーメモリ７に同時に書き込まれる。

【００２４】ｔ６〜ｔ７の期間に、キーの終了データを
データメモリ５に書き込む。このｔ６〜ｔ７の期間に、
レコード内データ相対アドレスカウンタ８４の内容とキ
ー終了相対アドレスレジスタ８３の内容との一致信号
が、コンパレータ８７から出力される。したがって、時
刻ｔ７において、フリップフロップ８８がＯＮにセット
される。そして、その次のデータ転送（ＲＥＣ０では
「Ｄ０１」）以降は、１レコード分のデータ転送が終了
するまでの間、キー書き込みタイミング信号９は出力さ
れない。

【００２５】時刻ｔ１０までに、１レコードの最後のデ
ータ（ＲＥＣ０では「Ｄ０３」）の転送が行われると、
時刻ｔ１０において、レコード長レジスタ８１の内容と
レコード内データ相対アドレスカウンタ８４の内容とが
一致する。したがって、コンパレータ９０を通してリセ
ット信号９１が送出される。リセット信号９１は、上記
相対アドレスカウンタ８４、フリップフロップ８６及び
８８をリセットする。こうしてキー書き込み制御回路８
が初期化される。次のレコードのデータをデータメモリ
５に書き込む時も上述と同一の動作となる。結果とし
て、データ内のキー部分のみが常にキーメモリ７に抽出
される。

【００２６】実施例２．実施例１では、キーの先頭アド
レスの値をレコードの先頭からの相対アドレスとして保
持しているキー先頭相対アドレスレジスタ８２と、キー
の終了アドレスをレコードの先頭からの相対アドレスと
して保持しているキー終了相対アドレスレジスタ８３を
有していたが、これらレジスタはメモリ構成にしておい
てもよい。メモリ構成にした場合には１レコード内に複
数のキー部分を設定することができる。この場合の例を
図４と図５に示す。

【００２７】図４において、主記憶装置１上のデータの
各レコードは７ワードから構成されている。１レコード
内には、２ワード目と３ワード目に１つのキーが存在す
る。及び６ワード目に１つのキーが存在する。すなわ
ち、１レコード内に合計２つのキーが存在する。

【００２８】図５に示すように、複数のキーの先頭相対
アドレスと終了相対アドレスを保持するために、複数キ
ー先頭相対アドレスメモリ９６と複数キー終了相対アド
レスメモリ９７を設ける。図４のＲＥＣ０のようなレコ
ードを処理する場合は、複数キー先頭相対アドレスメモ
リ９６の内容は、ＡＳ０＝１、ＡＳ１＝５となる。ＡＳ
２〜ＡＳＮのそれ以外のメモリは未使用である。又、複
数キー終了相対アドレスメモリ９７の内容は、ＡＬ０＝
２、ＡＬ１＝５となる。ＡＬ２〜ＡＬＮのメモリは未使
用である。コンパレータ８７はキー終了を示す一致信号
９２を出力する。一致信号９２はキーアドレスカウンタ
回路９３に入力される。キーアドレスカウンタ回路９３
は一致信号９２に基づいて複数キー先頭相対アドレスメ
モリ９６及び複数キー終了相対アドレスメモリ９７のア
ドレスをインクリメントするタイミングを生成する。キ
ーアドレスカウンタ回路９３はこのタイミングで上記ア
ドレスメモリ９６及び９７へアドレス信号９５を出力す
る。また、キーアドレスカウンタ回路９３は一致信号９
２に基づいて、フリップフロップ８６、及び８８をリセ
ットするタイミング信号９４を生成する。

【００２９】次に動作について説明する。レコード内デ
ータ相対アドレスカウンタ８４の値が複数キー先頭相対
アドレスメモリ９６のＡＳ０の値と複数キー終了相対ア
ドレスメモリ９７のＡＬ０の値で示される範囲の間は、
レコード内における最初のキーのキー書き込みタイミン
グ信号９が、データ書き込みタイミング信号４と同時に
出力される。そして、図４のＲＥＣ０におけるＫ００と
Ｋ０１は、データメモリ５に書き込まれると同時に、キ
ーメモリ７にも書き込まれる。

【００３０】Ｋ００とＫ０１がキーメモリ７に書き込ま
れた後、キーアドレスカウンタ回路９３は、上記複数キ
ー先頭相対アドレスメモリ９６と複数キー終了相対アド
レスメモリ９７のアドレスをインクリメントする。レコ
ード内データ相対アドレスカウンタ８４の値が、複数キ
ー先頭相対アドレスメモリ９６のＡＳ１の値と複数キー
終了相対アドレスメモリ９７のＡＬ１の値で示される範
囲の間は、キー書き込みタイミング信号９がデータ書き
込みタイミング信号４と同時に出力される。そして、図
４のＲＥＣ０におけるＫ０２は、データメモリ５に書き
込まれると同時に、キーメモリ７にも書き込まれる。先
頭レコードの書き込みが終了するとキー書き込み制御回
路８は初期化される。次のレコードの書き込みの場合に
上述の動作が繰り返される。

【００３１】実施例３．上記実施例では、キーメモリを
個別に用意したが、例えば、プロセッサ固有のローカル
メモリの一部を使用してもよい。

【００３２】実施例４．実施例２では、複数キー先頭相
対アドレスメモリ９６と複数キー終了相対アドレスメモ
リ９７は、それぞれ複数のキーの先頭相対アドレスの
み、終了アドレスのみ、というように、まとめられたメ
モリとして設定した。しかし、例えば、図６に示すよう
に、それぞれのアドレスメモリをアドレスごとに、個々
に設定するものであってもよい。この場合には、実施例
２におけるキーアドレスカウンタ回路９３は不要にな
る。

【００３３】実施例５．実施例２では、データに複数の
キー部分が存在する場合を説明した。そして、１レコー
ド内の複数のキーをキーメモリにセットする順番は、デ
ータに格納されているキー部分の順であった。しかし、
例えば、キー部分のキーメモリにセットしたい順番がデ
ータに格納されている順ではない場合もある。そのよう
な場合の例を、図７に示す。図７においては、キーアド
レスカウンタ回路９３に、キー書き込みアドレスメモリ
１０１を設ける。キー書き込みアドレスメモリ１０１
は、１レコードの処理において、キーメモリのどの相対
アドレスへキーを書き込むかの位置を記憶する。キーア
ドレスカウンタ回路９３は、この情報に基づいてキー書
き込みアドレス信号１００を発生する。キー書き込みア
ドレスメモリ１０１はキー書き込みアドレス信号１００
をキーメモリ７へ送出する。キーメモリ７は、キー書き
込みタイミング信号９とこのキー書き込みアドレス信号
１００により、キー書き込みアドレスメモリ１０１の内
容に従い、キーメモリの該当アドレスへのキーの書き込
みを行う。

【００３４】実施例６．実施例５では、実施例２のよう
にデータに存在する複数のキー部分を、データに格納さ
れる順ではなく、任意の順でキーメモリにセットする場
合について説明した。しかし、例えば、実施例４のよう
にキーメモリが個々に設けられている場合にも任意の順
でキーメモリにセットすることが可能である。たとえば
図８に示すように、キー書き込みアドレスメモリ１０１
をキー部分の数に対応させて、個々に複数設けることに
より、複数のキー部分を任意の順でキーメモリにセット
することが可能である。

【００３５】実施例７．上記実施例ではデータメモリ５
に対して、データを書き込むタイミングでキーメモリに
キーを書き込む場合について説明した。しかし、図９に
示す様にデータメモリが存在せずにキーメモリ７にキー
を書き込む様な場合であっても構わない。

【００３６】図９において、データ読み込み制御回路３
ａはプロセッサ６に対してデータを読み込むための入力
タイミング信号４ａを出力する。プロセッサ６は入力タ
イミング信号４ａに従って主記憶装置１からデータを入
力する。キー書き込み制御回路８は入力タイミング信号
４ａを入力する。キー書き込み制御回路８はこの入力タ
イミング信号４ａを図２に示したデータ書き込みタイミ
ング信号４の代わりとして用いる。入力タイミング信号
４ａが図３に示したようなデータ書き込みタイミング信
号４と同様な条件で動作すれば、キー書き込み制御回路
８は前述した実施例と同様な動作を行うことができる。
この実施例においては、データメモリ５が存在しない為
に主記憶装置から読み込まれたデータのうち、キーの部
分以外のデータは、読み込まれると同時に無視され、捨
てられる。

【００３７】実施例８．上記実施例ではキーメモリ７が
１つだけ有る場合について説明したが、図１０に示すよ
うにキーメモリが複数存在する場合でも構わない。図１
０に示すキーメモリはキーメモリ７ａ、７ｂ、７ｃの３
つの部分に分かれている。キー書き込みタイミング信号
９はスイッチＳＷにより各タイミング毎にキーメモリ７
ａ、７ｂ、７ｃを順に選択する。従ってキーメモリ７ａ
にはキーとしてＫ００、Ｋ１０、Ｋ２０のキー部分のみ
が格納される。その後それぞれのキーメモリ７ａ、７
ｂ、７ｃは他のプログラム、或いは処理装置により別個
にアクセスすることが可能になる。

【００３８】実施例９．上記実施例では、各レコードか
らキーを取り出す場合について説明したが、この実施例
では、各レコードからキーを取り出すとともに、既に削
除されたレコードを無視する場合について説明する。図
１１はこの実施例におけるキー取り出し装置の構成を示
す図である。この例においては、削除レコードを検出し
てそのレコードのデータ及びキーをデータメモリ及びキ
ーメモリに書き込まない場合について説明する。この実
施例では、削除レコードの先頭にある第１ワード目には
特定の値ＦＦ（Ｈ）が記録されているものとする。図１
１においては、第２レコード目（ＲＥＣ１）が削除レコ
ードである。データ入力部２は、入力レジスタ１１０を
備えている。入力レジスタ１１０は、主記憶装置１から
各ワードを順に入力する。入力レジスタ１１０はデータ
書き込みタイミング信号４（又はキー書き込みタイミン
グ信号９）と同相のクロックで動作する。あるクロック
タイミングで入力レジスタ１１０に入力されたデータ
は、次のクロックタイミングで入力レジスタ１１０から
データメモリ５とキーメモリ７に出力される。レジスタ
１１１は、特定の値ＦＦ（Ｈ）を保持している。比較器
１１２は入力レジスタに入力されたデータとレジスタ１
１１に保持した値ＦＦ（Ｈ）とを比較する。フリップフ
ロップ１１３は、比較器１１２の比較結果が一致した場
合に、一致結果を保持する。フリップフロップ１１３は
一致信号１１４をアンドゲート１１５に出力する。アン
ドゲート１１５は、一致信号１１４が出力されている場
合には、データ書き込み制御回路３から出力されるデー
タ書き込みタイミング信号４を停止させる。フリップフ
ロップ１１３から一致信号１１４が出力されている間
は、データ書き込みタイミング信号４はデータメモリ５
へ出力されないため、入力レジスタ１１０から出力され
るデータは、データメモリ５に書き込まれない。又、デ
ータ書き込みタイミング信号４に基づいて動作するキー
書き込み制御回路８も動作しない。従って、キー書き込
み制御回路８からのキー書き込みタイミング信号がキー
メモリ７に出力されない。このため、入力レジスタ１１
０から出力されるデータはキーメモリに書き込まれな
い。

【００３９】図１１の第１レコード（ＲＥＣ０）が入力
されている場合には、比較器１１２は特定の値ＦＦ
（Ｈ）を検出しないため、前述した実施例と同様の動作
により、第１レコードの全てのワードがデータメモリ５
に記憶される。又、同様にキー０（Ｋ００、Ｋ０１、Ｋ
０２）がキーメモリ７に記憶される。次に、第２レコー
ド（ＲＥＣ１）の第１ワードが入力されると、比較器１
１２は、ＦＦ（Ｈ）を検出し、一致結果をフリップフロ
ップ１１３に出力する。フリップフロップ１１３は一致
信号１１４を出力する。この一致信号１１４は、フリッ
プフロップ１１３がリセットされるまで出力され続け
る。リセット回路１１６は、一レコードの終了を検出
し、一レコード終了時にリセット信号１１７を出力す
る。リセット回路１１６は、キー書き込み制御回路８に
あるレコード内データ相対アドレスカウンタ８４及びレ
コード長レジスタ８１及び比較器９０等により、構成す
ることができる。リセット回路１１６がリセット信号１
１７を出力すると、フリップフロップ１１３はリセット
され、一致信号１１４の出力を停止する。このようにフ
リップフロップ１１３は、第２レコードの１ワード目か
ら第２レコードの最終ワードまで一致信号を出力し続け
る。従って、第２レコードの全てのワード及び第２レコ
ードのキー部分（Ｋ１０、Ｋ１１、Ｋ１２）は、データ
メモリ５及びキーメモリ７には出力されない。

【００４０】実施例１０．上記実施例では、データ書き
込みタイミング信号を抑制することにより、削除レコー
ドのデータを無視する場合について説明したが、この実
施例では、キー書き込みタイミング信号９を抑制するこ
とにより、削除レコードのキーを無視する場合について
説明する。図１２において、前述した図１１と異なる点
は、アンドゲート１１５の一方の入力がキー書き込み制
御回路８からのキー書き込みタイミング信号９である点
である。又、フリップフロップ１１３のリセット信号と
して、キー書き込み制御回路８からのリセット信号９１
を用いている点である。この例によれば第２レコード
（ＲＥＣ１）の第１ワードを入力した時点で、フリップ
フロップ１１３が一致信号１１４を出力し、キー書き込
みタイミング信号９の出力を停止させる。フリップフロ
ップ１１３はキー書き込み制御回路８から一レコードの
終了を示すリセット信号９１が出力されるまで、一致信
号１１４を出力し続ける。従って、第２レコード（ＲＥ
Ｃ１）のキーは、キーメモリ７に記憶されない。

【００４１】実施例１１．上記実施例９及び実施例１０
においては、削除レコードのデータ及び／又は、キーを
無視する場合について説明したが、無視するレコードの
種類は削除レコードに限らない。即ち、ある特定の値を
持つレコードを選択するか否かをというレコードのセレ
クション処理をする場合に、前述した方式を用いること
が可能である。例えば、男性か女性を示すワードが存在
している場合に、男性のみをセレクトし、その男性のレ
コードからキー部分を取り出すという処理を行なうこと
が可能である。

【００４２】実施例１２．上記実施例では各レコードか
らキーを取り出す場合について説明したが、この実施例
では、キーに対して付加情報をつけてキーメモリに書き
込む場合について説明する。図１３は、この実施例の構
成を示す図である。キーメモリ７には、キー以外にフラ
グ０あるいはフラグ１が記録されている。このフラグ０
あるいはフラグ１には、レコードの識別子を記憶する。
例えば、レコードの入力順に番号を付けたシリアルナン
バーを識別子として記憶する。このように、キーに対し
てレコードのシリアルナンバーを付加しておくことによ
り、キーによりソートを行なう場合、同一キーが存在し
た場合には、レコードの入力順にソートするということ
が可能である。カウンタ１２１はレコードを入力する度
にカウントをアップ又はダウンするカウンタである。ア
ップダウン選択部１２２はカウンタ１２１のカウンタ値
をアップさせるか、ダウンさせるかを選択する。ここで
は、カウントを“１”から順にアップさせる場合につい
て説明する。セレクタ１２０は、主記憶装置１から入力
するデータと、カウンタ１２１から出力されるカウンタ
値のいずれかを選択して出力する。セレクタ１２０は、
一レコードの転送終了後にカウンタ１２１からカウンタ
値を選択し、出力する。又、キー書き込み制御回路８は
１レコード目の転送終了時に、１クロック分余分なキー
書き込みタイミング信号９を発生させる。遅延回路１２
３は、キー書き込み制御回路から出力されるリセット信
号９１に基づき、リセット信号９１より１クロック遅延
させた１クロック遅延信号１２５をセレクタ１２０に出
力する。セレクタ１２０は、この１クロック遅延信号１
２５のタイミングでカウンタ１２１にあるカウンタ値を
出力する。従って、キーメモリ７は、１レコードの転送
終了後の１クロックの間にカウンタ値をフラグとして記
憶することができる。又、遅延回路１２３はリセット信
号９１から２クロック遅延した２クロック遅延信号１２
４をカウンタ１２１に出力する。カウンタ１２１は、こ
の２クロック遅延信号１２４に基づいてカウンタ値をア
ップさせる。

【００４３】例えば、第１レコード（ＲＥＣ０）の各ワ
ードがセレクタ１２０に入力されている場合、カウンタ
１２１はカウンタ値１を保持している。第１レコードが
終了した場合に、遅延回路１２３が１クロック遅延信号
１２５をセレクタに出力する。セレクタは、カウンタ１
２１からカウンタ値“１”を入力し、キーメモリ７に出
力する。キー書き込み制御回路はリセット信号９１から
１クロック余分にキー書き込みタイミング信号９を発生
させる。従って、キーメモリ７のフラグ０には、カウン
タ値“１”が記録される。遅延回路１２３は、２クロッ
ク遅延信号１２４をカウンタ１２１に出力し、カウンタ
はカウンタ値をアップさせ、“２”にする。このカウン
タ値の変更と同時に第２レコード（ＲＥＣ１）の入力が
開始される。第２レコードの各ワードが入力されている
間カウンタ１２１は、カウンタ値“２”を保持する。第
２レコードの入力が終了した時点で、遅延回路の１クロ
ック遅延信号１２５に基づき、セレクタ１２０がカウン
タ１２１からカウンタ値“２”を選択して出力する。そ
の結果フラグ１にはカウンタ値“２”が記憶される。こ
のようにキーに付随してフラグ０、フラグ１等を出力す
ることにより、後のソート処理において、このフラグの
値を用いてデータの特別な処理を行なうことが可能にな
る。

【００４４】実施例１３．上記実施例１２においては、
１つのレコードから取り出される複数キーに対して、１
つのフラグを付加する場合について説明したが、この実
施例においては、１つのレコードに複数のキーがある場
合、それぞれのキーに対してフラグを付加する場合につ
いて説明する。図１４は、この実施例の構成を示す図で
ある。レジスタ１３０は主記憶装置１からのデータを保
持するデータ部分とカウンタ１２１からのカウンタ値を
保持するカウント部分とを有している。レジスタ１３０
のカウント部分は、通常はカウンタ値を出力しないが、
キー書き込みタイミング信号９が出力された場合に、カ
ウンタ値を出力する。従って、キー書き込みタイミング
信号９が発生しない場合には、レジスタ１３０のデータ
部分からデータが出力される。キー書き込みタイミング
信号９が発生した場合には、レジスタ１３０のデータ及
びカウンタ値の両方が出力され、キーメモリ７に出力さ
れる。キーメモリ７は、３つの部分７ａ、７ｂ、７ｃか
ら構成されており、それぞれにおいてキーを保持するキ
ー部分と、フラグを保持するフラグ部分を有している。
従って、各キーに対応して、フラグが保持される。この
ようにキーメモリを構成しておくことにより、キーメモ
リ７ａ、７ｂ、７ｃ各々独立に処理がされた場合でも最
終的にどのレコードのキーであるかをフラグの値から判
断することができ、フラグを用いてキーを再び統合する
ことが可能になる。

【００４５】実施例１４．上記実施例においては、プロ
セッサ６が主記憶装置１からデータを入力する場合につ
いて説明したが、図１５に示すように、ＤＭＡ（ダイレ
クトメモリアクセス）６ａを設けてＤＭＡ６ａにより、
主記憶装置１からデータを入力しても構わない。プロセ
ッサ６は、ＤＭＡ６ａを起動するために必要なデータを
ＤＭＡ６ａに与えることにより、他の処理を実行するこ
とが可能になり、よりデータ処理の効率が向上する。

【００４６】実施例１５．上記実施例では、ソート処理
を行うに当たってのキー取り出し装置について述べた
が、例えば、人事レコードから社員ＮＯと名前を取り出
すというように、任意のデータから特定の部分あるいは
項目を取り出すような場合にも、本発明は有効である。

【００４７】また、データベースから特定のデータを抜
き出して新たなデータベースを作成する場合にも本発明
は有効である。例えばＳＱＬというデータベース処理言
語を用いる事により、すでに存在する表から架空の表
（これをビューと呼ぶ）を生成しこのビューを検索する
ことがある。このビューは架空の表であるため、実際に
は記録されているものでは無く、実際に記録されている
表から検索して、その要求がある度毎に生成されるもの
である。あるいは、一時的に主記憶装置やキャッシュメ
モリ等に記憶されるものである。このように、ビューの
ように架空の表を用いる場合には、一時的に、或いは頻
繁に実際に存在する表から架空の表を生成しなければ成
らない。前述した実施例によるキーの部分を取り出す手
法を用いれば、このビューと呼ばれる架空の表を高速に
取り出すことが可能である。このように、本発明におい
て、キーとはソートキーのみを意味するものではなく、
任意のデータの特定の部分あるいは特定の項目を意味す
るものである。

【００４８】実施例１６．上記実施例では、１レコード
がワード単位構成されている場合を示した。しかし、１
レコードを構成する単位はその他の単位であってもよ
い。例えば、バイト単位、ビット単位で構成されていて
もよい。１レコードがバイト単位、又はビット単位で構
成されている場合は、キー先頭相対アドレスレジスタ８
２、キー終了相対アドレスレジスタ８３、レコード内デ
ータ相対アドレスカウンタ８４は各々バイト単位、又は
ビット単位でアドレスを保持或はカウントする。

【００４９】

【発明の効果】以上のように、この発明によれば、デー
タを入力するデータ入力手段と、データに存在するキー
の部分を記憶するキー記憶手段と、データ入力手段によ
るデータの入力と並行して、キーの部分をデータから取
り出し、キー記憶手段に書き込むキー書き込み手段とを
設けたことにより、キーの部分をデータから高速に取り
出すことができる。また、キーの部分を取り出すのにプ
ロセッサを使用することがなく、プロセッサ負荷が減少
し、プロセッサの処理効率が向上する。

【図面の簡単な説明】

【図１】本発明の実施例１における、キー取り出し装置
を示す構成図である。

【図２】本発明の実施例１における、キー書き込み制御
回路８の内部回路を示す図である。

【図３】本発明の実施例１における、キー書き込み制御
回路８の動作のチャート図である。

【図４】本発明の実施例２における、キー取り出し装置
を示す構成図である。

【図５】本発明の実施例２における、キー書き込み制御
回路８の内部回路を示す図である。

【図６】本発明の実施例４における、アドレスメモリを
アドレスごとにばらばらに設定した場合のキー書き込み
制御回路８の内部回路を示す図である。

【図７】本発明の実施例５における、キー部分のキーメ
モリにセットする順番が任意であるような場合のキー書
き込み制御回路８の内部回路を示す図である。

【図８】本発明の実施例６における、キー書き込みアド
レスメモリ１０１をキー部分の数に対応させて、複数設
けた場合のキー書き込み制御回路８の内部回路を示す図
である。

【図９】本発明の実施例７における、キー取り出し装置
を示す構成図である。

【図１０】本発明の実施例８における、キー取り出し装
置を示す構成図である。

【図１１】本発明の実施例９における、キー取り出し装
置を示す構成図である。

【図１２】本発明の実施例１０における、キー取り出し
装置を示す構成図である。

【図１３】本発明の実施例１２における、キー取り出し
装置を示す構成図である。

【図１４】本発明の実施例１３における、キー取り出し
装置を示す構成図である。

【図１５】本発明の実施例１４における、キー取り出し
装置を示す構成図である。

【図１６】従来のキー取り出し装置を示す構成図であ
る。

【符号の説明】

１ 主記憶装置 ２ キー取り出し装置のデータ入力部 ３ データ書き込み制御回路 ４ データ書き込みタイミング信号 ５ データメモリ ６ プロセッサ ７ キーメモリ ８ キー書き込み制御回路 ９ キー書き込みタイミング信号 ８１ レコード長レジスタ ８２ キー先頭相対アドレスレジスタ ８３ キー終了相対アドレスレジスタ ８４ レコード内データ相対アドレスカウンタ ８５ コンパレータ ８６ フリップフロップ ８７ コンパレータ ８８ フリップフロップ ８９ アンドゲート ９０ コンパレータ ９１ リセット信号 ９２ キー終了を示す一致信号 ９３ キーアドレスカウンタ回路 ９４ フリップフロップリセット信号 ９５ キーアドレス出力信号 ９６ 複数キー先頭相対アドレスレジスタ ９７ 複数キー終了相対アドレスレジスタ １００ キー書き込みアドレス信号 １０１ キー書き込みアドレスメモリ １１０ 入力レジスタ １１１ レジスタ １１２ 比較器 １１３ フリップフロップ １１４ 一致信号 １１５ アンドゲート １１６ リセット回路 １１７ リセット信号 １２０ セレクタ １２１ カウンタ １２２ アップダウン選択部 １２３ 遅延回路 １２４ ２クロック遅延信号 １２５ １クロック遅延信号 １３０ レジスタ

Claims (16)

(57)【特許請求の範囲】
1. 【請求項１】 データを入力し、データに存在するキー
   部分を取り出すキー取り出し装置において、 （ａ）データを入力するデータ入力手段と、 （ｂ）キー部分を記憶するキー記憶手段と、 （ｃ）データ入力手段によるデータの入力と並行して、
   キー部分をデータから取り出し、キー記憶手段に書き込
   むキー書き込み手段とを備え、 上記データ入力手段は、データとして、あらかじめ定め
   られたキー位置にキー部分を有する複数の固定長のレコ
   ードを入力し、上記キー書き込み手段は、上記データ入
   力手段が入力する各レコードからキー部分を取り出して
   キー記憶手段に記憶することを特徴とするとともに、 上記キー書き込み手段は、 （ａ）上記キー位置を記憶するキー位置記憶手段と、 （ｂ）上記データ入力手段により入力されるレコードの
   データ位置をカウントするカウント手段と、 （ｃ）上記キー位置記憶手段に記憶されたキー位置と、
   上記カウント手段がカウントするデータ位置を比較する
   比較手段と、 （ｄ）上記比較手段による比較結果に基づいて、上記キ
   ー記憶手段に対してデータの書き込みを指示するタイミ
   ング信号を出力するシグナル手段とを備え、 上記比較手段は、上記キー位置記憶手段により記憶した
   キー位置と上記カウント手段によりカウントされるデー
   タ位置を比較する比較器と、上記比較器の比較結果を保
   持する保持手段を有し、上記シグナル手段は、データ入
   力手段によるデータ入力のタイミングで、上記保持手段
   に保持した比較結果をタイミング信号としてキー記憶手
   段に出力することを特徴とするキー取り出し装置。
2. 【請求項２】 上記キー取り出し装置は、さらに、以下
   の要素を有することを特徴とする請求項１記載のキー取
   り出し装置（ａ）データを記憶するデータ記憶手段、 （ｂ）上記データ入力手段によるデータの入力と並行し
   て、データを上記データ記憶手段に書き込むデータ書き
   込み手段。
3. 【請求項３】 上記キー書き込み手段は、さらにレコー
   ド長を記憶して、上記カウント手段によるデータ位置が
   レコード長に達した場合、キー書き込み手段をリセット
   するリセット手段を有することを特徴とする請求項１記
   載のキー取り出し装置。
4. 【請求項４】 上記キー位置記憶手段は、レコードの先
   頭からキー位置までの相対アドレスをキー位置として記
   憶し、上記カウント手段はレコードの先頭から現在入力
   されているデータまでの相対アドレスをデータ位置とし
   てカウントすることを特徴とする請求項１記載のキー取
   り出し装置。
5. 【請求項５】 上記キー位置記憶手段はキー位置として
   キー部分の先頭位置と終了位置を記憶することを特徴と
   する請求項１記載のキー取り出し装置。
6. 【請求項６】 上記データ入力手段が入力するレコード
   は複数のキー部分を有しており、上記キー位置記憶手段
   は複数のキー位置を記憶することを特徴とする請求項１
   記載のキー取り出し装置。
7. 【請求項７】 上記キー書き込み手段は、さらに、キー
   位置記憶手段に記憶された複数のキー部分のそれぞれに
   対応してキー記憶手段のキー部分を書き込むキー書き込
   み位置を記憶するキー書き込み位置メモリ手段を有し、
   上記シグナル手段は、タイミング信号を出力する場合
   に、上記キー書き込み位置メモリ手段に記憶された複数
   のキー書き込み位置の中から、キー記憶手段に記憶する
   キー部分に対応するキー書き込み位置を選択してキー記
   憶手段に出力することを特徴とする請求項６記載のキー
   取り出し装置。
8. 【請求項８】 上記キー取り出し装置は、更に、データ
   入力手段が入力するデータを所定のデータと比較する比
   較手段を有し、上記比較手段の比較結果に基づいて上記
   キー書き込み手段によるキー記憶手段へのキー部分の書
   き込みを中止するキー書き込み中止手段を備えたことを
   特徴とする請求項１記載のキー取り出し装置。
9. 【請求項９】 上記キー取り出し装置は、更に、キー書
   き込み手段がキー部分をキー記憶手段に書き込む場合
   に、キー部分を取り出したレコードの識別子をキー部分
   とともに、記憶する識別子記憶手段を備えたことを特徴
   とする請求項１記載のキー取り出し装置。
10. 【請求項１０】 上記請求項１記載のキー取り出し装置
    を有し、さらに上記キー記憶手段に記憶されたキー部分
    をソートするソート手段を有することを特徴とするソー
    ト処理装置。
11. 【請求項１１】 上記請求項１記載のキー取り出し装置
    を有し、さらに、上記キー記憶手段に記憶されたキー部
    分を新たなファイルとしてアクセスするアクセス手段を
    有することを特徴とするデータベース処理装置。
12. 【請求項１２】 データをレコード単位に順次入力する
    データ入力工程と、 前もってレコード中のキー部分が存在するキー位置を記
    憶するキー位置記憶工程と、 上記キー位置記憶工程により記憶されたキー位置を用い
    て、上記データ入力工程により順次入力されるデータが
    キー部分であるかを上記データ入力工程により入力する
    データの入力時に判定する判定工程と、 上記判定工程の判定結果に基づいて、上記キー部分であ
    ると判定されたデータを上記データ入力工程により入力
    するデータの入力時に取り出す抽出工程とを備え、 上記判定工程は、 上記データ入力工程により入力されるレコードのデータ
    位置をカウントするカウント工程と、 上記キー位置記憶工程により記憶したキー位置と上記カ
    ウント工程によりカウントされるデータ位置を比較する
    比較工程と、 上記比較工程の比較結果を保持する保持工程と、 データ入力工程によるデータ入力のタイミングで、上記
    保持工程により保持した比較結果からデータの抽出を指
    示するタイミング信号を生成し、上記抽出工程に対して
    判定結果として出力するシグナル工程とを備えたことを
    特徴とするキー取り出し方法。
13. 【請求項１３】 上記キー取り出し方法は、さらに、上
    記データ入力工程と判定工程と抽出工程を繰り返して複
    数のキー部分を取り出す繰り返し工程を有することを特
    徴とする請求項１２記載のキー取り出し方法。
14. 【請求項１４】 上記キー取り出し方法は、さらに、上
    記繰り返し工程により上記抽出工程がキー部分を取り出
    す時に、取り出したキー部分を記憶するためのキー記憶
    位置を出力するキー記憶位置出力工程を有することを特
    徴とする請求項１３記載のキー取り出し方法。
15. 【請求項１５】 上記キー取り出し方法は、さらに、上
    記データ入力工程が順次入力するデータを所定の長さの
    レコードに区切り、各レコードの区切りで上記データ入
    力工程と判定工程と抽出工程をリセットするリセット工
    程を有することを特徴とする請求項１２記載のキー取り
    出し方法。
16. 【請求項１６】 上記キー取り出し方法は、さらに、デ
    ータ入力工程により入力したデータを記憶するデータ記
    憶工程を有することを特徴とする請求項１２記載のキー
    取り出し方法。