JP2968307B2

JP2968307B2 - 複写装置の制御方法

Info

Publication number: JP2968307B2
Application number: JP2126089A
Authority: JP
Inventors: 英夫菊地
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1990-05-16
Filing date: 1990-05-16
Publication date: 1999-10-25
Anticipated expiration: 2014-10-25
Also published as: JPH0420980A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、マイクロコンピュータによって制御される
複写装置の制御方法に関し、特に複写プロセスのシーケ
ンス制御に関するものである。

〔従来の技術〕

マイクロコンピュータ制御の複写装置における複写プ
ロセスのシーケンス制御は、感光体（ドラム）の回転に
同期して発生されるタイミングパルスのカウント値に基
づいて複写装置の各負荷を付勢するタイミングを判定
し、それによって順次各負荷を駆動して実行する。例え
ば、複写線速が470mm/secとすれば、1msecのタイミング
パルスで0.47mmの分解能となる。この制御誤差を小さく
するにはクロックの周期を短くする必要がある。

このようなシーケンス制御におけるタイミングパルス
のカウント方法としては、マイクロコンピュータの割込
み端子にタイミングパルスを入力して、その入力毎にプ
ログラムを組んである割込み処理ルーチンを呼び出し、
その割込みルーチン内でタイミングパルスのカウントを
行い、あらかじめ設定されたタイミングデータとの比較
を行い、一致がとれるとそのタイミングに対応したソレ
ノイド，クラッチ，イレーサ，各種バイアス電源等の複
写プロセスに必要な負荷をオン／オフ制御する方法が採
られている（例えば特公昭60−39232号公報）。

この割込みルーチン実行の前後には、マイクロコンピ
ュータのアキュムレータ，レジスタ，フラグ類のデータ
を特定のメモリに退避させたり復帰させたりするプログ
ラム処理をその都度実行する必要があり、処理時間をか
なり（数十μsec〜数百μsec）必要とし、割込み処理プ
ログラムを実行する時間が長くなり他の制御にも影響す
る問題がある。

また、複数のマイクロコンピュータで機能を分担する
方法もあるが、複数のマイクロコンピュータ間の情報伝
達が必要となり制御が複雑化し、またコストアップにも
つながる。

近年、複写装置も多用化，多機能化，複合化されるに
ともない、制御されるプログラムも増大している。また
プログラム言語も高級言語が使用されるようになりそれ
によりプログラム実行時間が増大し、前述した問題がさ
らに増大している。

この対策として、マイクロコンピュータ内の独立した
ハードカウンタにおいてタイミングパルスのカウントを
行い、カウンタがオーバフローする毎に割込みルーチン
を発生させ、割込みルーチン内で割込み進入回数をカウ
ントしてこのカウント値をタイミングデータと比較し、
一致すると負荷の制御を行うことが知られている。

〔発明が解決しようとする課題〕

しかし、ハードカウンタでカウントを実施してはいる
が、そのオーバフロー回数をマイクロコンピュータで計
数してマイクロコンピュータでこの計数値をタイミング
データと比較しているので、オーバフロー周期が短いと
マイクロコンピュータのプログラム動作の負担は大きく
なる。一方、オーバフローが長い周期であれば、タイミ
ング誤差が大きくなる等の欠点がある。

本発明は、分解能が高い（感光体移動量/1パルスが小
さい＝周期が短い）感光体同期パルスに対して適応性が
高く、複写装置の高速化，多機能化、高精度化に適した
複写シーケンスの制御方法を提供することを目的とす
る。

〔課題を解決するための手段〕

上記目的を達成するために、本発明においては、感光
体同期パルスのカウント値に基づいて複写プロセスを制
御するにおいて、次に負荷をオン／オフ切換えすべきタイミングを示す
タイミングデータと負荷のオン／オフデータを発生し
て、感光体の所定少量の移動につき１パルス発生する同
期パルスのカウントを開始し、カウントデータを前記タ
イミングデータと比較し、一致すると一致信号を発生
し、負荷のオン／オフ制御信号を出力するラッチに該一
致信号で前記オン／オフデータをラッチし、タイミング
データおよびオン／オフデータを次のタイミングのもの
に更新する。

〔作用〕

これによれば、感光体同期パルスのカウント値が次に
負荷をオン／オフ切換えすべきタイミングを示すタイミ
ングデータと一致すると一致信号を発生する。また、一
致信号が発生すると負荷のオン／オフ制御信号を出力す
るラッチに負荷のオン／オフデータをラッチし、タイミ
ングデータおよびオン／オフデータを次のタイミングの
ものに更新する。

従って同期パルスの到来毎に割込み処理を実行する必
要がないので、同期パルスを高分解能（感光体移動量/1
パルスが小さい）のものにして、高精度のシーケンスタ
イミング制御を実現しうる。また感光体同期パルスのカ
ウント値とタイミングデータとが一致するまでの時間
は、他の制御に使用すれば、高密度でプログラムを実行
しうるのでマイクロコンピュータの稼動効率が高くな
り、また、マイクロコンピュータの実質上の負担および
誤差も少なくなるので、これによって高速化，多能化，
高精度化に適した複写装置が提供される。

さらに各種負荷をオン／オフ制御する時間には間隔が
あるが、プログラム処理時間的に余裕のある時間にあら
かじめタイミングデータおよび負荷のオン／オフデータ
の設定をしておけば、他の制御への影響がない。また、
一致信号により直接負荷をオン／オフするので時間的な
遅れを発生することがない。

本発明の他の目的および特徴は、図面を参照した以下
の実施例の説明より明らかになろう。

〔実施例〕

第３図に、本発明の一実施例を適用した複写機の主要
部を示す。

この複写機は原稿固定式であり、コンタクトガラス１
上に載置された原稿２を露光ランプ3aおよび多数のミラ
ーを備える光学系３が感光体４の回転に同期して光学走
査する。

このとき原稿を走査した光（原稿の反射光）は、感光
体４の感光面に照射されるが、感光体４の感光面は、こ
の光の照射を受ける前に、帯電チャージャ５により一様
に帯電され、イレーサ６により画像形成領域外の電荷が
除去されている。したがって、この画像形成領域に原稿
の反射光が照射されるとその強弱に応じた光電導を生
じ、静電潜像が形成される。

この静電潜像には、現像器７によりトナーが付され
る。付着したトナーすなわち顕像は、転写チャージャ８
により記録紙に転写される。この後、感光体４の感光面
よりクリーナ９により残存トナーが取除かれ、記録紙は
定着器10により定着処理される。

また感光体４の回転軸には、エンコーダ11が結合され
ており、このエンコーダ11は、感光体４の回転に同期し
たパルスを発生してこれを後述するシーケンスコントロ
ール回路40,50および60のそれぞれのカウンタ回路へ与
える。

第１図に、これら構成各要素を制御する電気制御部を
示し、第２図に、第１図に示すシーケンスコントロール
回路40の構成を示す。

第１図に示す電気制御部は、複写プロセスのシーケン
ス全体を制御するマイクロコンピュータ（以下CPUと称
する）21,操作部制御用のCPU22,CPU21のアドレスバス、
コントロールバス、データバス等に接続され固定データ
や制御プログラムを記憶しているROM23,複写データや各
種フラグ等を読み書きするRAM24,機械内状態センサ類25
からの信号を得て、ドライバ26を介して駆動系、現像
系、給・排紙系等の一部の負荷27を制御する信号を出力
するI/Oコントローラ回路（以下PIOと称する）28,複写
シーケンスの各プロセスのタイミングを決定するシーケ
ンスコントロール回路40、50、および60,シーケンスコ
ントロール回路40、50、および60のいずれかを選択する
デコーダ29,一連の複写プロセスのシーケンス制御に必
要な負荷の数のラッチからなるラッチ回路30,異常電圧
発生時にリセット信号をCPU21、22、PIO28、シーケンス
コントロール回路40、50、60へ出力する電源電圧監視回
路31等から構成されている。

CPU21は、CPU22からのキー入力信号及びPIO28入力信
号により複写プロセス条件を判定してCPU22に表示デー
タとして出力したり、複写モードにより複写プロセスの
シーケンスに直接関与する一連の負荷（第２図に示す、
負荷27以外の負荷：以下、負荷27以外の負荷は単に負荷
と記す）のオン／オフ制御のための負荷のオン／オフデ
ータおよび負荷のオン／オフのタイミングデータを出力
する。

シーケンスコントロール回路40は、第２図に示すよう
にカウンタ回路41,比較レジスタ42,コントロールワード
レジスタ43,比較回路44,データ・バスバッファ45,ラッ
チデータレジスタ46,ラッチ回路47₁〜47n等，から構成
されている。

複写プロセスのシーケンス制御は、操作部（図示しな
い）からのキー入力により所望のコピー枚数，倍率選
択，両面モード，周辺機等の選択が行われた後、コピー
スタートキーが押下されるとスタートする。CPU21のア
ドレス信号がデコーダ29によりデコードされシーケンス
コントロール回路40,50,60のうちいずれか一つが選択さ
れる。本実施例においては、シーケンスコントロール回
路の１つは、用紙１枚分のシーケンス制御に対応してお
り、複写機内の紙搬送路にある複数枚の用紙のそれぞれ
についてのシーケンス制御をするには、この実施例では
最大数が３枚であるので、シーケンスコントロール回路
40,50,60からなる３つの回路を40→50→60→40→50→60
・・・と順番に使用する。

シーケンスコントロール回路40内のコントロールワー
ドレジスタ43,比較レジスタ42,カウンタ回路41,ラッチ
データレジスタ46は、CPU21からのアドレス信号A0およ
びA1により選択され、CPU21からの書き込み信号WRによ
りコントロールワードレジスタ43にコントロール信号
が、比較レジスタ42にタイミングデータが、ラッチデー
タレジスタ46に負荷のオン／オフデータが、それぞれ書
き込まれる。なお、カウンタ回路41をスタートさせる前
に予め、比較レジスタ42には１番最初のタイミングデー
タが、ラッチデータレジスタ46には１番最初の負荷のオ
ン／オフデータが、それぞれCPU21によって書き込まれ
る。

ここでCPU21により、複写シーケンスがスタートされP
IO28からメインモータオン信号が出力されると、感光体
４の回転軸に結合されたエンコーダ11が回転し感光体の
回転に同期したタイミングパルスがシーケンスコントロ
ール回路40,50,60のそれぞれのカウンタ回路に入力され
る。ここでシーケンスコントロール回路40のみについて
説明すると、一定時間経過後、CPU21はカウントスター
ト信号CSを出力し、カウンタ回路41はカウント動作を開
始する。そして比較回路44は、カウンタ回路41からのカ
ウント値と比較レジスタ42の値が同じになると割込み信
号（一致信号）INTをCPU21へ出力し、CPU21は割込み処
理を実行する。この時の一致信号INTでラッチデータレ
ジスタ46のオン／オフデータがラッチ回路47₁〜47nによ
りラッチされ、該ラッチ出力に対応して負荷がオン／オ
フされる。

CPU21は割込みルーチン内で次の負荷をオン／オフす
るための負荷のオン／オフデータをラッチデータレジス
タ46に出力し、次の負荷をオン／オフするためのタイミ
ングデータを比較レジスタ42に出力する。

感光体４がさらに回転しカウンタ回路41が比較レジス
タ42のデータと同じカウントを実行すると、比較回路44
が前記と同様にCPU21に割込み信号INTを出力する。該信
号INTはラッチ回路47₁〜47nがラッチデータレジスタ16
のデータをラッチするためのクロック入力信号となり、
ラッチ出力に対応して負荷がオン／オフされる。

この動作を繰り返し１枚の複写動作が終了し排紙トレ
ーに用紙が排出されるとCPU21は、シーケンスコントロ
ール回路40のカウント動作を停止させ、カウンタを０に
リセット（クリア）する。１枚のコピーの場合には、複
写動作はこれで終了するがコピー枚数が複数の場合には
次のコピー動作を実行させるために比較レジスタ42に次
のコピーの最初のタイミングデータを、ラッチデータレ
ジスタ46に次の負荷をオン／オフするための負荷のオン
／オフデータを、それぞれセットする。

第４図にマイクロコンピュータCPU21の割込み処理の
内容を示し、第５図に複写プロセスのシーケンスに関す
る一連の負荷の動作タイミングを示す。

第４図を参照する。シーケンスコントロール回路40の
比較回路44からの一致信号がCPU21に入力されると、CPU
21はまず、各種レジスタ，フラグ等を退避させる（ステ
ップ1:以下カッコ内では、ステップという語を省略して
そのNO.のみを記す）。そして、シーケンスの実行ポイ
ンタＰを１インクリメントする（２）。このシーケンス
の実行ポインタＰは、複写動作を実行するためにオン／
オフ動作する負荷の順番を指示するものであり、電源投
入時を初期状態としてＰに０がセットされている。次
に、シーケンスの実行ポインタＰが１であるかをチェッ
クし（３）、１の場合、CPU21は、次の負荷をオン／オ
フする負荷のオン／オフデータ（給紙クラッチのオンデ
ータ）をラッチデータレジスタ46に出力し（４）、次に
オン／オフするタイミングデータ（第５図における点線
Ｂ）をシーケンスコントロール回路40の比較レジスタ42
へ出力し（５）、各種レジスタ，フラグ等を復帰させ
（21）、割込みプログラムからメインルーチンにリター
ンする。

なお、比較回路44より出力された一致信号はラッチ回
路47₁〜47nにも入力され、負荷のオン／オフデータがラ
ッチ回路47₁〜47nによりラッチされる。このラッチ出力
により、クリーニングバイアス，クリーニング前チャー
ジャ，転写前除電，除電ランプ，現像バイアス，および
イレーサがオンとなる。また、クリーニングバイアス，
クリーニング前チャージャ，転写前除電，除電ランプ，
現像バイアス，およびイレーサのオン信号は、第５図の
タイミングチャートの点線Ａに示す、１番最初のタイミ
ングデータであり、これらのデータは予めCPU21により
比較レジスタ42に書き込まれている。

感光体４が更に回転し次のタイミングデータ（給紙ク
ラッチオンデータ）とカウント値が等しくなると、比較
回路44からの一致信号がラッチ回路47₁〜47nに入力さ
れ、負荷のオン／オフデータ（給紙クラッチオンデー
タ）がラッチされ、ラッチ出力に対応して負荷がオン／
オフされる。またCPU21は、比較回路44からの一致信号
を受けると再度割込み処理を実行する。つまり、各種レ
ジスタ，フラグ等を退避させ（１）、シーケンス実行ポ
インタＰを１インクリメントする（２）。ここでポイン
タＰは、２にセットされるのでステップ６〜７へ進み、
CPU21は次の負荷をオン／オフする負荷のオン／オフデ
ータ（ハロゲンランプのオンデータ）をラッチデータレ
ジスタ46に出力し（７）、次のタイミングデータ（第５
図における点線Ｃ）を比較レジスタ42へ出力し（８）、
各種レジスタ，フラグを復帰させ（21）リターンする。

更に、感光体４が回転し次のタイミングデータ（ハロ
ゲンランプオンデータ）とカウント値が等しくなると、
比較回路44からの一致信号がラッチ回路47₁〜47nに入力
され、負荷のオン／オフデータ（ハロゲンランプオンデ
ータ）がラッチされ、ラッチ出力に対応して負荷がオン
／オフされる。CPU21は、比較回路44からの一致信号を
受けると再度割込み処理を実行し、シーケンス実行ポイ
ンタＰは３にセットされるのでステップ９〜10へ進み、
次の負荷をオン／オフする負荷のオン／オフデータ（呼
び出しソレノイドオンデータ）をラッチデータレジスタ
46に出力し（10）、次のタイミングデータ（第５図にお
ける点線Ｄ）を比較レジスタ42へ出力し（11）、各種レ
ジスタ，フラグを復帰させ（21）、メインルーチンに戻
る。

更に、感光体４が回転し次のタイミングデータ（呼び
出しソレノイドオンデータ）とカウント値が等しくなる
と、比較回路44からの一致信号がラッチ回路47₁〜47nに
入力され、負荷のオン／オフデータ（呼び出しソレノイ
ドオンデータ）がラッチされ、ラッチ出力に対応して負
荷がオン／オフされる。CPU21は、比較回路44からの一
致信号を受けると再度割込み処理を実行し、シーケンス
実行ポインタＰは４にセットされるのでステップ12〜13
へ進み、次の負荷をオン／オフする負荷のオン／オフデ
ータ（帯電チャージャオンデータ）をラッチデータレジ
スタ46に出力し（13）、次のタイミングデータ（第５図
における点線Ｅ）を比較レジスタ42へ出力し（14）、各
種レジスタ，フラグを復帰させ（21）、メインルーチン
に戻る。

更に、感光体４が回転し次のタイミングデータ（帯電
チャージャオンデータ）とカウント値が等しくなると、
比較回路44からの一致信号がラッチ回路47₁〜47nに入力
され、負荷のオン／オフデータ（帯電チャージャオンデ
ータ）がラッチされ、ラッチ出力に対応して負荷がオン
／オフされる。CPU21は、比較回路44からの一致信号を
受けると再度割込み処理を実行し、シーケンス実行ポイ
ンタＰは５にセットされるのでステップ15〜16へ進み、
次の負荷をオン／オフする負荷のオン／オフデータ（ス
キャナモータスタートオンデータ）をラッチデータレジ
スタ46に出力し（16）、次のタイミングデータ（第５図
における点線Ｆ）を比較レジスタ42へ出力し（17）、各
種レジスタ，フラグを復帰させ（21）、メインルーチン
に戻る。

以下同様に比較回路44の出力で、負荷のオン／オフデ
ータをラッチし、ラッチ出力で負荷のオン／オフ制御を
実行する。またこの比較回路44の出力でCPU21は割込み
を実行し、実行ポインタＰの値より次回のデータを出力
する。すなわち、実行ポインタＰの値は１コピーの複写
動作に必要な負荷を制御するタイミングデータに相等す
る分、Ｎだけあればよい。

１枚のコピー動作が終了すると、すなわち実行ポイン
タＰがＮとなると（18）、CPU21はカウント停止信号を
出力し（19）、カウンタを０にクリアし（20）、各種レ
ジスタ，フラグ等を復帰させ（21）、次のコピー動作の
準備をする。コピー枚数が１枚の場合には、複写動作は
終了するがコピー枚数が複数の場合には次のコピーシー
ケンスをスタートさせる。

なお、シーケンスコントロール回路40,50,および60
は、複写機内の搬送路に同時に存在する用紙枚数分だけ
備えることが必要である。本実施例においては、その搬
送される用紙を３枚として、それに対応するシーケンス
コントロール回路40,50,および60の３つを備えるもので
ある。これにより、用紙毎にシーケンスコントロール回
路を40→50→60→40→50→60→・・・と順番に使用す
る。また、第４図に示したシーケンス実行ポイントＰも
それぞれの回路に対応して３つある。

また、第５図のタイミングチャートに示す点線Ａから
点線Ｂのように、次の割り込み時間まで余裕がある場合
は、上述の割込み処理の優先順位（その他の割込み処理
に対する）を最下位にしてもよいし、またCPUとは独立
して直接負荷のオン／オフを制御しているので、一定時
間この割込み処理を禁止してもよい。

以上のように、感光体４のタイミングパルス信号をCP
U21とは独立したハードカウンタ回路41でカウントを行
い、カウント値があらかじめ設定されたタイミングデー
タと合致したときに一致信号を発し、この信号によりラ
ッチデータレジスタ46を介した負荷のオン／オフデータ
をラッチ回路47₁〜47n手段によりラッチし、該ラッチ出
力に対応して負荷の制御を行っている。

なお、上記の実施例では、タイミングデータを比較レ
ジスタ42に保持してこのデータとカウントデータとを比
較回路44で比較するようにしているが、比較レジスタ42
および比較回路44を省略してカウンタ回路41をプリセッ
トダウンカウンタとし、タイミングデータを該カウンタ
にロード（プリセット）して、同期パルスをダウンカウ
ントし、カウンタのボロー（プリセット値のカウントオ
ーバ）信号をCPU21の割込み端子に与えるようにしても
よい。

また一致信号をカウントする手段としてCPU21のポイ
ンタを用いているが、CPU21の外部にカウンタ回路を用
いてもよい。この場合、比較回路44から出力される信号
をカウンタ回路の入力信号とし、カウンタ回路の出力を
CPU21に入力して、CPU21でカウンタ回路の出力に応じた
処理を行なうように構成すればよい。

〔発明の効果〕

以上のように本発明によれば、同期パルスの到来毎に
割込み処理を実行する必要がないので、同期パルスを高
分解能（感光体移動量/1パルスが小さい）のものにし
て、高精度のシーケンスタイミング制御を実現しうる。
また感光体同期パルスのカウント値とタイミングデータ
とが一致するまでの時間は、他の制御に使用すれば、高
密度でプログラムを実行しうるのでマイクロコンピュー
タの稼動効率が高くなり、また、マイクロコンピュータ
の実質上の負担および誤差も少なくなるので、これによ
って高速化，多能化，高精度化に適した複写装置が提供
される。

【図面の簡単な説明】

第１図は、本発明の一実施例の複写機の電気制御部のブ
ロック図を示す。第２図は、第１図に示すシーケンスコントロール回路40
の構成を示すブロック図である。第３図は、第１図に示す電気制御部により制御される複
写機のブロック図を示す。第４図は、第１図に示すCPU21の動作内容を示すフロー
チャートである。第５図は、第３図に示す複写プロセスシーケンスに関与
する負荷の動作タイミングチャートを示す。 1:コンタクトガラス、2:原稿 3:光学系、3a:露光ランプ 4:感光体、5:帯電チャージャ 6:イレーサ、7:現像器 8:転写チャージャ、9:クリーナ 10:定着器、11:エンコーダ 12:受光器 21:マイクロコンピュータ 22:マイクロコンピュータ、23:ROM 24:RAM、25:機械内状態センサ類 26:ドライバ、27:負荷 28:I/Oコントロール回路、29:デコーダ 30:ラッチ回路、31:電源電圧監視回路 40,50,60:シーケンスコントロール回路 41:カウンタ回路 42:比較レジスタ、43:コントロールワードレジスタ 44:比較回路、45:データ・バスバッファ 46:ラッチデータレジスタ、47₁〜47n:ラッチ回路

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G03G 21/00 370 - 520 G03G 21/14 G05B 19/00 - 19/06 G05B 24/00 - 24/04

Claims

(57)【特許請求の範囲】

【請求項１】感光体同期パルスのカウント値に基づいて
複写プロセスを制御するにおいて、次に負荷をオン／オフ切換えすべきタイミングを示すタ
イミングデータと負荷のオン／オフデータを発生して、
感光体の所定少量の移動につき１パルス発生する同期パ
ルスのカウントを開始し、カウントデータを前記タイミ
ングデータと比較し、一致すると一致信号を発生し、負
荷のオン／オフ制御信号を出力するラッチに該一致信号
で前記オン／オフデータをラッチし、タイミングデータ
およびオン／オフデータを次のタイミングのものに更新
する、ことを特徴とする複写装置の制御方法。