JP2965746B2

JP2965746B2 - 極座標直角座標変換装置

Info

Publication number: JP2965746B2
Application number: JP3148527A
Authority: JP
Inventors: 佳志木矢
Original assignee: Furuno Electric Co Ltd
Current assignee: Furuno Electric Co Ltd
Priority date: 1991-06-20
Filing date: 1991-06-20
Publication date: 1999-10-18
Anticipated expiration: 2014-10-18
Also published as: JPH04370780A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、極座標系で探知を行
い、探知データを直角座標系で処理する装置などに用い
られる極座標直角座標変換装置に関する。

【０００２】

【従来の技術】一般に、探知部を中心として極座標形式
で物標の探知を行い、探知結果を直角座標系の表示部に
表示させる探知装置においては、極座標系のデータを直
角座標系のデータへ変換する必要がある。

【０００３】たとえば、アンテナを全周囲方向に回転さ
せるとともに、一定周期でパルス状電波を発射し、物標
からの反射波を受信することによって物標を探知するレ
ーダにおいては、１スイープ分のエコーデータを直角座
標系の画像メモリなどに書き込む際、極座標から直角座
標への変換が必要となる。

【０００４】ここで従来の極座標直角座標変換装置の例
を図５に示す。図５において、レジスタ２１には距離デ
ータ、レジスタ２２には方向データがそれぞれ設定さ
れ、レジスタ２１，２２は共にＲＯＭ２３のアドレスを
指定する。ＲＯＭ２３は、たとえば画面サイズが５１２
×５１２ドットで、１アドレスにつきＸ位置およびＹ位
置をそれぞれ９ビットで表すとすれば、５１２×５１２
×９×２＝４，７１８，５９２ビットの容量を有する。
この回路によって、距離データと方向データからＸ位置
とＹ位置のデータを求める。

【０００５】また、従来の極座標直角座標変換装置の他
の例を図６に示す。図６においてＲＯＭ２５には予め正
弦曲線データおよび余弦曲線データが書き込まれてい
て、方向データが設定されるレジスタ２４によってＲＯ
Ｍ２５のアドレスが指定される。ＲＯＭ２５の読み出し
データはラッチ回路２６Ｘ，２６Ｙに一時記憶される。

【０００６】乗算回路２７Ｘ，２７Ｙはラッチ回路２６
Ｘ，２６Ｙのデータをクロック信号に同期して加算して
行き、一定値に達した時キャリーパルスを発生する。カ
ウンタ２８はそのキャリーパルスの数をカウントする。
ここで正弦データと余弦データをそれぞれ１２ビットと
し、方位分解能を１２ビット（４０９６）とすれば、Ｒ
ＯＭ２５の容量は４０９６×１２×２＝９８，３０４ビ
ットとなる。

【０００７】図６に示したラッチ回路２６Ｘ，２６Ｙの
前段は、図７に示すように、一般にＲＯＭのデータをＣ
ＰＵのバスを介して設定する方法が採られる。図７にお
いてＣＰＵ２９は８ビットＣＰＵであり、そのデータバ
スも８ビット構成である。そして３０，３１，３２はそ
れぞれ８ビットのラッチ回路であり、乗算回路２７Ｘは
ラッチ回路３０の８ビットとラッチ回路３１の半分の４
ビットの計１２ビットのデータを一定時間ごとに加算
し、また乗算回路２７Ｙはラッチ回路３２の８ビットと
ラッチ回路３１の残りの４ビットの計１２ビットのデー
タを一定時間間隔で加算する。

【０００８】

【発明が解決しようとする課題】図５に示したように、
ＲＯＭのデータテーブルによって極座標データを直角座
標データに変換するものでは、ＲＯＭに第１象限だけを
書き込んでおくとしても大容量のＲＯＭを必要とする。
また、図７に示したように、乗算回路に与えるべきデー
タのビット数がＣＰＵのデータビット数より多い場合に
は、ラッチ回路に対し複数回データの設定を行わなけれ
ばならない。図７に示した例ではラッチ回路３０，３
１，３２にデータを設定するために、現在の方位に対応
して正弦データおよび余弦データをＲＯＭ２５から読み
出して、ラッチ回路３０，３１，３２に対し３回に亘っ
て順次設定しなければならない。クロック周波数１２Ｍ
Ｈｚの一般的な８ビットＣＰＵを用いれば、それに要す
る時間は約２００μｓである。

【０００９】ここで方位分解能を４０９６とした時、ア
ンテナの１回転を約２．５秒とすれば、２．５秒／４０
９６＝６１０μｓごとにラッチ回路にデータを設定しな
ければならない。ところが、普通の安価なレーダでは、
単一のＣＰＵを搭載するだけであるので、上記動作のた
めに、ＣＰＵは２００／６１０×１００＝約３３％も専
有されることになる。レーダにおいては、方位を正確に
決める（描画する）ために、上記動作は最優先で行わな
ければならず、６１０μｓごとに必ず２００μｓの動作
が必要となり、残りの６７％の空き時間で、ＣＰＵは他
のタスク処理を行わなければならない。仮に、正弦デー
タおよび余弦データを８ビットにすれば、ラッチ回路に
対するデータの設定が２回で済むので、データ設定に要
する時間は２００×２／３＝１３３μｓとなる。しか
し、その場合には画素抜けの問題が生じるため、実際上
は不可能である。

【００１０】この発明の目的は、正弦曲線および余弦曲
線の分解能を減少させることなく、メモリに予め書き込
むデータのビット数を削減し、必要なメモリ容量を減少
させるとともに、メモリからのデータの読み出しに要す
る時間も短縮できるようにした極座標直角座標変換装置
を提供することにある。

【００１１】

【課題を解決するための手段】この発明は、探知方向お
よび探知距離を検出する手段と、探知方向に相当する正
弦データおよび余弦データと探知距離との乗算によって
探知位置の直角座標データを求める乗算手段を備えた極
座標直角座標変換装置において、単位角度ごとに隣接す
る角度間の正弦データおよび余弦データの差分データを
それぞれ予め記憶するメモリと、前記メモリの読み出し
データを順次加減して、正弦データおよび余弦データを
求める手段を設けたことを特徴とする。

【００１２】

【作用】ここで、正弦曲線と余弦曲線の例を図３に示
す。また、０〜９０°について正弦データと余弦データ
およびそれらの差分データの例を図４に示す。図４にお
いては、角度０〜９０°を０〜１０２３に分解し、各角
度ごとに表している。また、「ＣＯＳデータ」は余弦デ
ータ、「ＳＩＮデータ」は正弦データであり、それぞれ
０００〜ＦＦＦ（１６進数表示）の１２ビットで表して
いる。さらに同図において「ＣＯＳ差分」はＣＯＳデー
タの差分データ、「ＳＩＮ差分」はＳＩＮデータの差分
データである。たとえば角度１０２２におけるＣＯＳ差
分データは、角度１０２１のＣＯＳデータ００Ｃと角度
１０２２のＣＯＳデータ００６との差、すなわち６であ
る。また、たとえば角度１におけるＳＩＮ差分データは
角度０のＳＩＮデータ０００と角度１のＳＩＮデータ０
０６との差、すなわち６である。図３に示すように、Ｃ
ＯＳ差分データが最大値をとるのは、余弦曲線の傾きが
最大となる９０°付近、ＳＩＮ差分データが最大値をと
るのは、正弦曲線の傾きが最大となる０°付近である。
この場合最大値が７であるので、全ての差分データは３
ビットで表すことができ、メモリに差分データのみ書き
込むことによって、１２ビット／３ビット＝４すなわち
メモリ容量は１／４となる。

【００１３】読み出されたメモリのデータは順次加減さ
れて、元の正弦データおよび余弦データが再生され、乗
算手段に与えられる。したがって、メモリの１角度当た
りのデータビット数の減少に伴い、メモリデータの読み
出し回数も削減され、そのための時間が短縮される。こ
れにより、ＣＰＵは空き時間で他の多くのタスク処理を
行うことができるようになる。

【００１４】

【実施例】この発明の実施例であるレーダにおける極座
標直角座標変換装置の構成をブロック図として図１に示
す。図１においてＣＰＵ１はＲＯＭ２に予め書き込まれ
ているプログラムを実行して、装置全体を極座標直角座
標変換装置として機能させるとともに、図外の回路との
間で信号およびデータの入出力を行ってレーダとしての
各種制御を行う。ＲＯＭ２には、ＣＰＵ１の実行すべき
プログラムと、図４に示した角度０°〜９０°に相当す
る範囲内のＣＯＳ差分データおよびＳＩＮ差分データを
それぞれ４ビットで表し、両者を合わせて８ビットデー
タとして予め書き込んでいる。ＲＡＭ３はＣＰＵ１のプ
ログラム実行時に各種ワーキングエリアとして用いられ
る。Ｉ／Ｏポート４は空中線部から、アンテナが船首方
位を向いた時に発生されるヘディングパルスとアンテナ
が単位角度回転するごとに発生されるベアリングパルス
およびパルス状電波の発射タイミングを定めるトリガパ
ルスを入力する。ラッチ回路６はデータバスを介して設
定される８ビットのデータをラッチし、上位４ビットを
クロック発生回路１０Ｘへ与え、下位４ビットをクロッ
ク発生回路１０Ｙへ与える。タイミング発生回路９はク
ロック発生回路１０Ｘ，１０Ｙに対しクロックパルスの
出力タイミング信号を与える。クロック発生回路１０Ｘ
はラッチ回路６の上位４ビットのデータに相当する数の
クロックパルスをカウンタ１１Ｘへ与える。またクロッ
ク発生回路１０Ｙはラッチ回路６の下位４ビットのデー
タに相当する数のクロックパルスをカウンタ１１Ｙへ与
える。カウンタ１１Ｘはクロック発生回路１０Ｘから出
力されるクロックパルスをカウントアップまたはカウン
トダウンする。カウンタ１１Ｙはクロック発生回路１０
Ｙから出力されるクロックパルスをカウントアップまた
はカウントダウンする。Ｉ／Ｏポート５の８ビットとＩ
／Ｏポート７の上位４ビットはカウンタ１１Ｘに対し１
２ビットの初期値を設定する。またＩ／Ｏポート７の下
位４ビットとＩ／Ｏポート８の８ビットはカウンタ１１
Ｙに対し１２ビットの初期値を設定する。乗算回路１２
Ｘはカウンタ１１Ｘの値をトリガパルスが発生されてか
らの時間経過に伴い、一定時間間隔でカウンタ１１Ｘの
値を順次加算（累算）して行く。

【００１５】そしてＦＦＦを超えた時キャリーパルスを
カウンタ１３Ｘへ与える。同様に乗算回路１２Ｙはカウ
ンタ１１Ｙの値を一定時間間隔で順次加算（累算）し、
ＦＦＦを越えた時カウンタ１３Ｙに対しキャリーパルス
を与える。カウンタ１３Ｘは乗算回路１２Ｘから出力さ
れるキャリーパルスをカウントアップまたはカウントダ
ウンし、そのカウント値をＸ位置として求める。またカ
ウンタ１３Ｙは乗算回路１２Ｙから出力されるキャリー
パルスをカウントアップまたはカウントダウンして、そ
のカウント値をＹ位置として求める。Ｉ／Ｏポート１４
はカウンタ１１Ｘ，１１Ｙ，１３Ｘ，１３Ｙに対しそれ
ぞれカウントアップ／カウントダウンの切り換え信号を
与える。

【００１６】図１に示したカウンタ１１Ｘ，１１Ｙ，１
３Ｘ，１３Ｙのカウントアップ／カウントダウンの切り
換え状態を図２に示す。このように各カウンタのカウン
トアップ／カウントダウンの切り換えはＲＯＭ２に予め
書き込まれている０〜９０°のＣＯＳ差分データおよび
ＳＩＮ差分データをどの象限で用いるかによって切り換
える。たとえばアンテナが時計方向（船首〜右舷〜船尾
〜左舷の方向）に回転し、表示部の横軸をＸ軸、縦軸を
Ｙ軸とし、右舷方向をＸ、左舷方向を−Ｘ、船首方向を
Ｙ、船尾方向を−Ｙとすれば、アンテナ方位が０〜８９
°（９０°を１０２４分割した場合には、正確には角度
０〜１０２３）の範囲が第１象限、９０°〜１７９°
（角度１０２４〜２０４７）の範囲が第２象限、１８０
°〜２６９°（角度２０４８〜３０７１）の範囲が第３
象限、２７０°〜３５９°（角度３０７２〜４０９５）
の範囲が第４象限である。アンテナ方位が第１象限にあ
る時、ＣＯＳ差分データの値は実際には負の値であるた
め、カウンタ１１Ｘをカウントダウンモードにして、ク
ロック発生回路１０Ｘから出力されるクロックパルスを
カウントダウンさせる。またアンテナ方位が第２象限に
ある時、ＲＯＭ内のＣＯＳ差分データを９０°から０°
方向に折り返して用いる。またこの角度範囲でもＣＯＳ
差分データは実際には負の値とみなし、カウンタ１１Ｘ
をカウントダウンさせる。アンテナ方位が第３象限にあ
る時、ＲＯＭ内のＣＯＳ差分データを再び０°から９０
°の順方向に順次読み出す。またこの範囲ではＣＯＳ差
分データを正の値とみなして、カウンタ１１Ｘをカウン
トアップさせる。アンテナ方位が第４象限にある時、Ｒ
ＯＭ内のＣＯＳ差分データを再び折り返して用いる。ま
たこの角度範囲でもＣＯＳ差分データを正の値とみなし
て、カウンタ１１Ｘをカウントアップさせる。一方、ア
ンテナ方位が第１象限から第２象限にある時、物標の位
置はＸ軸上で正の方向にあるため、カウンタ１３Ｘをカ
ウントアップさせ、アンテナ方位が第３象限から第４象
限にある時、物標の位置はＸ軸上で負の方向にあるた
め、カウンタ１３Ｘをカウントダウンさせる。同様に、
カウンタ１１Ｙはアンテナ方位が第４象限から第１象限
の範囲にある時、ＳＩＮ差分データは正の値とみなして
カウンタ１１Ｙをカウントアップさせ、アンテナ方位が
第２象限から第３象限にある時、ＳＩＮ差分データを負
の値とみなしてカウンタ１１Ｙをカウントダウンさせ
る。またアンテナ方位が第４象限から第１象限にある
時、物標の位置はＹ軸上で正の方向にあるので、カウン
タ１３Ｙをカウントアップさせ、アンテナ方位が第２象
限から第３象限にある時、物標の位置はＹ軸上で負の方
向にあるので、カウンタ１３Ｙをカウントダウンさせ
る。

【００１７】以上のように、一つの角度につきＣＯＳ差
分データとＳＩＮ差分データをまとめて８ビットデータ
として予めＲＯＭ内に設けておき、このＲＯＭデータを
１回読み出して８ビットのラッチ回路に書き込むだけで
データ設定処理を行うことができる。従ってＲＯＭ容量
は従来に比較して８ビット×３／８ビット＝３となって
１／３となる。またＲＯＭからの読み出し回数も１／３
となって２００／３＝６６μｓのデータ設定時間とな
り、前述した条件で（６１０−６６）／６１０×１００
＝約８９％の時間を他のタスク処理に配分できるように
なる。この専有率の差はレーダとしての性能上大いに関
係し、たとえばアンテナを従来の３倍の速度で回転させ
ても物標探知をし得る事を意味している。

【００１８】ところで、図１に示したカウンタ１１Ｘ，
１１Ｙはクロック発生回路１０Ｘ，１０Ｙから出力され
るクロックパルスの数を前回の値に続けてカウントアッ
プまたはカウントダウンするものであるため、システム
の動作開始時点で初期値（絶対値）を設定する必要があ
る。その１つの方法は、ヘディングパルスを入力した
時、Ｉ／Ｏポート５，７，８を介してカウンタ１１Ｘ，
１１Ｙに対し、それぞれ初期値をプリセットすればよ
い。ただし、一度プリセットした後はヘディングパルス
の入力時にカウンタ１１Ｘ，１１Ｙの値はそれぞれの初
期値と等しい値になっているため、ヘディングパルスの
入力ごとに初期値の設定を行う必要はない。

【００１９】また、他の方法としては、ヘディングパル
スを入力してから或る時間遅延させてカウンタ１１Ｘに
初期値ＦＦＦをセットし、カウンタ１１Ｙを０００にリ
セットする。すなわち、カウンタ１１Ｘ，１１Ｙに対す
るプリセット値を固定しておいて、そのプリセットのタ
イミングを制御する訳である。アンテナが正しく船首方
位を向くタイミングとヘディングパルスが発生されるタ
イミングとは必ずしも一致せず、アンテナの取付け位置
やヘディングパルス発生回路のばらつきによってずれが
生じるが、前記遅延時間によってそのずれを補正するこ
とができる。

【００２０】

【発明の効果】この発明によれば、座標変換に用いるデ
ータを記憶するメモリの容量を大幅に削減することがで
きる。また、メモリからのデータの読み出し回数も減ら
すことができ、座標変換に要するＣＰＵの専有時間を縮
小することができ、残りの空き時間で種々のタスク処理
を実行することができる。そのため比較的低速で小規模
な回路構成でありながら、高速且つ方位分解能の高いレ
ーダを構成することができる。

【図面の簡単な説明】

【図１】実施例に係る極座標直角座標変換装置のブロッ
ク図である。

【図２】図１における各カウンタのカウントアップ／カ
ウントダウンの切り換え状態を示す図である。

【図３】正弦曲線と余弦曲線の例を示す図である。

【図４】メモリに書き込むべきＣＯＳ差分データとＳＩ
Ｎ差分データをＣＯＳデータおよびＳＩＮデータととも
に示す図である。

【図５】従来の座標変換装置の構成を示す図である。

【図６】従来の他の座標変換装置の構成を示すブロック
図である。

【図７】図６に示した座標変換装置のより具体的な構成
を示す従来の座標変換回路のブロック図である。

Claims

(57)【特許請求の範囲】

【請求項１】探知方向および探知距離を検出する手段
と、探知方向に相当する正弦データおよび余弦データと
探知距離との乗算によって探知位置の直角座標データを
求める乗算手段を備えた極座標直角座標変換装置におい
て、単位角度ごとに隣接する角度間の正弦データおよび
余弦データの差分データをそれぞれ予め記憶するメモリ
と、前記メモリの読み出しデータを順次加減して、正弦
データおよび余弦データを求める手段を設けたことを特
徴とする極座標直角座標変換装置。