JP2964185B2 - Method for forming semiconductor device - Google Patents

Method for forming semiconductor device

Info

Publication number
JP2964185B2
JP2964185B2 JP28206291A JP28206291A JP2964185B2 JP 2964185 B2 JP2964185 B2 JP 2964185B2 JP 28206291 A JP28206291 A JP 28206291A JP 28206291 A JP28206291 A JP 28206291A JP 2964185 B2 JP2964185 B2 JP 2964185B2
Authority
JP
Japan
Prior art keywords
layer
barrier metal
silicide
diffusion region
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28206291A
Other languages
Japanese (ja)
Other versions
JPH0595102A (en
Inventor
卓 佐伯
敬三 村上
竹井日出夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON FUAUNDORII KK
Original Assignee
NIPPON FUAUNDORII KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON FUAUNDORII KK filed Critical NIPPON FUAUNDORII KK
Priority to JP28206291A priority Critical patent/JP2964185B2/en
Publication of JPH0595102A publication Critical patent/JPH0595102A/en
Application granted granted Critical
Publication of JP2964185B2 publication Critical patent/JP2964185B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、シリコン基板とバリ
アメタルとの間にAl層またはAlと他の金属の合金層を被
着したコンタクト孔を有する半導体装置およびその形成
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a contact hole in which an Al layer or an alloy layer of Al and another metal is provided between a silicon substrate and a barrier metal, and a method of forming the same.

【0002】[0002]

【従来の技術】LSI 技術の進歩により急速な高密度化と
それに伴う高速化が行われてきた。これには、多結晶Si
技術に負うところが大であるが、高密度化は配線幅の縮
小と配線長さの増大を招き、配線層の膜厚増大にも限度
があって配線抵抗を増大させ、高速での信号伝搬を困難
にする。シリサイドは他結晶Siに比べて約1桁抵抗が小
さく、配線抵抗による信号遅延を比較的小さく抑えるこ
とができる。
2. Description of the Related Art With the advance of LSI technology, rapid densification and accompanying high speed have been achieved. This includes polycrystalline Si
The technology is largely dependent on the technology, but higher density leads to a reduction in wiring width and an increase in wiring length. Make it difficult. Silicide has a resistance about one digit smaller than that of other crystalline Si, and can suppress signal delay due to wiring resistance to a relatively small value.

【0003】このシリサイドの形成方法には、金属を単
結晶上、あるいは多結晶Si上に形成して熱処理によって
シリサイドを得る方法と、シリサイドをスパッタ法等で
直接形成する方法がある。
As a method of forming silicide, there are a method of forming a metal on a single crystal or a polycrystalline Si to obtain a silicide by heat treatment, and a method of directly forming a silicide by a sputtering method or the like.

【0004】従来、半導体装置においてシリサイド化の
熱処理時には、シリコンとAl配線層間の相互拡散を阻止
してシリサイド化の反応を正常に行うために、窒化チタ
ン等のバリアメタルを被着する。配線層であるAlSi層下
に形成されるバリアメタルは、一般に窒化チタン,チタ
ン,チタンタングステンが使用されている。
Conventionally, at the time of heat treatment for silicidation in a semiconductor device, a barrier metal such as titanium nitride is deposited to prevent interdiffusion between silicon and an Al wiring layer and to normally carry out a silicidation reaction. Generally, titanium nitride, titanium, and titanium tungsten are used as a barrier metal formed below the AlSi layer serving as a wiring layer.

【0005】しかし、従来の技術ではバリアメタルとシ
リコン基板の活性領域とが直接接触するため、特にP型
拡散領域の不純物がバリアメタルに拡散し拡散領域の濃
度低下が生じたり、表面にシリコン酸化膜を形成したり
するので、接触抵抗が増大したり不安定になるといった
問題点があった。
However, in the prior art, since the barrier metal and the active region of the silicon substrate are in direct contact with each other, the impurity in the P-type diffusion region diffuses into the barrier metal, and the concentration of the diffusion region is reduced. Since a film is formed, there has been a problem that the contact resistance increases or becomes unstable.

【0006】このため、例えば、特開昭63−2572
69号を参照すると、SBD 用金属またはコンタクト金属
として白金シリサイドを用い、シリコンに対して白金よ
り低いバリア高さの物質、例えばAlをPtSiに導入してバ
リア高さを下げるとともに、シリサイド化の熱処理時に
シリコンとAl配線層間の相互拡散を阻止するためAlPtSi
層の形成後バリアメタルを被着してシリサイド化の反応
を正常にしPtSi表面にシリコン酸化膜が形成されるのを
抑制している。
For this reason, for example, Japanese Patent Application Laid-Open No. 63-2572
Referring to No. 69, platinum silicide is used as a metal for SBD or a contact metal, and a material having a lower barrier height than platinum, such as Al, is introduced into PtSi for silicon to lower the barrier height and heat treatment for silicidation is performed. Sometimes AlPtSi to prevent interdiffusion between silicon and Al wiring layer
After the formation of the layer, a barrier metal is deposited to normalize the silicidation reaction, thereby suppressing the formation of a silicon oxide film on the PtSi surface.

【0007】またバリアメタルとシリコン基板との間に
AlSi層を設けることによりバリアメタルとシリコン基板
の活性領域との間に低効率の小さいTiSi層を形成し、突
き抜け現象からシリコンの析出を押える方法も講じられ
ている。一般的に、バリアメタルとシリコン基板との間
にTi層を形成することが行われているが、この場合P型
拡散領域の不純物とTiの相互作用でP型不純物の濃度が
低下し、接触抵抗が50〜 100Ω/cm2 から数 100〜数10
kΩ/cm2 に増大することも知られている。
Further, between the barrier metal and the silicon substrate
A method of forming a low-efficiency TiSi layer between the barrier metal and the active region of the silicon substrate by providing the AlSi layer to suppress the deposition of silicon from the punch-through phenomenon has been taken. Generally, a Ti layer is formed between a barrier metal and a silicon substrate. In this case, however, the concentration of the P-type impurity is reduced due to the interaction between Ti and the impurity in the P-type diffusion region. Resistance from 50 to 100Ω / cm 2 to several hundreds to several tens
It is also known to increase to kΩ / cm 2 .

【0008】[0008]

【発明が解決しようとする課題】のような事情に鑑み
て、本発明は、従来のバリアメタルの利点は維持し、さ
らにバリアメタルとシリコン基板との間にAlまたはAl合
金とのシリサイド化合物を被着して不純物濃度の低下と
接触抵抗の改善をもたらす半導体装置の形成方法を提供
することを目的としている。
In view of the circumstances as this [0006] The present invention provides the advantages of a conventional barrier metal is maintained, further silicide compound of Al or Al alloy between the barrier metal and the silicon substrate and its object is to provide a method of forming a semiconductor equipment provide improved contact resistance was coated with a decrease in the impurity concentration.

【0009】[0009]

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体形成方法は、不純物拡散領域上にAl
またはAl合金とのシリサイド化合物、次いでTi、さらに
その上にバリアメタルを形成し、不純物拡散領域とバリ
アメタルとの間に2層のシリサイド化合物を形成するこ
とを特徴とする。
Means for Solving the Problems To achieve the above object,
Therefore, the method for forming a semiconductor of the present invention
Alternatively, a silicide compound with an Al alloy, then Ti, and a barrier metal are formed thereon, and a two-layer silicide compound is formed between the impurity diffusion region and the barrier metal.

【0011】[0011]

【作用】AlまたはAl合金とのシリサイド化合物をシリコ
ン基板とバリアメタルとの層間に形成する構成によれ
ば、シリコン基板との界面にはアルミニウムシリサイド
層が形成され、その上面におけるチタンとの界面にはチ
タンシリサイド層が形成される。
According to the structure in which the silicide compound with Al or Al alloy is formed between the silicon substrate and the barrier metal, an aluminum silicide layer is formed at the interface with the silicon substrate, and the aluminum silicide layer is formed on the upper surface with the interface with titanium. Is formed with a titanium silicide layer.

【0012】このため、二重のシリサイド層とバリアメ
タルにより拡散領域と配線層とを分離して、P型拡散領
域内の不純物であるボロンと配線金属との相互拡散を阻
止する。
For this reason, the diffusion region and the wiring layer are separated by the double silicide layer and the barrier metal, and the mutual diffusion between boron, which is an impurity in the P-type diffusion region, and the wiring metal is prevented.

【0013】さらに本発明の半導体装置では、バリアメ
タルにボロンが拡散してP型拡散領域の濃度低下をもた
らすという欠点もシリサイド層の形成により防止される
ので、良好なオーミック接触を保つとともにP型拡散領
域として作用する不純物濃度の低下を防止できることに
なる。
Further, in the semiconductor device of the present invention, since the disadvantage that boron diffuses into the barrier metal to cause a decrease in the concentration of the P-type diffusion region is prevented by the formation of the silicide layer, good ohmic contact is maintained and the P-type diffusion region is maintained. Thus, it is possible to prevent the impurity concentration acting as the diffusion region from lowering.

【0014】[0014]

【実施例】本発明の実施例を図面に基づいて説明する。
図1は本発明の製造工程においてコンタクトを形成した
状態を示す断面図である。シリコン基板1は、その上部
に不純物拡散領域2が形成されている。このシリコン基
板1上に絶縁層であるBPSG層3を形成し、さらに不純物
拡散領域2上にコンタクトを形成するため、拡散領域2
上のBPSG層3をエッチングして除去し、径が1μm程度
の孔を形成する。
An embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing a state where a contact is formed in a manufacturing process of the present invention. The silicon substrate 1 has an impurity diffusion region 2 formed thereon. A BPSG layer 3 which is an insulating layer is formed on the silicon substrate 1 and a contact is formed on the impurity diffusion region 2.
The upper BPSG layer 3 is removed by etching to form a hole having a diameter of about 1 μm.

【0015】そして、スパッタ法で直接この孔内に第1
層としてアルミニウムシリサイド(AlSi)層4を50〜 2
00Å堆積する。次にチタンをスパッタ法で50〜 200Å程
度堆積させて、AlSi層4上に第2層となるチタン層5を
形成する。さらに、反応性スパッタ法でバリアメタルと
して作用する窒化チタン(TiN) 層6を 500〜1000Å程度
堆積する。この第3の層の形成条件は、例えば圧力が5
×10-3トール、アルゴンと窒素ガス(Ar+N2) が流量比
1:1の雰囲気中で大きさが直径20cm、厚さ6mm程度の
円形のチタンターゲットに4KW程度の電力を投入し、60
mm離れて対向するシリコン基板2に約2分間程度かけて
形成する。
Then, the first hole is directly formed in the hole by sputtering.
Aluminum silicide (AlSi) layer 4
00Å deposited. Next, titanium is deposited on the AlSi layer 4 by sputtering to a thickness of about 50 to 200 ° to form a titanium layer 5 serving as a second layer. Further, a titanium nitride (TiN) layer 6 acting as a barrier metal is deposited by a reactive sputtering method to a thickness of about 500 to 1000 °. The conditions for forming this third layer are, for example, a pressure of 5
A power of about 4 KW is applied to a circular titanium target having a diameter of 20 cm and a thickness of about 6 mm in an atmosphere having a flow rate ratio of 1 × 10 −3 Torr, argon and nitrogen gas (Ar + N 2 ), 60
It is formed over about 2 minutes on the silicon substrate 2 which is opposed by a distance of mm.

【0016】本実施例で使用されるバリアメタルは、M
o,Ta,Wt,Nb,Cr等の金属またはTiN,TiW 等のチタン化合
物からなっている。上述の層形成により、チタン層5の
下にAlSi層4が形成されるので、AlSi層4とチタン層5
との界面では、抵抗率の小さいチタンシリサイド(TiSi)
が形成される。
The barrier metal used in this embodiment is M
It is made of a metal such as o, Ta, Wt, Nb, Cr or a titanium compound such as TiN, TiW. Since the AlSi layer 4 is formed under the titanium layer 5 by the above-described layer formation, the AlSi layer 4 and the titanium layer 5 are formed.
At the interface with titanium silicide (TiSi)
Is formed.

【0017】また、本実施例では、第1の層としてAlSi
層4を用いたが、Al層あるいはAlにSi,Cu,Pa,Pt の少な
くとも1種類以上の金属を約 0.3at%以上含むAl合金層
であってもよい。
In this embodiment, AlSi is used as the first layer.
Although the layer 4 is used, an Al layer or an Al alloy layer containing at least one metal of at least one of Si, Cu, Pa, and Pt in Al at about 0.3 at% or more may be used.

【0018】その後、窒化チタン層6上に配線層7を形
成するため、AlSiを1μm程度堆積し、平坦部で 1.1μ
m程度になるように有機膜(レジスト膜)を塗布し、平
行平板型のRIE (リアクティブイオンエッチング)によ
り配線を形成する。
Thereafter, to form a wiring layer 7 on the titanium nitride layer 6, AlSi is deposited to a thickness of about 1 μm, and
An organic film (resist film) is applied to a thickness of about m, and wiring is formed by parallel plate type RIE (reactive ion etching).

【0019】このような工程により、アルミニウムシリ
サイドとチタンをスパッタリングすることでバリアメタ
ル(TiN) に対する密着性が改善される。また拡散領域と
バリアメタルとの間にアルミニウムシリサイドが形成さ
れ、さらにチタンシリサイドも形成されるため、これら
が障壁となり従来P型拡散領域内の不純物がバリアメタ
ルに拡散し、濃度低下をもたらすことを阻止できる。
By such a process, the adhesion to the barrier metal (TiN) is improved by sputtering aluminum silicide and titanium. In addition, aluminum silicide is formed between the diffusion region and the barrier metal, and titanium silicide is also formed. Therefore, these act as barriers, so that impurities in the conventional P-type diffusion region diffuse into the barrier metal and cause a decrease in concentration. Can be blocked.

【0020】また、従来と同様にシリコン基板と配線層
との間はバリアメタルで分離されているので、SiとAlが
接触してAlがSi中に拡散され接合層を突き抜けてシリコ
ン基板とAl配線が接続された状態になってリークするこ
とが防止される。さらにコンタクト開口部にSiが析出し
て開口部を塞ぎ結果的に高抵抗接触をもたらすことも防
止する。
Further, since the silicon substrate and the wiring layer are separated by the barrier metal as in the prior art, Si and Al come into contact with each other, Al diffuses into Si, penetrates the bonding layer, and contacts the silicon substrate and the Al. Leakage due to the connection of the wiring is prevented. Further, it is possible to prevent Si from being deposited on the contact opening and closing the opening, resulting in a high-resistance contact.

【0021】[0021]

【発明の効果】本発明によれば、不純物拡散領域と配線
層との間に2層のシリサイド化合物とバリアメタルを形
成することにより、良好なオーミック接触を保持して接
触抵抗を下げるとともにP型拡散領域として作用する不
純物濃度の低下を防止できるという効果を奏する。
According to the present invention, by forming a two-layer silicide compound and a barrier metal between the impurity diffusion region and the wiring layer, a good ohmic contact can be maintained, the contact resistance can be reduced, and the P-type can be reduced. This has the effect of preventing a decrease in the impurity concentration acting as a diffusion region.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示す半導体装置の断面図であ
る。
FIG. 1 is a sectional view of a semiconductor device showing an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 不純物拡散領域 3 BPSG層 4 AlSi層 5 チタン層 6 窒化チタン層 7 配線層 Reference Signs List 1 silicon substrate 2 impurity diffusion region 3 BPSG layer 4 AlSi layer 5 titanium layer 6 titanium nitride layer 7 wiring layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹井日出夫 千葉県 館山市 山本 1580番地 株式 会社 エヌ・エム・ビー セミコンダク ター内 (56)参考文献 特開 平3−218011(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Hideo Takei 1580 Yamamoto, Tateyama-shi, Chiba Pref. N.M.B. Inside the Semiconductor Company (56) References JP-A-3-218011 (JP, A) Surveyed fields (Int.Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/3205 H01L 21/3213 H01L 21/44-21/445 H01L 21/768 H01L 29/40-29/51

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 不純物拡散領域上にAlまたはAl合金との
シリサイド化合物、次いでTi、さらにその上にバリアメ
タルを形成し、不純物拡散領域とバリアメタルとの間に
2層のシリサイド化合物を形成することを特徴とする半
導体装置の形成方法。
1. A silicide compound with Al or an Al alloy, then Ti, a barrier metal is formed on the impurity diffusion region, and a two-layer silicide compound is formed between the impurity diffusion region and the barrier metal. A method for forming a semiconductor device.
JP28206291A 1991-10-02 1991-10-02 Method for forming semiconductor device Expired - Fee Related JP2964185B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28206291A JP2964185B2 (en) 1991-10-02 1991-10-02 Method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28206291A JP2964185B2 (en) 1991-10-02 1991-10-02 Method for forming semiconductor device

Publications (2)

Publication Number Publication Date
JPH0595102A JPH0595102A (en) 1993-04-16
JP2964185B2 true JP2964185B2 (en) 1999-10-18

Family

ID=17647655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28206291A Expired - Fee Related JP2964185B2 (en) 1991-10-02 1991-10-02 Method for forming semiconductor device

Country Status (1)

Country Link
JP (1) JP2964185B2 (en)

Also Published As

Publication number Publication date
JPH0595102A (en) 1993-04-16

Similar Documents

Publication Publication Date Title
US5656860A (en) Wiring structure for semiconductor device and fabrication method therefor
US5360996A (en) Titanium nitride/titanium silicide multiple layer barrier with preferential (111) crystallographic orientation on titanium nitride surface
US4910578A (en) Semiconductor device having a metal electrode interconnection film with two layers of silicide
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
US4283439A (en) Method of manufacturing a semiconductor device by forming a tungsten silicide or molybdenum silicide electrode
US6344411B1 (en) OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same
US5567647A (en) Method for fabricating a gate electrode structure of compound semiconductor device
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
JPS5846631A (en) Semiconductor device and manufacture thereof
US6239492B1 (en) Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
JP2789332B2 (en) Structure of metal wiring and method of forming the same
JPS61133646A (en) Manufacture of semiconductor device
JPS63172463A (en) Semiconductor device
JP2964185B2 (en) Method for forming semiconductor device
JPH06204170A (en) Semiconductor device and its manufacture
JPH0562456B2 (en)
JP2542617B2 (en) Method for manufacturing semiconductor device
JP2997371B2 (en) Integrated circuit device
JPH0376031B2 (en)
JPH061774B2 (en) Semiconductor device
JPH02235372A (en) Semiconductor device and its manufacture
JPH02246159A (en) Wiring structure of semiconductor device and formation thereof
JP3017810B2 (en) Method for manufacturing semiconductor device
JPH03153024A (en) Semiconductor device and its manufacture
JP2586885B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees