JP2946819B2 - プログラム電源装置 - Google Patents
プログラム電源装置Info
- Publication number
- JP2946819B2 JP2946819B2 JP3106822A JP10682291A JP2946819B2 JP 2946819 B2 JP2946819 B2 JP 2946819B2 JP 3106822 A JP3106822 A JP 3106822A JP 10682291 A JP10682291 A JP 10682291A JP 2946819 B2 JP2946819 B2 JP 2946819B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- resistor
- terminal
- power supply
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、集積回路検査装置等
で使用され、負荷に対する電圧を設定できるプログラム
電源装置についてのものであり、このプログラム電源装
置が過負荷状態になったとき、帰還回路を遮断するよう
にしたものである。
で使用され、負荷に対する電圧を設定できるプログラム
電源装置についてのものであり、このプログラム電源装
置が過負荷状態になったとき、帰還回路を遮断するよう
にしたものである。
【０００２】
【従来の技術】次に、従来技術によるプログラム電源装
置の構成を図４により説明する。図４の１はＤ／Ａ変換
器、２Ａ・２Ｂ・２Ｄ・２Ｇ・２Ｈは抵抗、３とは４増
幅器、５と６はトランジスタ（以下、ＴＲという。）、
９Ａは電源出力のＴＦ端子、９Ｂは供給電圧検出用のＴ
Ｓ端子、１０は負荷である。Ｄ／Ａ変換器１にはプログ
ラム電源装置の発生電圧に相当するディジタル信号が供
給され、Ｄ／Ａ変換器１でＤ／Ａ変換される。増幅器３
は高入力インピーダンス低出力インピーダンスの電圧フ
ォロアであり、増幅器４は例えば１０の６乗倍以上の高
利得で、負荷１０に電流供給能力をもつ反転形増幅器で
ある。
置の構成を図４により説明する。図４の１はＤ／Ａ変換
器、２Ａ・２Ｂ・２Ｄ・２Ｇ・２Ｈは抵抗、３とは４増
幅器、５と６はトランジスタ（以下、ＴＲという。）、
９Ａは電源出力のＴＦ端子、９Ｂは供給電圧検出用のＴ
Ｓ端子、１０は負荷である。Ｄ／Ａ変換器１にはプログ
ラム電源装置の発生電圧に相当するディジタル信号が供
給され、Ｄ／Ａ変換器１でＤ／Ａ変換される。増幅器３
は高入力インピーダンス低出力インピーダンスの電圧フ
ォロアであり、増幅器４は例えば１０の６乗倍以上の高
利得で、負荷１０に電流供給能力をもつ反転形増幅器で
ある。
【０００３】増幅器４の出力はＴＦ端子９Ａから負荷１
０に供給され、負荷１０への供給電圧はＴＳ端子９Ｂか
ら抵抗２Ｂを通って増幅器３の入力に接続される。全体
として、負荷１０に対し定電圧回路を構成する。負荷１
０への供給電圧Ｖｏは、Ｄ／Ａ変換器１の出力電圧をＶ
ｉ、抵抗２Ａ・２Ｂの抵抗値をＲ１・Ｒ２とすれば、Ｖ
ｏ＝−（Ｒ２／Ｒ１）Ｖｉである。
０に供給され、負荷１０への供給電圧はＴＳ端子９Ｂか
ら抵抗２Ｂを通って増幅器３の入力に接続される。全体
として、負荷１０に対し定電圧回路を構成する。負荷１
０への供給電圧Ｖｏは、Ｄ／Ａ変換器１の出力電圧をＶ
ｉ、抵抗２Ａ・２Ｂの抵抗値をＲ１・Ｒ２とすれば、Ｖ
ｏ＝−（Ｒ２／Ｒ１）Ｖｉである。
【０００４】次に、図４の出力電圧Ｖｏを正の極性にプ
ログラムしたときの電流制限動作について説明する。Ｔ
Ｆ端子９Ａから負荷１０へ向って流れる電流は、正極電
源＋Ｖｃから端子４Ａを経由して増幅器４に供給され、
反対に出力電圧Ｖｏを負極にプログラムしたときは、負
荷１０からＴＦ端子９Ａに向って流れる電流は負極電源
−Ｖｃから端子４Ｂを経由して増幅器４に供給される。
ログラムしたときの電流制限動作について説明する。Ｔ
Ｆ端子９Ａから負荷１０へ向って流れる電流は、正極電
源＋Ｖｃから端子４Ａを経由して増幅器４に供給され、
反対に出力電圧Ｖｏを負極にプログラムしたときは、負
荷１０からＴＦ端子９Ａに向って流れる電流は負極電源
−Ｖｃから端子４Ｂを経由して増幅器４に供給される。
【０００５】出力電圧Ｖｏが正極のときに負荷１０が短
絡状態になると、ＴＳ端子９Ｂの電圧が下がるので、電
圧低下を回復するように増幅器４が制御され、端子４Ａ
から流入する電流が増える。この電流の増加により抵抗
２Ｇの電圧降下が増え、電圧降下値がＴＲ５のベース−
エミッタ間順方向電圧（約 0.6Ｖ）に達すると、ＴＲ５
のコレクタ電流が流れ、増幅器４の出力から負荷１０へ
の電流を減らすように増幅器４の入力に負帰還がかか
る。
絡状態になると、ＴＳ端子９Ｂの電圧が下がるので、電
圧低下を回復するように増幅器４が制御され、端子４Ａ
から流入する電流が増える。この電流の増加により抵抗
２Ｇの電圧降下が増え、電圧降下値がＴＲ５のベース−
エミッタ間順方向電圧（約 0.6Ｖ）に達すると、ＴＲ５
のコレクタ電流が流れ、増幅器４の出力から負荷１０へ
の電流を減らすように増幅器４の入力に負帰還がかか
る。
【０００６】この動作で負荷１０が短絡状態でも電流検
出抵抗２Ｇの電圧降下は約 0.6Ｖに保たれ、電流が制限
される。したがって、抵抗２Ｇの抵抗値をＲ７とすれ
ば、電流制限値は 0.6Ｖ／Ｒ７（Ω）で計算される値に
ほぼ定まる。なお、出力電圧Ｖｏを負極にプログラムさ
れた場合には、電流検出抵抗２ＨとＴＲ６で同様に電流
が制限される。
出抵抗２Ｇの電圧降下は約 0.6Ｖに保たれ、電流が制限
される。したがって、抵抗２Ｇの抵抗値をＲ７とすれ
ば、電流制限値は 0.6Ｖ／Ｒ７（Ω）で計算される値に
ほぼ定まる。なお、出力電圧Ｖｏを負極にプログラムさ
れた場合には、電流検出抵抗２ＨとＴＲ６で同様に電流
が制限される。
【０００７】
【発明が解決しようとする課題】図４では、過負荷状態
での電流制限動作でもＴＳ端子９Ｂから抵抗２Ｂ、増幅
器３を通って、増幅器４の入力にいたる負帰還回路が動
作する。一方、過負荷状態の発生は、プログラム電源装
置が異常に使われている場合であり、電流制限動作のた
めの負荷１０のインピーダンス周波数を規定することは
できない。このため、増幅器４の出力インピーダンスと
負荷１０のインピーダンスの関係で負帰還信号の位相が
回り、負荷１０のインピーダンスによっては過負荷状態
で系が発振状態になることがある。
での電流制限動作でもＴＳ端子９Ｂから抵抗２Ｂ、増幅
器３を通って、増幅器４の入力にいたる負帰還回路が動
作する。一方、過負荷状態の発生は、プログラム電源装
置が異常に使われている場合であり、電流制限動作のた
めの負荷１０のインピーダンス周波数を規定することは
できない。このため、増幅器４の出力インピーダンスと
負荷１０のインピーダンスの関係で負帰還信号の位相が
回り、負荷１０のインピーダンスによっては過負荷状態
で系が発振状態になることがある。
【０００８】この発明は、過負荷状態での電流制限動作
で発生する発振現象をなくすため、増幅器３・４間にア
ナログスイッチを設け、電流制限動作中はこのアナログ
スイッチでＴＳ端子９Ｂからの負帰還回路を遮断するプ
ログラム電源装置の提供を目的とする。
で発生する発振現象をなくすため、増幅器３・４間にア
ナログスイッチを設け、電流制限動作中はこのアナログ
スイッチでＴＳ端子９Ｂからの負帰還回路を遮断するプ
ログラム電源装置の提供を目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するた
め、この発明では、負荷１０への供給電圧が抵抗２Ｂを
通って入力に接続される増幅器３と、増幅器３の出力が
抵抗２Ｃと抵抗２Ｄを通って入力に接続され、電源＋Ｖ
ｃが抵抗２Ｇを経由して端子４Ａから供給され、電源−
Ｖｃが抵抗２Ｈを経由して端子４Ｂから供給される増幅
器４と、エミッタが電源＋Ｖｃに接続され、ベースが端
子４Ａに接続され、コレクタが抵抗２Ｅを経由して増幅
器４の入力に接続されるトランジスタ５と、エミッタが
電源−Ｖｃに接続され、ベースが端子４Ｂに接続され、
コレクタが抵抗２Ｆを経由して増幅器４の入力に接続さ
れるトランジスタ６と、抵抗２Ｃと抵抗２Ｄの接続点か
ら接地間に接続され、制御入力７Ａがトランジスタ５の
コレクタに接続されるアナログスイッチ７と、抵抗２Ｃ
と抵抗２Ｄの接続点から接地間に接続され、制御入力８
Ａがトランジスタ６のコレクタに接続されるアナログス
イッチ８とを備え、＋極性の過負荷電流が検出される
と、アナログスイッチ７が増幅器３と増幅器４の接続を
遮断し、−極性の過負荷電流が検出されると、アナログ
スイッチ８が増幅器３と増幅器４の接続を遮断する。
め、この発明では、負荷１０への供給電圧が抵抗２Ｂを
通って入力に接続される増幅器３と、増幅器３の出力が
抵抗２Ｃと抵抗２Ｄを通って入力に接続され、電源＋Ｖ
ｃが抵抗２Ｇを経由して端子４Ａから供給され、電源−
Ｖｃが抵抗２Ｈを経由して端子４Ｂから供給される増幅
器４と、エミッタが電源＋Ｖｃに接続され、ベースが端
子４Ａに接続され、コレクタが抵抗２Ｅを経由して増幅
器４の入力に接続されるトランジスタ５と、エミッタが
電源−Ｖｃに接続され、ベースが端子４Ｂに接続され、
コレクタが抵抗２Ｆを経由して増幅器４の入力に接続さ
れるトランジスタ６と、抵抗２Ｃと抵抗２Ｄの接続点か
ら接地間に接続され、制御入力７Ａがトランジスタ５の
コレクタに接続されるアナログスイッチ７と、抵抗２Ｃ
と抵抗２Ｄの接続点から接地間に接続され、制御入力８
Ａがトランジスタ６のコレクタに接続されるアナログス
イッチ８とを備え、＋極性の過負荷電流が検出される
と、アナログスイッチ７が増幅器３と増幅器４の接続を
遮断し、−極性の過負荷電流が検出されると、アナログ
スイッチ８が増幅器３と増幅器４の接続を遮断する。
【００１０】
【作用】次に、この発明によるプログラム電源装置の構
成を図１により説明する。図１の２Ｃ・２Ｅ・２Ｆは抵
抗、７と８はアナログスイッチであり、その他は図４と
同じものである。ＴＲ５のコレクタは抵抗２Ｅで増幅器
４の入力とアナログスイッチ７の制御入力端子７Ａに接
続され、ＴＲ６のコレクタは抵抗２Ｆで増幅器４の入力
とアナログスイッチ８の制御入力端子８Ａに接続され
る。
成を図１により説明する。図１の２Ｃ・２Ｅ・２Ｆは抵
抗、７と８はアナログスイッチであり、その他は図４と
同じものである。ＴＲ５のコレクタは抵抗２Ｅで増幅器
４の入力とアナログスイッチ７の制御入力端子７Ａに接
続され、ＴＲ６のコレクタは抵抗２Ｆで増幅器４の入力
とアナログスイッチ８の制御入力端子８Ａに接続され
る。
【００１１】抵抗２Ｃはアナログスイッチ７・８がオン
のとき、ＴＳ端子９Ｂからの負帰還信号を確実に遮断す
るためのものであり、アナログスイッチ７・８がオンの
ときの抵抗値の１００倍以上の抵抗値にする。通常は、
数ｋΩの値が用いられる。抵抗２Ｄは、ＴＲ５から抵抗
２Ｅを通って増幅器４の入出端子への電流がアナログス
イッチ７で接地電位へ吸収されることを防ぐためのもの
である。
のとき、ＴＳ端子９Ｂからの負帰還信号を確実に遮断す
るためのものであり、アナログスイッチ７・８がオンの
ときの抵抗値の１００倍以上の抵抗値にする。通常は、
数ｋΩの値が用いられる。抵抗２Ｄは、ＴＲ５から抵抗
２Ｅを通って増幅器４の入出端子への電流がアナログス
イッチ７で接地電位へ吸収されることを防ぐためのもの
である。
【００１２】次に、アナログスイッチ７の実施例の図路
を図２により説明する。図２の７Ｂは電界効果トランジ
スタ、７Ｃは抵抗、７Ｄは定電圧ダイオードである。制
御入力端子７Ａに正極性電位が加えられると、電界効果
トラジスタ７Ｂのドレーン・ソース間が導通状態にな
る。抵抗７Ｃと定電圧ダイオード７Ｄは、電界効果トラ
ンジスタ７Ｂのゲートに必要以上の電位が加わらないよ
うにするためのものである。
を図２により説明する。図２の７Ｂは電界効果トランジ
スタ、７Ｃは抵抗、７Ｄは定電圧ダイオードである。制
御入力端子７Ａに正極性電位が加えられると、電界効果
トラジスタ７Ｂのドレーン・ソース間が導通状態にな
る。抵抗７Ｃと定電圧ダイオード７Ｄは、電界効果トラ
ンジスタ７Ｂのゲートに必要以上の電位が加わらないよ
うにするためのものである。
【００１３】図１の負荷１０への電流は増幅器４の端子
４Ａ・４Ｂから供給される。抵抗２Ｇは端子４Ａの電流
を電圧に変換し、ＴＲ５のベース電圧を供給する。ＴＲ
５は、ベース・エミッタ間電圧が約 0.6Ｖになるとコレ
クタ電流が流れる。抵抗２Ｇの抵抗値は、負荷電流が制
限値になった状態で約 0.6Ｖの電圧降下になるように定
められる。ＴＲ５のコレクタ電流は抵抗２Ｅを通って増
幅器４の入力電圧を正極方向にバイアスするので、出力
電圧は負極方向に変化し、増幅器４から負荷１０への電
流を制限する。
４Ａ・４Ｂから供給される。抵抗２Ｇは端子４Ａの電流
を電圧に変換し、ＴＲ５のベース電圧を供給する。ＴＲ
５は、ベース・エミッタ間電圧が約 0.6Ｖになるとコレ
クタ電流が流れる。抵抗２Ｇの抵抗値は、負荷電流が制
限値になった状態で約 0.6Ｖの電圧降下になるように定
められる。ＴＲ５のコレクタ電流は抵抗２Ｅを通って増
幅器４の入力電圧を正極方向にバイアスするので、出力
電圧は負極方向に変化し、増幅器４から負荷１０への電
流を制限する。
【００１４】抵抗２Ｅに発生した電圧降下はアナログス
イッチ７の制御入力７Ａに接続されており、ＴＲ５のコ
レクタ電流が流れている状態では、アナログスイッチ７
はオン状態となり、増幅器３の出力を抵抗２Ｃの後で接
地電位に短絡することで、ＴＳ端子９Ｂからの負帰還回
路を遮断する。すなわち、過負荷状態の電流制限動作中
はアナログスイッチ７によってＴＳ端子９Ｂから負帰還
信号が遮断される。出力電圧Ｖｏを負極にプログラムさ
れて、過負荷状態になるとアナログスイッチ８で同様に
負帰還信号を遮断する。
イッチ７の制御入力７Ａに接続されており、ＴＲ５のコ
レクタ電流が流れている状態では、アナログスイッチ７
はオン状態となり、増幅器３の出力を抵抗２Ｃの後で接
地電位に短絡することで、ＴＳ端子９Ｂからの負帰還回
路を遮断する。すなわち、過負荷状態の電流制限動作中
はアナログスイッチ７によってＴＳ端子９Ｂから負帰還
信号が遮断される。出力電圧Ｖｏを負極にプログラムさ
れて、過負荷状態になるとアナログスイッチ８で同様に
負帰還信号を遮断する。
【００１５】次に、この発明によるプログラム電源装置
の他の構成を図３により説明する。図３の２Ｊは抵抗、
１１〜１３は増幅器である。図３では、増幅器４の端子
４Ａ、４Ｂが直接、電源＋Ｖｃ、−Ｖｃに接続され、増
幅器４とＴＦ端子９Ａ間に電流検出抵抗２Ｊ、過負荷制
御出力１４、１５を図１のＴＲ５、ＴＲ６のコレクタか
らの信号におきかえたもので、その他は図１と同じもの
である。
の他の構成を図３により説明する。図３の２Ｊは抵抗、
１１〜１３は増幅器である。図３では、増幅器４の端子
４Ａ、４Ｂが直接、電源＋Ｖｃ、−Ｖｃに接続され、増
幅器４とＴＦ端子９Ａ間に電流検出抵抗２Ｊ、過負荷制
御出力１４、１５を図１のＴＲ５、ＴＲ６のコレクタか
らの信号におきかえたもので、その他は図１と同じもの
である。
【００１６】抵抗２Ｊの両端に差動増幅器１１の入力を
接続し、差動増幅器１１の出力から負荷電流に比例した
電圧を取り出す。そして、電流制限値に対応した比較電
圧Ｖａ・Ｖｂとの差を差動増幅器Ａ１２・１３で求め
る。比較電圧ＶａはＴＦ端子９Ａから負荷１０へ向う電
流制限値に対応し、比較電圧Ｖｂは反対向きの電流制限
値に対応する。過負荷状態では、端子１４に正極電圧が
出力され、端子１５に負極電圧が出力される。過負荷状
態でオフになるアナログスイッチでＴＳ端子９Ｂからの
負帰還信号を遮断しても同様の効果を実現できる。
接続し、差動増幅器１１の出力から負荷電流に比例した
電圧を取り出す。そして、電流制限値に対応した比較電
圧Ｖａ・Ｖｂとの差を差動増幅器Ａ１２・１３で求め
る。比較電圧ＶａはＴＦ端子９Ａから負荷１０へ向う電
流制限値に対応し、比較電圧Ｖｂは反対向きの電流制限
値に対応する。過負荷状態では、端子１４に正極電圧が
出力され、端子１５に負極電圧が出力される。過負荷状
態でオフになるアナログスイッチでＴＳ端子９Ｂからの
負帰還信号を遮断しても同様の効果を実現できる。
【００１７】
【発明の効果】この発明によれば、過負荷状態のときは
アナログスイッチでＴＳ端子からの負帰還信号を遮断す
るので、負荷によって位相のまわった信号が負帰還しな
くなり、電流制限動作が負荷のインピーダンス特性で発
振することはない。また、プログラム電源装置の出力は
誤って別の電源装置の出力に接続されることがあるが、
この場合も電圧検出端子からの負帰還信号が遮断される
ので、別の電源装置の出力電圧値で電流制限値が影響を
受けることはない。
アナログスイッチでＴＳ端子からの負帰還信号を遮断す
るので、負荷によって位相のまわった信号が負帰還しな
くなり、電流制限動作が負荷のインピーダンス特性で発
振することはない。また、プログラム電源装置の出力は
誤って別の電源装置の出力に接続されることがあるが、
この場合も電圧検出端子からの負帰還信号が遮断される
ので、別の電源装置の出力電圧値で電流制限値が影響を
受けることはない。
【図１】この発明によるプログラム電源装置の構成図で
ある。
ある。
【図２】アナログスイッチの実施例の回路図である。
【図３】過負荷状態を検出するための他の実施例の構成
図である。
図である。
【図４】従来技術によるプログラム電源装置の構成図で
ある。
ある。
１ Ｄ／Ａ変換器 ２Ａ〜２Ｈ 抵抗 ３ 増幅器 ４ 増幅器 ５ ＴＲ（トランジスタ） ６ ＴＲ ７ アナログスイッチ ８ アナログスイッチ ９Ａ ＴＳ端子 ９Ｂ ＴＦ端子 １０ 負荷
Claims (1)
- 【請求項１】 負荷(10)への供給電圧が第１の抵抗(2B)
を通って入力に接続される第１の増幅器(3) と、第１の
増幅器(3) の出力が第２の抵抗(2C)と第３の抵抗(2D)を
通って入力に接続され、電源＋Ｖｃが第３の抵抗(2G)を
経由して第１の端子(4A)から供給され、電源−Ｖｃが第
４の抵抗(2H)を経由して第２の端子(4B)から供給される
第２の増幅器(4) と、エミッタが電源＋Ｖｃに接続さ
れ、ベースが第１の端子(4A)に接続され、コレクタが第
５の抵抗(2E)を経由して第２の増幅器(4) の入力に接続
される第１のトランジスタ(5) と、エミッタが電源−Ｖ
ｃに接続され、ベースが第２の端子(4B)に接続され、コ
レクタが第６の抵抗(2F)を経由して第２の増幅器(4) の
入力に接続される第２のトランジスタ(6) と、第２の抵
抗(2C)と第３の抵抗(2D)の接続点から接地間に接続さ
れ、第１の制御入力(7A)が第１のトランジスタ(5) のコ
レクタに接続される第１のアナログスイッチ(7) と、第
２の抵抗(2C)と第３の抵抗(2D)の接続点から接地間に接
続され、第２の制御入力(8A)が第２のトランジスタ(6)
のコレクタに接続される第２のアナログスイッチ(8) と
を備え、＋極性の過負荷電流が検出されると、第１のア
ナログスイッチ(7) が第１の増幅器(3) と第２の増幅器
(4) の接続を遮断し、−極性の過負荷電流が検出される
と、第２のアナログスイッチ(8) が第１の増幅器(3) と
第２の増幅器(4) の接続を遮断することを特徴とするプ
ログラム電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3106822A JP2946819B2 (ja) | 1991-04-11 | 1991-04-11 | プログラム電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3106822A JP2946819B2 (ja) | 1991-04-11 | 1991-04-11 | プログラム電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04312317A JPH04312317A (ja) | 1992-11-04 |
| JP2946819B2 true JP2946819B2 (ja) | 1999-09-06 |
Family
ID=14443484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3106822A Expired - Lifetime JP2946819B2 (ja) | 1991-04-11 | 1991-04-11 | プログラム電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946819B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4832200B2 (ja) * | 2006-07-18 | 2011-12-07 | 久元電子股▼ふん▲有限公司 | 集積回路のスタティックパラメータの測定装置 |
-
1991
- 1991-04-11 JP JP3106822A patent/JP2946819B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04312317A (ja) | 1992-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4549147A (en) | Load impedance detector for audio power amplifiers | |
| US4338646A (en) | Current limiting circuit | |
| JP3204774B2 (ja) | 電力トランジスタをターン・オン及びターン・オフさせる回路 | |
| US4259601A (en) | Comparison circuit having bidirectional hysteresis | |
| US4053996A (en) | Power amplifier protection circuit | |
| JP2946819B2 (ja) | プログラム電源装置 | |
| JPH0419723B2 (ja) | ||
| JPH0475533B2 (ja) | ||
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| EP0343731A2 (en) | Unity-gain current-limiting circuit | |
| JPH04295222A (ja) | 安定化電源回路 | |
| US5901026A (en) | Output transistor protection circuit | |
| JPH045949B2 (ja) | ||
| US4287390A (en) | Power amplifier apparatus having over-current protection function | |
| EP0410764A2 (en) | Comparator circuit | |
| US5262688A (en) | Operational amplifier circuit | |
| EP1127407B1 (en) | An amplifier for use in a mobile phone | |
| JPH0632237B2 (ja) | サンプルホ−ルド回路 | |
| JPH0715343Y2 (ja) | 電源装置の出力短絡・開放検知回路 | |
| JPH0348683B2 (ja) | ||
| JPH0641381Y2 (ja) | 電流制限形帰還増幅回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP2656297B2 (ja) | ウインド回路 | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JPH0744248A (ja) | 定電圧回路 |