JP2940021B2 - Etching method - Google Patents
Etching methodInfo
- Publication number
- JP2940021B2 JP2940021B2 JP1283233A JP28323389A JP2940021B2 JP 2940021 B2 JP2940021 B2 JP 2940021B2 JP 1283233 A JP1283233 A JP 1283233A JP 28323389 A JP28323389 A JP 28323389A JP 2940021 B2 JP2940021 B2 JP 2940021B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- base layer
- base
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明はヘテロ構造多層膜を有するデバイスの作製に
利用できるエッチング方法に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method that can be used for manufacturing a device having a heterostructure multilayer film.
従来の技術 近年、ヘテロ構造多層膜を有するデバイスは、発光デ
バイスあるいは超高速デバイスとして注目されている
が、これらデバイス作製のためには微細な形状加工が必
要であり、種々のエッチング方法が検討されている。2. Description of the Related Art In recent years, devices having a heterostructure multilayer film have attracted attention as light-emitting devices or ultra-high-speed devices. However, in order to fabricate these devices, fine shape processing is required, and various etching methods have been studied. ing.
以下、図面を参照しながら、上述した従来のエッチン
グ方法の一例について説明する。Hereinafter, an example of the above-described conventional etching method will be described with reference to the drawings.
第3図(a)、(b)、(c)は従来のエッチング方
法を、ヘテロ接合バイポーラトランジスタにおけるベー
ス電極形成を例として、各工程ごとに示した構造断面図
である。第3図(a)、(b)、(c)において、21は
エッチングマスク、22はGaAsからなるエミッタ層、23は
In0.47Ga0.53Asからなるベース層、24はIn0.47Ga0.53As
からなるコレクタ層、25はInPからなる基板、26はベー
ス電極である。3 (a), 3 (b) and 3 (c) are structural cross-sectional views showing a conventional etching method for each process, taking formation of a base electrode in a heterojunction bipolar transistor as an example. 3 (a), 3 (b) and 3 (c), 21 is an etching mask, 22 is an emitter layer made of GaAs, and 23 is
An In 0.47 Ga 0.53 base layer made of As, 24 is In 0.47 Ga 0.53 As
, A substrate 25 made of InP, and 26 a base electrode.
まず、InPからなる基板25の得に、In0.47Ga0.53Asか
らなるコレクタ層24、In0.47Ga0.53Asからなるベース層
23、GaAsからなるエミッタ層22を順次エピタキシャル成
長し、さらにフォトリソグラフィーを用いてエッチング
マスク21を形成する(第3図(a))。次に、エッチン
グマスク21をマスクに用いて、燐酸と過酸化水素を含む
エッチング溶液で、GaAsからなるエミッタ層22をエッチ
ングし、In0.47Ga0.53Asからなるベース層23の頭出しを
行い、エミッタメサを形成する(第3図(b))。この
後ベース電極26を形成する(第3図(c))。First, the obtained substrate 25 made of InP, the base layer made of an In 0.47 Ga 0.53 collector layer 24 composed of As, In 0.47 Ga 0.53 As
23. An emitter layer 22 made of GaAs is sequentially epitaxially grown, and an etching mask 21 is formed using photolithography (FIG. 3A). Next, using the etching mask 21 as a mask, the emitter layer 22 made of GaAs is etched with an etching solution containing phosphoric acid and hydrogen peroxide, the base layer 23 made of In 0.47 Ga 0.53 As is caught, and the emitter mesa is etched. Is formed (FIG. 3 (b)). Thereafter, a base electrode 26 is formed (FIG. 3C).
発明が解決しようとする課題 しかしながらこのような方法では、GaAsとInyGa1-yAs
(0≦y≦1)のエッチング速度に差がほとんどないた
め、前記ベース層23の頭出しにおいてエッチング時間を
厳密に制御しなければならない。特にヘテロ接合バイポ
ーラトランジスタにおいては、前記ベース層23が他層に
較べて薄く、エミッタ層22ならびにコレクタ層24の厚さ
が4〜5000Aであるのに対し、ベース層23の厚さは700A
程度である。例えばこのヘテロ接合バイポーラトランジ
スタにおいてベース層の頭出しを行う時、前記エッチン
グ溶液のエッチング速度が6000A/minとすると4〜50秒
でベース層23が露出するが、ここでエッチング時間が±
2%ずれると約200Aエッチング深さが変化する。このこ
とはベース層が500A程度になり、ベース層のシート抵抗
として1.4倍になることになり、トランジスタ特性を悪
化させる。このように従来のエッチング方法では厳密に
ベース層の頭出しを行うことが困難であり、もってトラ
ンジスタ特性の悪化を招きやすいという課題を有してい
た。However, in such a method, GaAs and In y Ga 1-y As
Since there is almost no difference in the etching rate (0 ≦ y ≦ 1), it is necessary to strictly control the etching time at the cue of the base layer 23. In particular, in a heterojunction bipolar transistor, the base layer 23 is thinner than other layers, and the thickness of the emitter layer 22 and the collector layer 24 is 4 to 5000 A, while the thickness of the base layer 23 is 700 A.
It is about. For example, when cueing the base layer in this heterojunction bipolar transistor, if the etching rate of the etching solution is 6000 A / min, the base layer 23 is exposed in 4 to 50 seconds.
If it shifts by 2%, the etching depth changes by about 200A. This means that the base layer becomes about 500 A, and the sheet resistance of the base layer becomes 1.4 times, which deteriorates transistor characteristics. As described above, it is difficult to strictly locate the base layer in the conventional etching method, and thus there is a problem that the transistor characteristics are likely to deteriorate.
本発明は上記課題に鑑み、前記ベース層23の頭出しを
行うにあたって、エミッタ層をベース層に対して選択的
にエッチングでき、厳密にベース層の頭出しを行うこと
ができるエッチング方法を提供するものである。In view of the above problems, the present invention provides an etching method capable of selectively etching an emitter layer with respect to a base layer when cueing the base layer 23 and strictly cueing the base layer. Things.
課題を解決するための手段 上記課題を解決するために本発明のエッチング方法
は、InyGa1-yAs(0.4≦y≦1)層上にAlxGa1-xAs(0
≦x≦1)層を有する多層膜において、前記InyGa1-yAs
(0.4≦y≦1)層に対し前記AlxGa1-xAs(0≦x≦
1)層を選択的にエッチングするに際し、Cl2を電子サ
イクロトロン共鳴によりプラズマとし、前記プラズマを
発散磁界によって引出し、高周波バイアスを加えた基板
支持台上に照射し、前記基板支持台上で多層膜をエッチ
ングするという構成(以下バイアスECRストリームエッ
チングと略す)を備えたものである。Means for Solving the Problems To solve the above problems, the etching method of the present invention uses an Al x Ga 1 -x As (0) layer on an In y Ga 1 -y As (0.4 ≦ y ≦ 1) layer.
In a multilayer film having ≦ x ≦ 1) layer, the In y Ga 1-y As
(0.4 ≦ y ≦ 1) layer with respect to the Al x Ga 1-x As (0 ≦ x ≦
1) When the layer is selectively etched, Cl 2 is converted into plasma by electron cyclotron resonance, the plasma is extracted by a diverging magnetic field, and irradiated on a substrate support to which a high-frequency bias is applied, and a multilayer film is formed on the substrate support. (Hereinafter referred to as bias ECR stream etching).
作用 本発明のCl2を用いたバイアスECRストリームエッチン
グを用いると、InyGa1-yAsのエッチング速度はAlxGa1-x
Asのエッチング速度より小さく、0.4≦y≦1、0≦x
≦1では、5分の1以下であるので、AlxGa1-xAs(0≦
x≦1)をInyGa1-yAs(0.4≦y≦1)に対して選択的
にエッチングすることができ、厳密にInyGa1-yAs(0.4
≦y≦1)層の頭出しを行うことができることが判明し
た。Using the bias ECR stream etching with Cl 2 of the present invention, the etching rate of In y Ga 1-y As is Al x Ga 1-x
Less than the etching rate of As, 0.4 ≦ y ≦ 1, 0 ≦ x
In the case of ≦ 1, since it is 1/5 or less, Al x Ga 1 -x As (0 ≦
x ≦ 1) can be selectively etched with respect to In y Ga 1-y As ( 0.4 ≦ y ≦ 1), strictly In y Ga 1-y As ( 0.4
≦ y ≦ 1) It has been found that cueing of the layer can be performed.
実施例 以下本発明の一実施例のエッチング方法について、図
面を参照しながら説明する。Example An etching method according to an example of the present invention will be described below with reference to the drawings.
第1図(a)、(b)、(c)は本発明のエッチング
方法を、ヘテロ接合バイポーラトランジスタにおけるベ
ース電極形成を例として、各工程ごとに示した構造断面
図である。第1図(a)、(b)、(c)において、11
はエッチングマスク、12はGaAsからなるエミッタ層、13
はIn0.47Ga0.53Asからなるベース層、14はIn0.47Ga0.53
Asからなるコレクタ層、15はInPからなる基板、16はベ
ース電極である。1 (a), 1 (b) and 1 (c) are structural cross-sectional views showing the etching method of the present invention for each process, taking formation of a base electrode in a heterojunction bipolar transistor as an example. In FIGS. 1 (a), (b) and (c), 11
Is an etching mask, 12 is an emitter layer made of GaAs, 13
Is a base layer made of In 0.47 Ga 0.53 As, 14 is In 0.47 Ga 0.53
A collector layer made of As, 15 is a substrate made of InP, and 16 is a base electrode.
第2図は、InyGa1-yAs(0≦y≦1)を、到達圧力1x
10-6Torr、Cl2流量10sccm、Cl2ガス圧8x10-4Torr、マイ
クロ波パワー500Wの条件のもとでバイアスECRストリー
ムエッチングした時のInyGa1-yAs中のIn組成比yとエッ
チング速度の関係を示すものである。FIG. 2 shows that In y Ga 1-y As (0 ≦ y ≦ 1) is converted to an ultimate pressure of 1 ×
The In composition ratio y in In y Ga 1-y As when the bias ECR stream was etched under the conditions of 10 −6 Torr, Cl 2 flow rate of 10 sccm, Cl 2 gas pressure of 8 × 10 −4 Torr, and microwave power of 500 W It shows the relationship between the etching rates.
まず、InPからなる基板15の上に、In0.47Ga0.53Asか
らなるコレクタ層14、In0.47Ga0.53Asからなるベース層
13、GaAsからなるエミッタ層12を順次エピタキシャル成
長し、さらにフォトリソグラフィーを用いてエッチング
マスク11を形成する(第1図(a))。次に、前記第2
図のエッチング条件で前記エミッタ層12をエッチング
し、エミッタメサを形成する(第1図(b))。この
時、エミッタ層12およびコレクタ層14の厚さが4〜5000
A程度、ベース層13の厚さが700A程度のヘテロ接合バイ
ポーラトランジスタでは、第2図より、y=0すなわち
GaAsのエッチング速度は4170A/min、y=0.47すなわちI
n0.47Ga0.53Asのエッチング速度は800A/minであるの
で、エッチング時間が±2%ずれたとしても、ベース層
13のエッチング深さは約32Aしか変化しない。このこと
はベース層13の厚さはほとんど変化せず、ベース層のシ
ート抵抗としても変わりはないことになり、トランジス
タ特性を悪化させることはない。この後、ベース層13上
にベース電極16を形成する(第1図(c))。First, on a substrate 15 made of InP, the base layer made of an In 0.47 Ga 0.53 collector layer 14 composed of As, In 0.47 Ga 0.53 As
13. An emitter layer 12 made of GaAs is sequentially epitaxially grown, and an etching mask 11 is formed using photolithography (FIG. 1A). Next, the second
The emitter layer 12 is etched under the etching conditions shown to form an emitter mesa (FIG. 1B). At this time, the thickness of the emitter layer 12 and the collector layer 14 is 4 to 5000
In the case of a heterojunction bipolar transistor having a thickness of about A and a thickness of the base layer 13 of about 700 A, from FIG.
The etching rate of GaAs is 4170 A / min, y = 0.47, ie, I
Since the etching rate of n 0.47 Ga 0.53 As is 800 A / min, even if the etching time is shifted by ± 2%, the base layer
The etching depth of 13 changes only about 32A. This means that the thickness of the base layer 13 hardly changes and the sheet resistance of the base layer does not change, so that the transistor characteristics do not deteriorate. Thereafter, a base electrode 16 is formed on the base layer 13 (FIG. 1C).
以上のように本実施例によれば、エミッタ層がGaAsか
らなり、ベース層がIn0.47Ga0.53Asからなり、コレクタ
層がIn0.47Ga0.53Asからなるヘテロ接合バイポーラトラ
ンジスタのベース電極形成において、エミッタ層をエッ
チングし、ベース層の頭出しを行うに際して、Cl2を用
いたバイアスECRストリームエッチングを用いれば、GaA
sとIn0.47Ga0.53Asの選択エッチングが可能となり、も
って、厳密にベース層の頭出しを行うことができる。As described above, according to the present embodiment, the emitter layer is formed of GaAs, the base layer is formed of In 0.47 Ga 0.53 As, and the collector layer is formed of In 0.47 Ga 0.53 As. the layers were etched, when performing the beginning of the base layer, if a bias ECR stream etching using Cl 2, GaA
Selective etching of s and In 0.47 Ga 0.53 As becomes possible, so that the cue of the base layer can be strictly performed.
なお、エミッタ層12はGaAsとしたが、本エッチング方
法ではAlxGa1-xAs(0≦x≦1)においてエッチング速
度がほぼ等しいので、AlxGa1-xAs(0≦x≦1)として
もよい。Although the emitter layer 12 is made of GaAs, the etching rate of Al x Ga 1 -x As (0 ≦ x ≦ 1) is almost equal in the present etching method, so that Al x Ga 1 -x As (0 ≦ x ≦ 1) is used. ).
また、ベース層13はIn0.47Ga0.53Asとしたが、第2図
よりAlxGa1-xAs(0≦x≦1)に対して充分な選択性が
とれればよく、InyGa1-yAs(0.4≦y≦1)としてもよ
い。The base layer 13 is set to In 0.47 Ga 0.53 As, may be sufficient selectivity for Al than the second FIG x Ga 1-x As (0 ≦ x ≦ 1) is Torere, an In y Ga 1- y As (0.4 ≦ y ≦ 1) may be set.
また、多層膜の構造をヘテロ接合バイポーラトランジ
スタ構造としたが、InyGa1-yAs(0.4≦y≦1)層上にA
lxGa1-xAs(0≦x≦1)層を有する多層膜の構造であ
れば、いかなる構造としてもよい。In addition, although the structure of the multilayer film is a heterojunction bipolar transistor structure, an A y layer is formed on the In y Ga 1-y As (0.4 ≦ y ≦ 1) layer.
Any structure may be used as long as the structure is a multilayer film having l x Ga 1-x As (0 ≦ x ≦ 1) layers.
発明の効果 以上のように本発明は、InyGa1-yAs(0.4≦y≦1)
層上にAlxGa1-xAs(0≦x≦1)層を有する多層膜にお
いて、Cl2を用いたバイアスECRストリームエッチングを
用いれば、前記AlxGa1-xAs(0≦x≦1)層を前記InyG
a1-yAs(0.4≦y≦1)層に対して、選択的にエッチン
グすることができ、厳密に前記InyGa1-yAs(0.4≦y≦
1)層の頭出しを行うことができ、この層を用いるデバ
イスの高性能化に大きく寄与するものである。Effect of the Invention As described above, the present invention provides In y Ga 1-y As (0.4 ≦ y ≦ 1)
In a multilayer film having the Al x Ga 1-x As ( 0 ≦ x ≦ 1) layer on the layer, if a bias ECR stream etching using Cl 2, the Al x Ga 1-x As ( 0 ≦ x ≦ 1) Layer the In y G
a 1-y As (0.4 ≦ y ≦ 1) layer can be selectively etched, and the In y Ga 1-y As (0.4 ≦ y ≦
1) Cueing of a layer can be performed, which greatly contributes to improvement in performance of a device using this layer.
第1図は本発明の実施例におけるエッチング方法を説明
する工程断面図、第2図は組成比とエッチング速度の関
係を示す図、第3図は従来のエッチング方法を説明する
図である。 11……エッチングマスク、12……エミッタ層、13……ベ
ース層、14……コレクタ層、15……基板、16……ベース
電極。FIG. 1 is a sectional view of a process for explaining an etching method in an embodiment of the present invention, FIG. 2 is a diagram showing a relationship between a composition ratio and an etching rate, and FIG. 3 is a diagram for explaining a conventional etching method. 11: etching mask, 12: emitter layer, 13: base layer, 14: collector layer, 15: substrate, 16: base electrode.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/3065 H01L 29/72 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/3065 H01L 29/72
Claims (1)
1-xAs(0≦x≦1)層を有する多層膜において、前記I
nyGa1-yAs(0.4≦y≦1)層に対し前記AlxGa1-xAs(0
≦x≦1)層を選択的にエッチングするに際し、Cl2を
電子サイクロトロン共鳴によりプラズマとし、前記プラ
ズマを発散磁界によって引き出し、高周波バイアスを加
えた基板支持台上に照射し、前記基板支持台上で前記多
層膜をエッチングすることを特徴とするエッチング方
法。An Al x Ga is formed on an In y Ga 1-y As (0.4 ≦ y ≦ 1) layer.
In a multilayer film having a 1-x As (0 ≦ x ≦ 1) layer,
n y Ga 1-y As the relative (0.4 ≦ y ≦ 1) layer Al x Ga 1-x As ( 0
≦ x ≦ 1) When selectively etching the layer, Cl 2 is converted into plasma by electron cyclotron resonance, the plasma is extracted by a divergent magnetic field, and irradiated on a substrate support to which a high frequency bias is applied. And etching the multilayer film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1283233A JP2940021B2 (en) | 1989-10-30 | 1989-10-30 | Etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1283233A JP2940021B2 (en) | 1989-10-30 | 1989-10-30 | Etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03142927A JPH03142927A (en) | 1991-06-18 |
JP2940021B2 true JP2940021B2 (en) | 1999-08-25 |
Family
ID=17662812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1283233A Expired - Fee Related JP2940021B2 (en) | 1989-10-30 | 1989-10-30 | Etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2940021B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6267826A (en) * | 1985-09-20 | 1987-03-27 | Fujitsu Ltd | Manufacture of semiconductor device |
JP2548177B2 (en) * | 1987-03-13 | 1996-10-30 | 松下電器産業株式会社 | Dry etching method |
JPH01248524A (en) * | 1988-03-30 | 1989-10-04 | Hitachi Ltd | Manufacture of semiconductor |
-
1989
- 1989-10-30 JP JP1283233A patent/JP2940021B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03142927A (en) | 1991-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0797589B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
JP3429706B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
JP3294461B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
JPH0773109B2 (en) | Semiconductor device manufacturing method | |
US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
JP2940021B2 (en) | Etching method | |
JP3347947B2 (en) | Method for manufacturing semiconductor device | |
JP2851044B2 (en) | Method for manufacturing semiconductor device | |
JP3109590B2 (en) | Method for manufacturing semiconductor device | |
JP3057679B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
JP3143965B2 (en) | Method for manufacturing semiconductor device | |
JP2001007118A (en) | Semiconductor device and manufacture thereof | |
JP2003077861A (en) | Ohmic electrode and method of manufacturing the same | |
JP3358901B2 (en) | Method for manufacturing compound semiconductor device | |
JPS6372158A (en) | Manufacture of high-speed semiconductor device | |
JPS62139354A (en) | Double heterojunction bipolar transistor and manufacture thereof | |
JP2000124226A (en) | Heterojunction bipolar transistor and method for formation thereof | |
JP2773425B2 (en) | Method for manufacturing field effect transistor | |
JP2000058557A (en) | Manufacture of hetero bipolar transistor and hetero bipolar transistor manufactured thereby | |
JPS62204576A (en) | Manufacture of vertical type transistor | |
JPS61294860A (en) | Manufacture of bipolar transistor | |
JP2679347B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
JP2001135642A (en) | Heterojunction bipolar transistor and its manufacturing method | |
JPH05175245A (en) | Field-effect transistor and its forming method | |
JPS61294861A (en) | Manufacture of bipolar transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |