JP2679347B2 - Method for manufacturing heterojunction bipolar transistor - Google Patents
Method for manufacturing heterojunction bipolar transistorInfo
- Publication number
- JP2679347B2 JP2679347B2 JP8242590A JP8242590A JP2679347B2 JP 2679347 B2 JP2679347 B2 JP 2679347B2 JP 8242590 A JP8242590 A JP 8242590A JP 8242590 A JP8242590 A JP 8242590A JP 2679347 B2 JP2679347 B2 JP 2679347B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- emitter
- region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電流利得と高速性に優れたヘテロ接合バイ
ポーラトランジスタの製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a heterojunction bipolar transistor having excellent current gain and high speed.
従来の技術 バイポーラトランジスタにおいてベースを形成する半
導体よりもバンドギャップの大きい半導体をエミッタに
用いるヘテロ接合バイポーラトランジスタ（以下「HB
T」と称す）は、超高速、超高周波トランジスタの有力
候補の一つとして、現在、盛んに研究開発が行なわれて
いる。HBTの材料系としては、AlGaAs/GaAs系が成膜技術
や、プロセス技術の点から最も開発が進んでいる。とこ
ろがこの材料系では、エミッタ・ベース間での表面再結
合の速度が高く、エミッタサイズを微細にすると電流利
得が低下するというエミッタのサイズ効果が著しい。こ
の効果を抑制する方法として空乏化したAlGaAs層を表面
保護層として外部ベース領域に残す方法が有効であるこ
とが、アプライド フィズイクス レターズ 47（1985
年）第839頁から第841頁（Appl.Phys.Lett.,Vol.47,pp.
839−841）に報告されている。2. Description of the Related Art A heterojunction bipolar transistor (hereinafter referred to as "HB") that uses a semiconductor having a larger bandgap than a semiconductor forming a base in a bipolar transistor as an emitter.
"T") is currently under active research and development as one of the leading candidates for ultra-high speed and ultra-high frequency transistors. As a material system for HBT, AlGaAs / GaAs system is most developed in terms of film forming technology and process technology. However, in this material system, the speed of surface recombination between the emitter and the base is high, and the current gain is reduced when the size of the emitter is reduced, which is a remarkable effect of the size of the emitter. As a method of suppressing this effect, it is effective to leave the depleted AlGaAs layer as a surface protective layer in the external base region. Applied Physics Letters 47 (1985)
839 to 841 (Appl.Phys.Lett., Vol.47, pp.
839-841).
このようなHBTの製造方法を図面を参照しながら説明
する。第２図（ａ）に示すように、半絶縁性GaAs基板21
上に、n+−GaAsコレクタコンタクト層22、ｎ−GaAsコレ
クタ層23、p+−GaAsベース層24、ベース層24よりも禁制
帯幅が大きいｎ−AlGaAsエミッタ層25、n+−InGaAsエミ
ッタコンタクト層26をエピタキシー形成して、HBT用多
層構造材料とする。その上にエミッタ電極27を形成す
る。次に同図（ｂ）に示すように、水素イオン（H+）注
入による素子分離領域28を形成し、n+−InGaAsエミッタ
コンタクト層26とｎ−AlGaAsエミッタ層25の一部を選択
的にエッチングした後、SiO2膜29を全面に形成する。そ
の後、ドライエッチングにより、SiO2の側壁を形成し
て、同図（ｃ）に示すように、ベース層26をエッチング
で露出すると、空乏化した表面保護層25Aが得られる。
そして、同図（ｄ）に示すベース電極31、同図（ｅ）に
示すコレクタ電極30を形成してHBTを完成する。このよ
うなHBTの製造方法については電子通信学会技術研究報
告ED89−147（1989年）第67頁から第74頁に発表されて
いる。A method for manufacturing such an HBT will be described with reference to the drawings. As shown in FIG. 2 (a), a semi-insulating GaAs substrate 21
N + -GaAs collector contact layer 22, n-GaAs collector layer 23, p + -GaAs base layer 24, n-AlGaAs emitter layer 25 and n + -InGaAs emitter contact having a band gap larger than that of the base layer 24. Layer 26 is epitaxially formed into a multi-layer structure material for HBT. An emitter electrode 27 is formed on it. Next, as shown in FIG. 3B, an element isolation region 28 is formed by hydrogen ion (H + ) implantation, and the n + -InGaAs emitter contact layer 26 and a part of the n-AlGaAs emitter layer 25 are selectively formed. After etching, the SiO 2 film 29 is formed on the entire surface. Then, dry etching is used to form SiO 2 sidewalls, and the base layer 26 is exposed by etching, as shown in FIG. 7C, to obtain a depleted surface protective layer 25A.
Then, the base electrode 31 shown in FIG. 9D and the collector electrode 30 shown in FIG. 8E are formed to complete the HBT. Such a method for producing HBT is disclosed in Technical Report of the Institute of Electronics and Communication Engineers, ED89-147 (1989), pages 67 to 74.
発明が解決しようとする課題 しかしながら、前述のような製造方法では、側壁を形
成するドライエッチングを精度良く止めることが困難
で、オーバーエッチングすると、露出したAlGaAsエミッ
タ層の表面が損傷を受け、荒れた状態となる。その後、
引続き、ベース層を露出するエッチングを行なうと、外
部ベース層24Aの表面も荒れた状態となる。従って、ベ
ース電極のコンタクト抵抗が増大する。また、側壁を形
成するために成膜工程とドライエッチング工程が必要
で、工程数が多いという課題があった。However, in the manufacturing method as described above, it is difficult to accurately stop the dry etching for forming the side wall, and when overetching, the exposed surface of the AlGaAs emitter layer is damaged and roughened. It becomes a state. afterwards,
When the base layer is subsequently exposed to etching, the surface of the external base layer 24A also becomes rough. Therefore, the contact resistance of the base electrode increases. Further, there is a problem in that a film forming process and a dry etching process are required to form the side wall, and the number of processes is large.
本発明は、このような課題を解決して、従来より簡便
で、ベース層に対する損傷をなくすことが可能な、空乏
化した保護層を外部ベース領域に有するHBTの製造方法
を提供するものである。The present invention provides a method for manufacturing an HBT having a depleted protective layer in an external base region, which is simpler than conventional ones and is capable of eliminating damage to the base layer, by solving such problems. .
課題を解決するための手段 上記課題を解決するため、本発明では、エミッタまた
はコレクタメサを形成するための一回目のエッチング
で、エッチング用マスクに対してサイドエッチングを発
生させ、その部分にポジ型フォトレジストによる側壁を
形成して、二回目のエッチングでベース層を露出してエ
ミッタまたはコレクタメサを形成することを特徴とす
る。Means for Solving the Problems In order to solve the above problems, according to the present invention, in the first etching for forming an emitter or collector mesa, side etching is generated with respect to an etching mask, and a positive type photo film is formed on the side etching. The sidewall of the resist is formed, and the base layer is exposed by the second etching to form an emitter or collector mesa.
作用 上記HBTの製造方法では、ポジ型レジストを塗布して
フォトマスクなしで全面露光することにより、エッチン
グ用マスクに対してサイドエッチング部のレジストは露
光されずに残り、側壁となる。従って、空乏化した保護
層を外部ベース領域に有するHBTの製作が可能である。Function In the above HBT manufacturing method, the positive resist is applied and the entire surface is exposed without a photomask, so that the resist in the side etching portion remains unexposed to the etching mask and becomes a sidewall. Therefore, it is possible to manufacture an HBT having a depleted protective layer in the external base region.
実施例 以下本発明の一実施例のHBTの製造方法について、図
面を参照しながら説明する。Example Hereinafter, a method for manufacturing an HBT according to an example of the present invention will be described with reference to the drawings.
第１図（ａ）に示すように、半絶縁性GaAs基板１上
に、n+−GaAsコレクタコンタクト層２、コレクタ領域を
形成するためのｎ−GaAsコレクタ層３、ベース領域を形
成するためのp+−GaAsベース層４、禁制帯幅がベース層
４よりも大きいエミッタ領域を形成するためのｎ−AlGa
Asエミッタ層５、n+−InGaAsエミッタコンタクト層６を
エピタキシー形成したHBT用多層構造材料上に、エミッ
タ電極７を形成する。次に、同図（ｂ）に示すように、
水素イオン（H+）注入による素子分離領域８を形成し、
n+−InGaAsエミッタコンタクト層６とｎ−AlGaAsエミッ
タ層５の一部を選択的に、一度目の湿式エッチングす
る。このときエミッタ電極７の下の層５、６の一部がサ
イドエッチングされる。そして、ポジ型レジスト９を全
面に塗布する。その後、フォトマスクなしで全面露光を
行なうと、電極７の下のサイドエッチング部のレジスト
のみ露光されない。しかるのち、現像を行うとサイドエ
ッチングされた箇所にレジストが残り、側壁9Aとなる。
そして、このレジストによる側壁9Aをマスクとする、二
度目の湿式エッチングにより、エミッタ層５の除去で行
うと、同図（ｃ）に示す空乏化した表面保護層5A、表面
の損傷がない外部ベース層4Aが形成される。そして、有
機溶剤によるレジストによる側壁9Aの除去、同図（ｄ）
に示すコレクタ電極10、同図（ｅ）に示すベース電極11
の形成を行い、HBTを完成する。As shown in FIG. 1A, an n + -GaAs collector contact layer 2, an n-GaAs collector layer 3 for forming a collector region, and a base region for forming a collector region are formed on a semi-insulating GaAs substrate 1. p + -GaAs base layer 4, n-AlGa for forming an emitter region having a forbidden band width larger than that of the base layer 4
An emitter electrode 7 is formed on the HBT multilayer structure material on which the As emitter layer 5 and the n + -InGaAs emitter contact layer 6 are formed by epitaxy. Next, as shown in FIG.
Element isolation region 8 is formed by hydrogen ion (H + ) implantation,
Part of the n + -InGaAs emitter contact layer 6 and the n-AlGaAs emitter layer 5 is selectively wet-etched for the first time. At this time, parts of the layers 5 and 6 under the emitter electrode 7 are side-etched. Then, the positive resist 9 is applied to the entire surface. After that, if the entire surface is exposed without a photomask, only the resist in the side-etched portion under the electrode 7 is not exposed. After that, when development is performed, the resist remains on the side-etched portions, and the side walls 9A are formed.
Then, when the emitter layer 5 is removed by the second wet etching using the side wall 9A made of this resist as a mask, the depleted surface protective layer 5A shown in FIG. Layer 4A is formed. Then, the side wall 9A is removed by a resist using an organic solvent, FIG.
Collector electrode 10 shown in FIG. 2 and base electrode 11 shown in FIG.
To complete the HBT.
実施例においては、エミッタアップ型HBTについて説
明したが、コレクタアップ型HBTにおいても同様に適用
できる。この場合は、表面再結合の抑制に加えて、サイ
ドエッチングを伴うエッチングでベース層を露出を行っ
た時に問題となる、ベース・コレクタ界面でのコレクタ
面積の減少を防ぐ効果もある。In the embodiment, the emitter-up type HBT has been described, but the same can be applied to the collector-up type HBT. In this case, in addition to suppressing the surface recombination, there is also an effect of preventing a decrease in the collector area at the base-collector interface, which becomes a problem when the base layer is exposed by etching accompanied by side etching.
実施例においては、AlGaAs/GaAs系の材料を用いた
が、InAlAs/InGaAsなど他の材料系でも適用可能であ
る。Although AlGaAs / GaAs materials are used in the embodiments, other material systems such as InAlAs / InGaAs are also applicable.
発明の効果 以上に記したように、本発明の構成のHBTの製造方法
では、容易に側壁が形成可能であり、また、ドライエッ
チングが不要であるため外部ベース層表面に対する損傷
はなく、信頼性の高いHBTの製造が可能となる。EFFECTS OF THE INVENTION As described above, in the manufacturing method of the HBT having the structure of the present invention, the side wall can be easily formed, and since dry etching is unnecessary, there is no damage to the surface of the external base layer, and reliability is improved. It is possible to manufacture high-quality HBT.
第１図（ａ）〜（ｅ）は本発明の実施例におけるHBTの
製造方法を示す断面図、第２図（ａ）〜（ｅ）は従来の
HBTの製造方法を示す断面図である。 １……半絶縁性GaAs基板、２……n+−GaAsコレクタコン
タクト層、３……ｎ−GaAsコレクタ層、４……p+−GaAs
ベース層、4A……外部ベース層、５……ｎ−AlGaAsエミ
ッタ層、5A……空乏化した表面保護層、６……n+−InGa
Asエミッタコンタクト層、７……エミッタ領域、８……
素子分離領域、９……ポジ型レジスト、9A……レジスト
による側壁、10……コレクタ電極、11……ベース電極。1 (a) to 1 (e) are cross-sectional views showing a method for manufacturing an HBT in an embodiment of the present invention, and FIGS. 2 (a) to 2 (e) are conventional sectional views.
FIG. 7 is a cross-sectional view showing the method of manufacturing the HBT. 1 ... Semi-insulating GaAs substrate, 2 ... n + -GaAs collector contact layer, 3 ... n-GaAs collector layer, 4 ... p + -GaAs
Base layer, 4A ... External base layer, 5 ... n-AlGaAs emitter layer, 5A ... Depleted surface protection layer, 6 ... n + -InGa
As emitter contact layer, 7 ... Emitter region, 8 ...
Element isolation region, 9 ... Positive resist, 9A ... Resist side wall, 10 ... Collector electrode, 11 ... Base electrode.
Claims (2)
制帯幅が前記ベース領域よりも大きいエミッタ領域を有
するヘテロ接合バイポーラトランジスタの製造方法にお
いて、エミッタメサを形成するためのエッチング用マス
クを形成する工程と、エミッタ層を残し、前記マスクに
対してサイドエッチングを伴う一度目のエッチングを行
なう工程と、ポジ型レジストの塗布、露光、現像を行
い、サイドエッチング部に前記レジストを選択的に残す
工程と、二度目のエッチングを行ない、ベース層を露出
する工程とを有することを特徴とするヘテロ接合バイポ
ーラトランジスタの製造方法。1. A method of manufacturing a heterojunction bipolar transistor having a collector region, a base region, and an emitter region having a forbidden band width larger than that of the base region from a substrate side, a step of forming an etching mask for forming an emitter mesa. And a step of leaving the emitter layer and performing a first etching involving side etching on the mask, and a step of applying a positive resist, exposing and developing, and selectively leaving the resist in the side-etched portion. And a step of performing a second etching to expose the base layer, the method of manufacturing a heterojunction bipolar transistor.
エミッタ領域よりも小さいベース領域、コレクタ領域を
有するヘテロ接合バイポーラトランジスタの製造方法に
おいて、コレクタメサを形成するためのエッチング用マ
スクを形成する工程と、コレクタ層を残し、前記マスク
に対してサイドエッチングを伴う一度目のエッチングを
行なう工程と、ポジ型レジストの塗布、露光、現像を行
い、サイドエッチング部に前記レジストを選択的に残す
工程と、二度目のエッチングを行ない、ベース層を露出
する工程とを有することを特徴とするヘテロ接合バイポ
ーラトランジスタの製造方法。2. A method of manufacturing a heterojunction bipolar transistor having an emitter region, a base region having a forbidden band width smaller than that of the emitter region, and a collector region from the substrate side, and forming an etching mask for forming a collector mesa. And a step of performing a first etching with side etching on the mask while leaving the collector layer, and a step of applying a positive resist, exposing and developing, and selectively leaving the resist on the side etching portion. And a step of performing a second etching to expose the base layer, the method of manufacturing a heterojunction bipolar transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242590A JP2679347B2 (en) | 1990-03-29 | 1990-03-29 | Method for manufacturing heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242590A JP2679347B2 (en) | 1990-03-29 | 1990-03-29 | Method for manufacturing heterojunction bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280547A JPH03280547A (en) | 1991-12-11 |
| JP2679347B2 true JP2679347B2 (en) | 1997-11-19 |
Family
ID=13774234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8242590A Expired - Lifetime JP2679347B2 (en) | 1990-03-29 | 1990-03-29 | Method for manufacturing heterojunction bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679347B2 (en) |
-
1990
- 1990-03-29 JP JP8242590A patent/JP2679347B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子通信学会技術研究報告 ＥＤ８９−１４７．ｐ．６７−７４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03280547A (en) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797589B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
| JP3294461B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| JP2679347B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
| JPH05299433A (en) | Hetero-junction bipolar transistor | |
| JP2851044B2 (en) | Method for manufacturing semiconductor device | |
| JPH02154430A (en) | Semiconductor device and manufacture thereof | |
| JP3755658B2 (en) | Manufacturing method of HBT | |
| JP3084820B2 (en) | Compound semiconductor device | |
| JP2830409B2 (en) | Bipolar transistor and method of manufacturing the same | |
| JP2808145B2 (en) | Semiconductor device | |
| JP2890729B2 (en) | Bipolar transistor and method of manufacturing the same | |
| JP2861415B2 (en) | Manufacturing method of bipolar transistor | |
| JP4092597B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN209785942U (en) | Heterojunction bipolar transistor | |
| JP3244795B2 (en) | Method for manufacturing semiconductor device | |
| JP2557430B2 (en) | Field effect transistor and method of manufacturing the same | |
| JPH09246281A (en) | Hetero-junction bipolar transistor | |
| JPS6372158A (en) | Manufacture of high-speed semiconductor device | |
| JP2841380B2 (en) | Heterojunction bipolar transistor | |
| JP3158410B2 (en) | Method for manufacturing semiconductor device | |
| JP3137666B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2615983B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
| JPH06310521A (en) | Bipolar transistor | |
| JPH06163598A (en) | High electron mobility transistor | |
| JPH04280435A (en) | Bipolar transistor and manufacture thereof |