JP2934606B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2934606B2
JP2934606B2 JP8204459A JP20445996A JP2934606B2 JP 2934606 B2 JP2934606 B2 JP 2934606B2 JP 8204459 A JP8204459 A JP 8204459A JP 20445996 A JP20445996 A JP 20445996A JP 2934606 B2 JP2934606 B2 JP 2934606B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor region
electrode
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8204459A
Other languages
Japanese (ja)
Other versions
JPH09121062A (en
Inventor
森  睦宏
保道 安田
直樹 櫻井
秀俊 荒川
廣 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP8204459A priority Critical patent/JP2934606B2/en
Publication of JPH09121062A publication Critical patent/JPH09121062A/en
Application granted granted Critical
Publication of JP2934606B2 publication Critical patent/JP2934606B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、逆回復電流の小さ
な高速ダイオードに関する。
The present invention relates to a high-speed diode having a small reverse recovery current.

【0002】[0002]

【従来の技術】図7は、一般的な整流ダイオードの順方
向に電流を流している状態から逆方向の阻止状態に変化
する時の電流,電圧波形を示す。順方向に電流密度JF
で流し、次の瞬間逆バイアス電圧をかけると、逆回復電
流が流れる。この時の電流のピーク値JRPはそれに比例
して電力損失が発生するため、できるだけ小さくする必
要がある。また、JRPがノイズ源となって、このダイオ
ードを使用した回路、特に、集積回路を誤動作させる原
因となる。このような観点から、JRPを低減するダイオ
ードとして、図8に示す構造が、1987,アイ・イー
・イー・イー,インターナショナル,エレクトロン,デ
バイシズ,ミーテイング(1987,IEEE Internation
al Electron Devices Meeting )第658頁から第66
1頁において論じられている。この構造では、例えばn
+ 基板111の片面に結晶成長などで形成されたn~ 層
112中に、p層113が分かれて形成されている。電
極121は、p層113とオーミック接触し、p層11
3間において表面に露出しているn~ 層112とはショ
ットキー接合を形成している。また、電極121は周辺
において、酸化膜131上にはみ出すように形成され、
周辺の電界を緩和するフィールドプレートの役割を果た
している。電極122はn+ 層111に低抵抗接触して
いる。このダイオードに、電極121から電極122へ
電流を流すと、pn接合部分即ち、p層113からn~
層へホールが注入しn~ 層に過剰キャリアが蓄積される
が、ショットキー接合部分では電極121からn~ 層1
12に殆どホールが注入されない。従って、pn接合と
ショットキー接合の界面付近に蓄積するキャリア濃度
が、従来のpn接合だけのものに比べ少なくなる。その
結果、図7から分かるように、逆バイアス電圧が印加さ
れる瞬間に生じるJRPはpn接合付近の蓄積キャリアに
よって発生するため、図8のダイオードはJRPの低減に
有効であるという特長を持つ。また、逆方向の阻止状態
では、ショットキー接合の両側のp層113とn~ 層1
12との間に形成されるpn接合より伸びる空乏層が、
ショットキー接合下でリーチスルーするため、ショット
キー接合に加わる電界を緩和できる。このため、従来の
ショットキー接合だけのダイオードに比べ、漏れ電流を
小さくできるという特長を持つ。
2. Description of the Related Art FIG. 7 shows current and voltage waveforms when a general rectifier diode changes its state from flowing a current in the forward direction to a blocking state in the reverse direction. Current density J F in forward direction
When a reverse bias voltage is applied at the next moment, a reverse recovery current flows. At this time, a peak value J RP of the current causes a power loss in proportion to the peak value J RP , and thus it is necessary to reduce the peak value as much as possible. In addition, the JRP becomes a noise source and causes a circuit using the diode, particularly an integrated circuit, to malfunction. From such a viewpoint, the structure shown in FIG. 8 is used as a diode for reducing the J RP in 1987, IEE, International, Electron, Devices, Meeting (1987, IEEE International).
al Electron Devices Meeting) Pages 658 to 66
Discussed on page 1. In this structure, for example, n
+ P layer 113 is formed separately in n layer 112 formed on one side of substrate 111 by crystal growth or the like. The electrode 121 makes ohmic contact with the p-layer 113 and the p-layer 11
A Schottky junction is formed with the n − layer 112 exposed on the surface between the three layers. Further, the electrode 121 is formed so as to protrude on the oxide film 131 in the periphery,
It plays the role of a field plate that alleviates the surrounding electric field. The electrode 122 has low resistance contact with the n + layer 111. When a current flows from the electrode 121 to the electrode 122 in this diode, the pn junction, ie, the p
Holes are injected into the layer, and excess carriers are accumulated in the n ~ layer.
Holes are hardly injected into 12. Therefore, the carrier concentration accumulated near the interface between the pn junction and the Schottky junction is smaller than that of a conventional pn junction alone. As a result, as can be seen from FIG. 7, since the J RP generated at the moment when the reverse bias voltage is applied is generated by the accumulated carriers near the pn junction, the diode of FIG. 8 is effective in reducing the J RP . Have. In the reverse blocking state, the p layer 113 and the n113 layer 1 on both sides of the Schottky junction are connected.
12, a depletion layer extending from a pn junction formed between
Since reach-through is performed under the Schottky junction, the electric field applied to the Schottky junction can be reduced. For this reason, it has the feature that the leakage current can be reduced as compared with a conventional diode having only a Schottky junction.

【0003】一方、JRPを低減する構造として図9のダ
イオードが特開昭58−60577 号に示されている。このダ
イオードは、p+ 層113間のn~ 層112表面にp+
層113よりキャリア濃度の低いp層114を設けた点
が図8のダイオードと異なる。これにより、順方向で
は、拡散電位の小さなp層114とn~ 層112のpn
接合を電流が流れるので、p+ 層113とn~ 層112
の接合だけからなるダイオードに比べ、順方向の電圧降
下を小さくできるという特長を持つ。また、p層114
のキャリア濃度が低いので、p層114からのキャリア
の注入量を小さくできるので、JRPを小さくできるとい
う特長も持つ。さらに、ショットキー接合のような金属
と半導体の界面を使わないので、半導体表面の汚染等の
影響を受けにくく、特性が安定しているという特長も持
つ。もちろん、図8と同様に深いp+ 層113とn~ 層
112から伸びる空乏層により、p層114とn~ 層1
12のpn接合に加わる電界を緩和し、漏れ電流を小さ
くできるという効果もある。
Meanwhile, the diode of Figure 9 is shown in JP-A-58-60577 as a structure for reducing the J RP. P in the diode, n ~ layer 112 surface between the p + layer 113 +
8 in that a p-layer 114 having a lower carrier concentration than the layer 113 is provided. Thereby, in the forward direction, the pn of the p-layer 114 and the n-
Since a current flows through the junction, the p + layer 113 and the n ~ layer 112
It has the feature that the forward voltage drop can be reduced as compared with a diode consisting of only the junction. Also, the p layer 114
Since the carrier concentration is low, it is possible to reduce the amount of injected carriers from the p layer 114, also has features that can reduce the J RP. Furthermore, since an interface between a metal and a semiconductor such as a Schottky junction is not used, the semiconductor device is less susceptible to contamination of the semiconductor surface and has stable characteristics. Of course, as in FIG. 8, the depletion layer extending from the deep p + layer 113 and the n −
There is also an effect that the electric field applied to the pn junction of No. 12 can be reduced and the leakage current can be reduced.

【0004】[0004]

【発明が解決しようとする課題】図8に示すダイオード
は、電極121にワイヤ141をボンディングすること
によって漏れ電流が増加し耐圧が劣化するという問題が
ある。この原因は次のように推測される。
The diode shown in FIG. 8 has a problem that the leakage current is increased and the breakdown voltage is deteriorated by bonding the wire 141 to the electrode 121. The cause is presumed as follows.

【0005】電極121にワイヤ141をボンディング
する時、電極121とワイヤ141との間に圧力が加え
られ、この圧力によって電極121とn~ 層112との
界面に欠陥が生じる。この欠陥が再結合中心を構成し、
伝導帯の電子が欠陥に流れ込み漏れ電流が増加する。特
に、逆バイアス状態になり電極121とn~ 層112と
の界面に加わる電界が強くなると、ショットキー障壁の
厚さが薄くなり、電子がトンネル電流として再結合中心
へ遷移する確率が高くなる。これにより、ますます漏れ
電流が増加し、結果として耐圧が低下するものと考えら
れる。
When bonding the wire 141 to the electrode 121, a pressure is applied between the electrode 121 and the wire 141, and this pressure causes a defect at the interface between the electrode 121 and the n− layer 112. This defect constitutes the recombination center,
Electrons in the conduction band flow into the defect and the leakage current increases. In particular, when a reverse bias state occurs and the electric field applied to the interface between the electrode 121 and the n ~ layer 112 increases, the thickness of the Schottky barrier decreases, and the probability that electrons transition to the recombination center as a tunnel current increases. As a result, it is considered that the leakage current further increases, and as a result, the breakdown voltage decreases.

【0006】また、図9に示すダイオードは、図8のそ
れに比べ、p層114からのキャリアの注入があるた
め、JRPが大きくなるという問題がある。そこで、さら
にJRPを小さくするために、p層114のキャリア濃度
を低くすることが示されているが、p層114のキャリ
ア濃度を余り低くすると耐圧が低下する不具合がある。
これは、あまりp層114を低濃度化すると、電極12
1に空乏層がパンチスルーし、耐圧が低下するものと思
われる。また、図8のダイオードに比較して、p層11
4を形成する製造プロセスが増加するという問題があ
る。
Further, the diode shown in FIG. 9 has a problem that the JRP is increased because carriers are injected from the p-layer 114 as compared with the diode shown in FIG. Therefore, it is disclosed that the carrier concentration of the p-layer 114 is reduced in order to further reduce the J RP . However, if the carrier concentration of the p-layer 114 is too low, there is a problem that the breakdown voltage is reduced.
This is because if the concentration of the p-layer 114 is too low,
It is considered that the depletion layer punches through at 1 and the breakdown voltage decreases. Further, as compared with the diode of FIG.
There is a problem that the number of manufacturing processes for forming No. 4 increases.

【0007】以上のように、従来技術では小さいJRP
達成する構造における耐圧の低下については配慮がされ
ておらず、JRPの低減と耐圧の確保の両立が難しいとい
う問題があつた。
[0007] As described above, no consideration is for the decrease in breakdown voltage in a structure to achieve a small J RP in the prior art, both to ensure the reduction and breakdown voltage of the J RP is a problem that it is difficult been filed.

【0008】本発明の目的は、小さなJRPと安定な耐圧
が得られ、しかも製造が容易で安定性に優れた半導体装
置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device which has a small J RP and a stable breakdown voltage, is easy to manufacture, and has excellent stability.

【0009】[0009]

【課題を解決するための手段】本発明の半導体装置の特
徴とするところは、一方導電型の第1の半導体領域と、
第1の半導体領域とpn接合を形成するとともに、この
半導体領域よりも高不純物濃度の他方導電型の第2の半
導体領域とが、順方向に電流を流すダイオード領域とな
り、かつ第2の半導体領域の不純物量が1cm 2 当たり1
×10の14乗個以下であることである。更に、詳述す
るならば、上記のダイオード領域に電流密度JF の順電
流を流したときの順方向電圧VFが0.1(V)から0.3
(V)の範囲において、
SUMMARY OF THE INVENTION The features of the semiconductor device of the present invention are described below.
The feature is that the first semiconductor region has one conductivity type,
Forming a pn junction with the first semiconductor region;
A second half of the other conductivity type having a higher impurity concentration than the semiconductor region.
The conductor region is a diode region where current flows in the forward direction.
Ri, and amount of impurities in the second semiconductor region is 1 cm 2 per
It should be less than × 10 14 powers. Furthermore, if more detail, the forward voltage V F when a forward current flows through the current density J F above the diode region from 0.1 (V) 0.3
In the range of (V),

【0010】[0010]

【数3】 (Equation 3)

【0011】が成立する点にある。 Is that it holds.

【0012】本発明によれば、第2の半導体領域の不純
物量が1cm 2 当たり1×10の14乗個以下であること
により、第2の半導体領域からのキャリアの注入が抑え
られる。従って、J RP を小さくできる。
According to the present invention, the impurity in the second semiconductor region is improved.
Physical quantity must be 1 × 10 14 or less per 1 cm 2
Suppresses carrier injection from the second semiconductor region
Can be Therefore, JRP can be reduced.

【0013】また、n値を1.00≦n≦1.15とする
ことで、第2の半導体領域からのキャリアの注入を押え
ることができるので、pn接合界面に蓄積する過剰キャ
リアを低減でき、JRPを小さくできる。
Further, by setting the n value to 1.00 ≦ n ≦ 1.15, the injection of carriers from the second semiconductor region can be suppressed, so that excess carriers accumulated at the pn junction interface can be reduced. , JRP can be reduced.

【0014】[0014]

【0015】[0015]

【発明の実施の形態】以下、本発明を実施例として示し
た図面により詳述する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the drawings showing embodiments.

【0016】図2は本発明半導体装置のダイオード部分
の一実施例を示す断面図及び平面図である。図におい
て、1は互いに反対側に位置する一対の主表面11,1
2を有する半導体基体で、一方の主表面11に隣接する
+ 層13と、n+ 層13と他方の主表面12に隣接す
るn+ 層13より低不純物濃度のn~ 層14と、他方の
主表面12の選ばれた複数個所からn~ 層14内に延び
るn~ 層14より高不純物濃度のp層15と、p層15
相互間にあって他方の主表面12からn~ 層14内に延
びるn~ 層14より高不純物濃度でp層15より薄くさ
れたp層16とからなっている。p層15は複数個の小
領域151と、それらを包囲する環状領域152とから
なっている。2は一方の主表面11においてn+ 層13
にオーミック接触する一方の主電極、3は他方の主表面
12においてp層15にオーミック接触しp層16との
間にショットキーバリアを形成する他方の主電極、4は
他方の主表面12の周辺においてn~ 層14及びp層1
5上に形成された酸化膜で、他方の主電極3は酸化膜4
上に延在している。これによって、一対の主表面間に、
+ 層13,n~ 層14及びp層15からなる第1のダ
イードと、n+ 層13,n~ 層14,p層16及びショ
ットキーバリアからなる第2のダイオードとが並設され
た構造のダイオードが得られる。
FIG. 2 is a sectional view and a plan view showing one embodiment of the diode portion of the semiconductor device of the present invention. In the figure, reference numeral 1 denotes a pair of main surfaces 11, 1 located on opposite sides of each other.
In the semiconductor substrate having a 2, and n + layer 13 adjacent to one main surface 11, and the n ~ layer 14 of low impurity concentration than the n + layer 13 adjacent to the n + layer 13 and the other main surface 12, the other A p-layer 15 having a higher impurity concentration than the n- layer 14 extending into the n- layer 14 from a plurality of selected portions of the main surface 12 of the p-layer 15;
The p-layer 16 has a higher impurity concentration than the n- layer 14 and is thinner than the p-layer 15 and extends between the other main surface 12 and the n- layer 14 between the main surfaces 12. The p layer 15 includes a plurality of small regions 151 and an annular region 152 surrounding them. 2 is an n + layer 13 on one main surface 11
The other main electrode 3 which makes ohmic contact with the p layer 15 on the other main surface 12 and forms a Schottky barrier with the p layer 16 at the other main surface 12, and the other 4 In the periphery, n ~ layer 14 and p layer 1
The other main electrode 3 is an oxide film formed on the oxide film 4.
Extending above. Thereby, between a pair of main surfaces,
A first diode consisting of n + layer 13, n ~ layer 14 and p layer 15 and a second diode consisting of n + layer 13, n ~ layer 14, p layer 16 and a Schottky barrier are arranged in parallel. A diode having the structure is obtained.

【0017】図2に示すダイオードが、従来例の図9と
異なる点は、p層16と主電極3との間にショットキー
バリアを設けた点にある。本発明の効果を図3を使って
説明する。(a)は、従来例の図8における電極121
・n~ 層112のショットキーバリア領域のエネルギー
バンド構造、(b)は、本発明の図2における主電極2
・p層16・n~ 層14のショットキーバリア領域のエ
ネルギーバンド構造を示す。従来構造(a)では、先に
述べたようにショットキーバリア界面に例えばワイヤボ
ンディングで欠陥が生じると、逆バイアス時に伝導帯の
電子が欠陥が生じた再結合中心へ流れ込み漏れ電流が増
え、結果として耐圧が低下すると考えられる。一方、本
発明(b)では、ショットキーバリア界面に欠陥が生じ
ても、p層16によって障壁の幅Wを厚くできるので、
伝導帯の電子が欠陥へトンネル電流などで遷移する確率
が格段に小さくなる。例えば、p層16の幅が100Å
程度を超えると、殆ど電子が遷移しなくなる。従って、
漏れ電流が小さくなり、高耐圧化が図れる。しかも、p
層16と主電極3との間にショットキーバリアが形成さ
れているので、pn接合による空乏層が主電極3までパ
ンチスルーしても図9のダイオードのように耐圧が劣化
しないという特長を持つ。もちろんp層15が、p層1
6より深く形成されていることから、p層15のpn接
合から伸びる空乏層により、p層15のpn接合に加わ
る電界を緩和できる効果があることは言うまでもない。
さらに、p型ショットキーバリアにおけるホールに対す
る障壁φBPにより、p層16へのホールの供給を抑制で
きる。従って、図9のようなp層114と電極121が
オーミック接触しているダイオードでは、電極121か
らp層114へホールが供給され、さらにp層114か
らn~ 層112へホールが注入されるのに対し、図2の
ダイオードでは、φBPによりp層16へのホールの供給
が抑制され、従ってp層16からn~ 層14へのホール
の注入も少なくすることができる。その結果、pn接合
近傍の蓄積キャリアを低減でき、JRPを小さくできる。
さらに好ましいp層16としては、pn接合とショット
キーバリアの電位差によって、p層16が空乏化すれ
ば、ホールの注入が極めて少なくできるのでJRPを一層
小さくできる。
The diode shown in FIG. 2 differs from the conventional diode shown in FIG. 9 in that a Schottky barrier is provided between the p layer 16 and the main electrode 3. The effect of the present invention will be described with reference to FIG. (A) shows an electrode 121 in FIG.
The energy band structure of the Schottky barrier region of the n ~ layer 112, and (b) shows the main electrode 2 in FIG.
The energy band structure of the Schottky barrier region of the p layer 16 and the nn layer 14 is shown. In the conventional structure (a), as described above, if a defect occurs at the Schottky barrier interface, for example, by wire bonding, electrons in the conduction band flow to the recombination center where the defect has occurred at the time of reverse bias, and the leakage current increases. It is considered that the breakdown voltage decreases. On the other hand, in the present invention (b), even if a defect occurs at the Schottky barrier interface, the width W of the barrier can be increased by the p-layer 16, so that
The probability that electrons in the conduction band transition to defects by tunnel current or the like is significantly reduced. For example, if the width of the p layer 16 is 100 °
Above this level, electrons hardly transition. Therefore,
Leakage current is reduced, and higher breakdown voltage can be achieved. And p
Since a Schottky barrier is formed between the layer 16 and the main electrode 3, the breakdown voltage does not deteriorate as in the diode of FIG. . Of course, the p-layer 15 is
6, it is needless to say that the depletion layer extending from the pn junction of the p layer 15 has the effect of reducing the electric field applied to the pn junction of the p layer 15.
Further, supply of holes to the p layer 16 can be suppressed by the barrier φ BP for holes in the p-type Schottky barrier. Therefore, in a diode in which the p-layer 114 and the electrode 121 are in ohmic contact as shown in FIG. 9, holes are supplied from the electrode 121 to the p-layer 114, and holes are injected from the p-layer 114 to the n-layer 112. On the other hand, in the diode of FIG. 2, the supply of holes to the p layer 16 is suppressed by φ BP , so that the injection of holes from the p layer 16 to the n − layer 14 can be reduced. As a result, accumulated carriers near the pn junction can be reduced, and J RP can be reduced.
More preferably, if the p layer 16 is depleted due to the potential difference between the pn junction and the Schottky barrier, the injection of holes can be extremely reduced, so that the J RP can be further reduced.

【0018】図4は、種々のP層16を持つ図2のダイ
オードの電気特性を詳しく調べた室温での実験結果であ
る。横軸は、ダイオードに順方向の電流密度JF を流し
た時に、順方向電圧VF が0.1〜0.3V程度の範囲に
おいて、VF とlnFの関係がほぼ直線になる領域での
FIG. 4 shows experimental results at room temperature in which the electrical characteristics of the diode of FIG. 2 having various P layers 16 were examined in detail. The horizontal axis, in that which causes a forward current density J F to the diode, in the range forward voltage V F is about 0.1~0.3V, relationship V F and l n J F becomes substantially straight In the area

【0019】[0019]

【数4】 (Equation 4)

【0020】の値とJRP/JF の関係を示している。こ
のnの値は、1に近いほど多数キャリアが主電流を占め
ていること、また2に近いほど注入した少数キャリアと
の再結合電流が大きいことを示している。順方向電流密
度JF と逆回復電流密度JRPの比JRP/JFを調べた結
果、図4の関係があることが判った。nの値が1.00
〜1.15 の間にすれば、JRP/JF を小さくできるこ
とが判った、これは、p層16を設けても、少数キャリ
アの注入を低減(nを小さく)すれば、JRPを小さくでき
ることを示している。p層16の条件としては、例えば
B(ホウ素)のイオン注入でp層16を形成する場合に
は、イオン注入量を1cm2 当たり約1×10の14乗個
以下にすることが望ましい。1cm2 当たり約1×10の
14乗個以上では、p層16と主電極2がオーミック接
合に近づき、またp層16が高濃度となるため、p層1
6からn~ 層14へホールが注入しやすくなり、JRP
大きくなるためである。
[0020] shows the relationship between the value and J RP / J F. The value of n indicates that the closer to 1, the majority carrier occupies the main current, and the closer to 2, the greater the recombination current with the injected minority carrier. Result of examining the ratio J RP / J F forward current density J F and reverse recovery current density J RP, it was found that there is a relation of FIG. The value of n is 1.00
If during the 1.15 was found to be reduced J RP / J F, which is also provided with a p-layer 16, if reducing injection of minority carriers (smaller n), the J RP It shows that it can be made smaller. As a condition of the p-layer 16, for example, when the p-layer 16 is formed by ion implantation of B (boron), the ion implantation amount is desirably set to about 1 × 10 14 or less per 1 cm 2 . If the number is about 1 × 10 14 or more per cm 2 , the p-layer 16 and the main electrode 2 approach an ohmic junction, and the p-layer 16 has a high concentration.
This is because holes can be easily injected from No. 6 into the n ~ layer 14 and JRP increases.

【0021】図5は、図2の半導体装置の好適な製造方
法を示す。まず、所望の耐圧を得るのに必要な比抵抗と
厚さを持ったn~ 層14を用意し、この一表面からイオ
ン注入又は拡散によって部分的にp型不純物を導入す
る。ここでp層不純物を所望の深さ例えば600Vのダ
イオードでは1〜10μmに熱処理により拡散させp層
15を形成する(a)。次に、p型不純物を含む電極3
をp層15の表面及びp層15に包囲されたn~ 層14
の表面に堆積する(b)。ここで、熱処理し、電極3中
のp型不純物をn~ 層14表面に拡散してp層を形成す
る。こうすることにより、図9で必要であったイオン注
入などを使ったp層16の形成工程を省くことができ
る。この場合、p層16の接合深さは、100nm程度
以下と極めて薄いので、周辺での電界を緩和し、耐圧を
確保するため、最終端のp層15を連結することが望ま
しい。その間のp層15の平面形状は、棒状,円形,多
角形であっても本発明の効果は得られる。もちろん、シ
ョットキーバリアを形成する電極とオーミック接合を形
成する電極を異なる材料とし、両電極を電気的に短絡し
ても良い。
FIG. 5 shows a preferred method of manufacturing the semiconductor device of FIG. First, an n ~ layer 14 having a specific resistance and a thickness necessary to obtain a desired breakdown voltage is prepared, and a p-type impurity is partially introduced from one surface thereof by ion implantation or diffusion. Here, a p-layer impurity is diffused by heat treatment to 1 to 10 μm in a diode having a desired depth of, for example, 600 V to form a p-layer 15 (a). Next, the electrode 3 containing a p-type impurity
From the surface of the p-layer 15 and the n ~ layer 14 surrounded by the p-layer 15
(B). Here, heat treatment is performed to diffuse the p-type impurity in the electrode 3 to the surface of the nn layer 14 to form a p-layer. By doing so, the step of forming the p-layer 16 using the ion implantation or the like required in FIG. 9 can be omitted. In this case, since the junction depth of the p layer 16 is extremely thin, about 100 nm or less, it is desirable to connect the p layer 15 at the final end in order to alleviate the electric field in the periphery and secure the withstand voltage. The effect of the present invention can be obtained even if the plane shape of the p-layer 15 in the meantime is rod-shaped, circular, or polygonal. Of course, the electrode forming the Schottky barrier and the electrode forming the ohmic junction may be made of different materials, and both electrodes may be electrically short-circuited.

【0022】図6は、さらに好ましい主電極3について
の実験結果を示す。主電極3にアルミニウムを含む材料
を用いた場合を示す。本発明者等の実験結果、熱処理温
度を430℃より高くするとp層14が形成されること
が分かった。しかし、アルミニウムとシリコンの共晶温
度577℃以上にすると、アルミニウムが凝縮し、主電
極3の断線、p層14の不均一が生じるため、熱処理温
度を共晶温度以上にすることは好ましくない。この結果
から、主電極3に半導体プロセスで広く用いられている
シリコンを添加したアルミニウムを適用することがで
き、半導体製造プロセスに適合できるという効果があ
る。
FIG. 6 shows the results of an experiment on a more preferable main electrode 3. The case where a material containing aluminum is used for the main electrode 3 is shown. As a result of experiments by the present inventors, it has been found that when the heat treatment temperature is higher than 430 ° C., the p layer 14 is formed. However, if the eutectic temperature of aluminum and silicon is set to 577 ° C. or higher, aluminum is condensed, and disconnection of the main electrode 3 and unevenness of the p-layer 14 occur. From this result, it is possible to apply aluminum added with silicon, which is widely used in a semiconductor process, to the main electrode 3, which has an effect that the main electrode 3 can be adapted to a semiconductor manufacturing process.

【0023】図1は、先に示したダイオードとパワーMO
SFETとを逆並列に複合化した本発明の半導体装置の実施
例を示す概略断面図である。パワーMOSFETは、n~ 層1
4に形成したp型のウエル層17,ウエル層17内に形
成したn型のソース層18,ゲート電極4,主電極2,
3を延長して形成したドレイン電極及びソース電極から
成っている。6はダイオードの主電極3上に設けたボン
ディングワイヤである。この結果、パワーMOSFETはn+
層13,n~ 層14,p層15,p層16からなる内蔵
ダイオードで主電流を流すことができるので、ワイヤ6
のボンディングによる耐圧劣化を防止できるとともに、
RPを低減することができる。
FIG. 1 shows the diode and power MO shown above.
FIG. 3 is a schematic cross-sectional view showing an embodiment of a semiconductor device of the present invention in which SFETs are combined in antiparallel. The power MOSFET is n ~ layer 1
4, a p-type well layer 17, an n-type source layer 18 formed in the well layer 17, a gate electrode 4, a main electrode 2,
3 is formed by extending the drain electrode and the source electrode. Reference numeral 6 denotes a bonding wire provided on the main electrode 3 of the diode. As a result, the power MOSFET becomes n +
Since the main current can be passed through the built-in diode composed of the layer 13, the n layer 14, the p layer 15, and the p layer 16, the wire 6
Can prevent withstand voltage deterioration due to bonding of
J RP can be reduced.

【0024】以上の本発明の半導体装置において、少数
キャリアのライフタイムを電子線照射などで短縮しても
良く、またp型とn型の半導体層を入れ換えても同様の
効果があることは言うまでもない。
In the above-described semiconductor device of the present invention, it is needless to say that the lifetime of minority carriers may be shortened by electron beam irradiation or the like, and the same effect can be obtained by replacing the p-type and n-type semiconductor layers. No.

【0025】[0025]

【発明の効果】本発明の半導体装置によれば、逆回復電
流を低減でき、耐圧の劣化を防止でき、さらに製造工程
を簡略化できるので、低ノイズ化,高信頼化,製作容易
等の効果がある。
According to the semiconductor device of the present invention, the reverse recovery current can be reduced, the deterioration of the breakdown voltage can be prevented, and the manufacturing process can be simplified, so that the effects such as low noise, high reliability, and easy manufacturing can be obtained. There is.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の一実施例を示す概略断面
図である。
FIG. 1 is a schematic sectional view showing one embodiment of a semiconductor device of the present invention.

【図2】本発明に適用するダイオードの一実施例を示す
概略断面図及び平面図である。
FIG. 2 is a schematic sectional view and a plan view showing one embodiment of a diode applied to the present invention.

【図3】図2に示すダイオードの効果を示す説明図であ
る。
FIG. 3 is an explanatory diagram showing an effect of the diode shown in FIG.

【図4】図2に示すダイオードの順方向電流密度と逆回
復電流密度との比と順方向電圧降下との関係を示す概略
図である。
FIG. 4 is a schematic diagram showing a relationship between a ratio between a forward current density and a reverse recovery current density of the diode shown in FIG. 2 and a forward voltage drop.

【図5】図2に示すダイオードの製造方法を示す工程図
である。
FIG. 5 is a process chart showing a method for manufacturing the diode shown in FIG.

【図6】図2に示すダイオードの製造条件を示す説明図
である。
FIG. 6 is an explanatory diagram showing manufacturing conditions of the diode shown in FIG.

【図7】ダイオードの逆回復特性の説明図である。FIG. 7 is an explanatory diagram of a reverse recovery characteristic of a diode.

【図8】従来の半導体装置の一例を示す断面図である。FIG. 8 is a cross-sectional view illustrating an example of a conventional semiconductor device.

【図9】従来の半導体装置の他の例を示す断面図であ
る。
FIG. 9 is a sectional view showing another example of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1…半導体基体、2,3…主電極、13…n+ 層、14
…n~ 層、15,16…p層。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor base, 2,3 ... Main electrode, 13 ... N + layer, 14
... n ~ layers, 15, 16 ... p layers.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 櫻井 直樹 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (72)発明者 荒川 秀俊 茨城県日立市弁天町三丁目10番2号 日 立原町電子工業株式会社内 (72)発明者 大和田 廣 茨城県日立市弁天町三丁目10番2号 日 立原町電子工業株式会社内 (56)参考文献 特開 昭56−37683(JP,A) 特開 昭58−60577(JP,A) 特開 平3−248563(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 29/861 H01L 29/78 H01L 29/872 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Naoki Sakurai 4026 Kuji-cho, Hitachi City, Ibaraki Prefecture Within Hitachi Research Laboratory, Hitachi, Ltd. (72) Inventor Hidetoshi Arakawa 3-10-2 Bentencho, Hitachi City, Ibaraki Prefecture Haramachi Electronics Co., Ltd. (72) Inventor Hiroshi Owada 3- 10-2 Bentencho, Hitachi City, Ibaraki Pref. Tachihara Town Electronics Co., Ltd. (56) References JP-A-56-37683 58-60577 (JP, A) JP-A-3-248563 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 29/861 H01L 29/78 H01L 29/872

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】一方導電型の第1の半導体領域と、 第1の半導体領域とpn接合を形成し、第1の半導体領
域よりも高不純物濃度の他方導電型の第2の半導体領域
と、 第1の半導体領域に接触する第1の電極と、 第2の半導体領域に接触する第2の電極と、 を備え、 第1の半導体領域及び第2の半導体領域は、順方向に電
流を流すダイオード領域となり、 第2の半導体領域の不純物量が1cm 2 当たり1×10の
14乗個以下であり、 第2の電極がアルミニウムを含
み、 第2の半導体領域が、不純物としてアルミニウムを含む
ことを特徴とする半導体装置。
A first semiconductor region of one conductivity type, a pn junction with the first semiconductor region, and a first semiconductor region;
Region of the other conductivity type having a higher impurity concentration than that of the second semiconductor region
When a first electrode in contact with the first semiconductor region, and a second electrode contacting the second semiconductor region includes a first semiconductor region and the second semiconductor region, conductive in the forward direction
And a second semiconductor region having an impurity amount of 1 × 10 / cm 2.
14 or less, and the second electrode contains aluminum.
Only, the second semiconductor region contains aluminum as an impurity
A semiconductor device characterized by the above-mentioned.
【請求項2】一方導電型の第1の半導体領域と、 第1の半導体領域とpn接合を形成し、第1の半導体領
域よりも高不純物濃度の他方導電型の第2の半導体領域
と、 第1の半導体領域に接触する第1の電極と、 第2の半導
体領域に接触する第2の電極と、 を備え、 第1の半導体領域及び第2の半導体領域は、順方向に電
流を流すダイオード領域となり、 第2の半導体領域の不純物量が1cm 2 当たり1×10の
14乗個以下であり、 第1の電極と第2の電極との間に電流密度JFの順電流
を流したとき順方向電圧VFが0.1(V)から0.3
(V)の範囲において、 【数1】 が成立することを特徴とする半導体装置。
2. A semiconductor device comprising: a first semiconductor region of one conductivity type; and a pn junction formed with the first semiconductor region.
Region of the other conductivity type having a higher impurity concentration than that of the second semiconductor region
A first electrode in contact with the first semiconductor region and a second semiconductor
And a second electrode in contact with the body region , wherein the first semiconductor region and the second semiconductor region are forwardly charged.
And a second semiconductor region having an impurity amount of 1 × 10 / cm 2.
14 or less, and the forward current of the current density JF between the first electrode and the second electrode
Is applied, the forward voltage VF changes from 0.1 (V) to 0.3.
In the range of (V), A semiconductor device characterized by the following.
【請求項3】一方導電型の第1の半導体領域と、 第1の半導体領域とpn接合を形成し、第1の半導体領
域よりも高不純物濃度の他方導電型の第2の半導体領域
と、 第1の半導体領域に接触する第1の電極と、 第2の半導
体領域に接触する第2の電極と、 を備え、 第1の半導体領域及び第2の半導体領域は、順方向に電
流を流すダイオード領域となり、 第2の半導体領域の不純物量が1cm 2 当たり1×10の
14乗個以下であり、 第2の半導体領域と第2の電極とがショットキー接合を
形成することを特徴とする半導体装置。
3. A first semiconductor region of one conductivity type, and a pn junction with the first semiconductor region are formed, and the first semiconductor region is formed.
Region of the other conductivity type having a higher impurity concentration than that of the second semiconductor region
A first electrode in contact with the first semiconductor region and a second semiconductor
And a second electrode in contact with the body region , wherein the first semiconductor region and the second semiconductor region are forwardly charged.
And a second semiconductor region having an impurity amount of 1 × 10 / cm 2.
14 or less, and the second semiconductor region and the second electrode form a Schottky junction.
A semiconductor device characterized by being formed.
JP8204459A 1996-08-02 1996-08-02 Semiconductor device Expired - Lifetime JP2934606B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8204459A JP2934606B2 (en) 1996-08-02 1996-08-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8204459A JP2934606B2 (en) 1996-08-02 1996-08-02 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2045434A Division JP2590284B2 (en) 1989-12-22 1990-02-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH09121062A JPH09121062A (en) 1997-05-06
JP2934606B2 true JP2934606B2 (en) 1999-08-16

Family

ID=16490892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8204459A Expired - Lifetime JP2934606B2 (en) 1996-08-02 1996-08-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2934606B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364923B1 (en) * 2000-06-13 2002-12-16 주식회사 케이이씨 Schottky Barrier Diode and its manufacturing method
JP4857484B2 (en) * 2001-04-20 2012-01-18 富士電機株式会社 Semiconductor device and manufacturing method thereof
JP4944460B2 (en) 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド Semiconductor device
JP4939839B2 (en) * 2006-05-30 2012-05-30 株式会社東芝 Semiconductor rectifier
JP2008085187A (en) 2006-09-28 2008-04-10 Sanyo Electric Co Ltd Semiconductor device
WO2009034658A1 (en) * 2007-09-14 2009-03-19 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP6082314B2 (en) 2012-11-06 2017-02-15 株式会社東芝 Semiconductor device

Also Published As

Publication number Publication date
JPH09121062A (en) 1997-05-06

Similar Documents

Publication Publication Date Title
JP2590284B2 (en) Semiconductor device and manufacturing method thereof
US7572683B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
US7112865B2 (en) Diode and method for manufacturing the same
US5166760A (en) Semiconductor Schottky barrier device with pn junctions
JP3417013B2 (en) Insulated gate bipolar transistor
US5278443A (en) Composite semiconductor device with Schottky and pn junctions
JPH05347413A (en) Manufacture of semiconductor device
JPH06196705A (en) Reverse-current carrying type insulated gate bipolar transistor and manufacture thereof
CN104303285A (en) Semiconductor device and method for manufacturing semiconductor device
JPH04283968A (en) Insulating gate type bipolar transistor
JP2950025B2 (en) Insulated gate bipolar transistor
JPH09186323A (en) Insulated-gate bipolar transistor for power use
JP2934606B2 (en) Semiconductor device
JP2004247593A (en) Semiconductor device, and manufacturing method thereof
JP3457021B2 (en) Power diode
JP3072753B2 (en) Semiconductor device and manufacturing method
US6838744B2 (en) Semiconductor device and manufacturing method thereof
JP4004357B2 (en) diode
JPH07221326A (en) Planar semiconductor element
JP3409503B2 (en) Diode, diode driving method, and semiconductor circuit
JP2581890B2 (en) Semiconductor device
JP3895147B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
JP2003124478A (en) Semiconductor device
JP2000058867A (en) Semiconductor device and manufacture thereof
JP5077508B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 11