JP4004357B2

JP4004357B2 - diode

Info

Publication number: JP4004357B2
Application number: JP2002249972A
Authority: JP
Inventors: 一茂松山; 伸治九里; 信隆石塚
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2002-08-29
Filing date: 2002-08-29
Publication date: 2007-11-07
Anticipated expiration: 2022-08-29
Also published as: JP2004088012A

Description

【０００１】
【発明の属する技術分野】
本発明は電力用ダイオードに関するものであり、特に高速スイッチング特性が要求されるインバータ回路においてＩＧＢＴなどのスイッチング素子に並列に接続されるフライホイールダイオードとして使用されるものである。
【０００２】
【従来の技術】
近年、ＩＧＢＴに代表される低損失かつ、高い周波数で動作するスイッチング素子の普及に伴い、これと並列に接続されるダイオード、即ちフライホイールダイオードに低損失かつ高い周波数で動作することが求められている。併せて、ダイオードのターンオフ時に発生するサージ電圧を抑制するために、ソフトリカバリー特性も要求されるようになってきた。
【０００３】
図７は従来のダイオード１０の構造を説明する断面図である。この図において、低濃度の不純物濃度を有するＮ型半導体層１の第1の主面に接するように、高濃度の不純物濃度を有するＮ^＋型半導体層２が、Ｎ型半導体層１の第2の主面に接するように高濃度の不純物濃度を有するＰ^＋型半導体層８がそれぞれ設けられている。さらに、Ｎ^＋型半導体層２に接する第１の電極層５と、Ｐ^＋型半導体層８に接する第２の電極層６とがそれぞれ設けられている。所謂Ｐ^＋ＮＮ^＋型のダイオードの構造である。
【０００４】
図３（ａ）は従来のダイオード１０の逆回復時の電流波形を説明する図である。図３（ｂ）は従来のダイオード１０の逆回復時の電圧波形を説明する図である。ダイオード１０に電圧を印加する回路において時刻０でダイオード１０に与える電圧の極性を順方向から逆方向から切り換えようとしても、しばらくは初期の順電流ＩＦが流れ、その後減少して、ある時刻で電流はゼロとなる。
順方向とは、アノード電極である第２の電極層６に正電圧を、カソード電極である第１の電極層５に負電圧をかける場合をいう。
【０００５】
ダイオードを流れる電流が正から負に変わる時刻以降の電流が逆回復電流である。ダイオード１０をインバータ等の回路装置に使用すると、逆回復電流のピーク値ＩＲＰを超えた後の、逆回復電流の時間変化率ｄｉ／ｄｔと回路のインダクタンス成分Ｌによりサージ電圧ΔＶＲＰが次式により発生する。
ΔＶＲＰ＝−Ｌ（ｄｉ／ｄｔ）
【０００６】
この式から逆回復電流の時間変化率ｄｉ／ｄｔの絶対値が大きい場合（所謂ハードリカバリー特性）、サージ電圧ΔＶＲＰが大きくなり回路動作に支障をきたす場合がある。さらに、サージ電圧ΔＶＲＰの発生により、電圧波形が振動するため、ノイズが放出されてしまう。
【０００７】
このため、ダイオード１０をインバータ等の回路装置に使用する場合、逆回復電流の時間変化率ｄｉ／ｄｔの絶対値が小さいこと（いわゆるソフトリカバリー特性）が求められる。
【０００８】
さらに、定常損失を低減するためには順電圧や逆電流が小さいことが求められる。また、スイッチング損失を低減するためには、逆回復電流を時間積分した値である逆回復電荷量（Ｑｒｒ）が小さいことが求められる。
【０００９】
金や白金などの重金属をＮ型半導体層１、Ｎ^＋型半導体層２およびＰ^＋型半導体層８で構成される半導体基板に拡散し、ライフタイムを小さくすることで、逆回復電荷（Ｑｒｒ）を小さくすることが可能である。
ライフタイムを小さくしても順電圧があがらないようにＮ型半導体層１をできるだけ薄くするとハードリカバリー特性になりやすい。
【００１０】
ダイオード１０において、ソフトリカバリー化を図るためには、Ｎ型半導体層１の厚みを厚くするといった手法がある。
【００１１】
逆方向電流のピーク値ＩＲＰを超えた後、Ｎ型半導体層１内のＰ^＋型半導体層８に近接した部分のみに形成されていた空乏層が、Ｎ^＋型半導体層２の方へ向かって急激に伸び、Ｎ型半導体層１の厚みがそれほど厚くない場合は、すぐにＮ^＋型半導体層2に接してしまう。このとき逆回復電流を流すのに必要な注入キャリアがすでにＮ型半導体層１内に残っていないため、逆回復電流は急激にゼロとなり、ハードリカバリー特性となる。
【００１２】
Ｎ型半導体層１の厚みが十分に厚い場合、空乏層はＮ^＋型半導体層2まで広がらず、Ｎ型半導体層１のＮ^＋型半導体層2に近い領域に注入キャリアが残り、このキャリアによる電流が少しづつ掃き出されるため、電流波形はソフトリカバリー特性となる。
【００１３】
しかしながら、Ｎ型半導体層１は順電流の通り道でもあるため、その厚みを厚くすることは抵抗成分の増大につながり、順電圧が増大してしまう。
【００１４】
さらに、順方向動作時に蓄積される注入キャリアの総量も増大するため、逆回復電荷（Ｑｒｒ）も増大してしまう。
【００１５】
この問題を解決するために、内藤らにより、ＰＮ接合から注入されるキャリアの濃度を低減するという手法、即ち低濃度アノード拡散層によるＰＮＮ^＋構造が提案されている（文献：M.Naito, H.Matsuzaki and T.Ogawa, IEEE Trans. Electron Devices, ED-23, pp.945(1976)）。
【００１６】
図８はこのような従来のダイオード２０の構造を説明する断面図である。この図において、低濃度の不純物濃度を有するＮ型半導体層１の第1の主面に接するように高濃度の不純物濃度を有するＮ^＋型半導体層2が、Ｎ型半導体層１の第2の主面に接するように、十分に低い不純物濃度を有するＰ型半導体層９がそれぞれ設けられている。さらに、Ｎ^＋型半導体層2に接する第１電極層５と、Ｐ型半導体層９に接する第２電極層６とがそれぞれ設けられている。
【００１７】
図５は従来のダイオード１０および２０の順方向定常時の注入キャリアの濃度分布を示す図である。ダイオード２０はＰ型半導体層９の不純物濃度が十分に低いため、ダイオード１０に比べて接合から注入される少数キャリアが少ない。
【００１８】
このためダイオード２０が逆回復する際、逆回復電流のピーク値ＩＲＰに至るまでの時間が短縮されるとともにピーク値ＩＲＰの値が小さくなる。その結果、逆回復電流波形は図４に示すようなソフトリカバリー波形になる。
【００１９】
しかしながら、このような効果を得るにはＰ型半導体層９の不純物濃度を、少なくとも５×10^１７atom/cm^３程度あるいはそれ以下にする必要があり、このような低い濃度では第２の電極層６とのオーミック接触を十分にとることができない。その結果、順電圧が増大してしまう。
【００２０】
一方、米国特許第４，６４１，１７４号にはマージドＰｉＮ／ショットキーダイオード（以下「ＭＰＳ」という）と呼ばれる構造が開示されている。ＭＰＳダイオードもダイオード２０と同様、接合から注入されるキャリアを低減する効果を狙ったものである。
【００２１】
図９はこのような従来のＭＰＳ構造を用いたダイオード３０の構造を説明する断面図である。この図において、低濃度の不純物濃度を有するＮ型半導体層１の第1の主面の主面に接するように高濃度の不純物濃度を有するＮ^＋型半導体層2が、Ｎ型半導体層１の第２の主面に選択的に形成された高濃度の不純物濃度を有するＰ^＋型半導体領域４がそれぞれ設けられている。さらに、Ｎ^＋型半導体層2に接する第１の電極層５と、Ｐ^＋型半導体領域４とオーミック接触をなすとともに、Ｎ型半導体層１とショットキー接触をなす第２の電極層６がそれぞれ設けられている。
【００２２】
ダイオード３０の順方向定常時の注入キャリアの濃度分布は、少数キャリアの注入がおこるＰＮ接合と少数キャリアの注入がほとんど起こらないショットキー接合とが交互に設けられているため、図５に示したようにダイオード２０の場合と同様、ダイオード１０の場合と比べて接合からの少数キャリアの注入量は低減される。
【００２３】
その結果、逆回復電流、電圧波形は図４（ａ）、（ｂ）に示すようにソフトリカバリー特性になり、逆回復時間も短くなる。
【００２４】
また、ダイオード２０とは異なり、Ｐ^＋型半導体領域４の不純物濃度を十分に高くすることが出来るため、第２の電極層６のオーミック接触は問題なく確保することが出来る。順電流が小さい時はショットキー障壁を超えて電流が流れる。順電流が大きい時はショットキー接合よりむしろＰ^＋Ｎ接合を流れようとするため、大電流領域でも順電圧を小さくできる。
【００２５】
しかしながら、ダイオード３０には部分的にショットキー接合が存在するため、逆方向動作時の逆電流が大きく、ダイオード３０をインバータ等の回路装置に使用した場合、定常損失の増大を招いてしまう。
【００２６】
逆電流に対する何の対策もしない場合、逆電圧がかかるとショットキー障壁で決まる非常に大きい逆電流が流れてしまう。各Ｐ^＋型半導体領域４の間を狭くして、Ｐ^＋型半導体領域４から隣り合うＰ^＋型半導体領域４に横方向に向かう空乏層を利用してショットキー接合を静電的にシールドして、逆電流を押さえるように設計されるが静電シールドの効果は弱く逆電流に対する削減効果は弱い。
【００２７】
また、耐圧はＮ型半導体層の厚さにより決まる。この図９の例では、Ｎ型半導体層１から、Ｐ^＋Ｎ接合の深さを差し引いた厚さで耐圧が決まる。従って、Ｐ^＋型半導体領域４が無い場合に比べ、Ｐ^＋型半導体領域４の深さ分だけ耐圧を損していることになる。あるいは、Ｐ^＋型半導体領域４の深さ分だけ抵抗分が増加するとも考えられる。
【００２８】
上記のＭＰＳ構造のショットキー接合部を低濃度のＰ型半導体領域で置き換えた構造が清水らにより公開されている（文献：Y.SHIMIZYU, M.NAITO, S.MURAKAMI and Y.TERASAWA, IEEE Trans. Electron Devices, ED-31, pp.1314(1984)）。
この構造は、スタティックシールドダイオード（以下「ＳＳＤ」という）と呼ばれる。構造が開示されている。
【００２９】
図１０はこのようなＳＳＤ構造を用いた従来のダイオード４０の構造を説明する断面図である。この図において、低濃度の不純物濃度を有するＮ型半導体層１の第１の主面に接するように、高濃度の不純物濃度を有するＮ^＋型半導体層2が、Ｎ型半導体層１の第２の主面に選択的に形成された高濃度の不純物濃度を有するＰ^＋型半導体領域４がそれぞれ設けられている。
選択的に形成されたＰ^＋型半導体領域４が設けられたＮ型半導体層１の残りの表面には低濃度の不純物濃度を有するｐ型半導体領域3が形成されている。
【００３０】
少数キャリアの注入がおこるＰ^＋Ｎ接合と少数キャリアの注入がほとんど起こらないＰＮ接合とが交互に設けられているため、ダイオード４０の順方向定常時の注入キャリア濃度分布は、ダイオード２０の場合と同様、ダイオード１０の場合と比べて、接合からの少数キャリアの注入量は低減される。
【００３１】
その結果、逆回復電流電圧波形は図４に示すようなソフトリカバリー特性になり、逆回復時間も短くなる。
【００３２】
また、ダイオード２０とは異なり、Ｐ^＋型半導体領域４の不純物濃度を十分に高くすることができるため、第２の電極層６のオーミック接触は問題なく確保することが出来る。順電流が小さい時はＰＮ接合部分を電流が流れる。順電流が大きい時はＰＮ接合よりむしろＰ^＋Ｎ接合を流れようとするため、大電流領域でも順電圧を小さくできる。
【００３３】
ダイオード４０には部分的にＰＮ接合が存在する。Ｐ型半導体領域３の濃度が低くなると逆方向動作時の逆電流が大きくなる。また作製条件によっては耐圧が低下してしまう場合がある。このようなダイオード４０をインバータ等の回路装置に使用した場合、定常損失の増大を招いてしまう。
【００３４】
耐圧低下と逆電流の増加の原因は、順電圧と逆回復特性をよくするために、低濃度Ｐ型半導体領域3の不純物総量（ドーズ量）を少なくせざるを得ないことにある。低濃度Ｐ型半導体領域3の不純物総量は、低濃度P型半導体領域３の深さ×同半導体領域の不純物濃度の式により計算できる。
【００３５】
逆電流増加の原因はＰ型半導体領域3の不純物総量が、所謂リサーフ条件である１×１０^１２atom／cm^２より少なくなると、逆電圧が印加されたとき、本来Ｐ型半導体領域３がＰ^＋型半導体領域４であれば十分耐圧を持つ電圧であっても、低濃度Ｐ型半導体領域3内に空乏層が広がりきって、この空乏層が第２の電極に到達したとたんに降伏してしまい、耐圧が低くなるからである。
【００３６】
このように、逆電流に対する何の対策もしない場合に逆電圧がかかると、Ｐ型半導体領域３内に空乏層が広がりきって耐圧が下がり、逆電流も大きくなってしまう。この電流を各Ｐ^＋型半導体領域４の間を狭くして、各Ｐ^＋型半導体領域４より、Ｐ^＋型半導体領域４から隣り合うＰ^＋型半導体領域４に横方向に向かう空乏層により、静電的にシールドして逆電流を押さえるよう設計しても静電シールドの効果は弱く逆電流は十分小さくはできない。
【００３７】
また、耐圧はＮ型半導体層の厚さにより決まり、この例では、Ｎ型半導体層１から、Ｐ^＋型半導体領域４の深さを差し引いた厚さで耐圧が決まる。従って、Ｐ^＋型半導体領域４が無い場合に比べ、Ｐ^＋型半導体領域４の深さ分だけ耐圧を損していることになる。あるいはこの構造の場合、Ｐ^＋型半導体領域４の深さ分だけ抵抗分が増加するとも考えられる。耐圧を確保するために、Ｐ^＋型半導体領域４を浅くすることはできない。
【００３８】
上記のＰＮＮ^＋型、ＭＰＳ、ＳＳＤ各ダイオードの場合、そのままでも、ＰＮ接合からの注入が少ないため高速動作が可能であるが、さらに、高速性を上げるために、金や白金の重金属を拡散することもある。
【００３９】
以上で述べたように、従来のダイオードにおいては、ソフトリカバリー化を図ろうとすると、順電圧や逆電流が増大してしまうという問題があった。
【００４０】
【発明が解決しようとする課題】
本発明は上述した問題点に鑑み、順電圧の増大や逆電流の増大を招くことなく、高い周波数でも動作し、かつソフトリカバリー特性をもつダイオードを提供することを目的とする。
【００４１】
【課題を解決しようとする手段】
上記課題を解決するための手段として、本発明は、第１の主面と前記第１の主面と対向する第２の主面を有する第１導電型の第１の半導体層と、前記第１の半導体層の第１の主面に接し、前記第１の半導体層よりも高い不純物濃度を有する第１導電型の第２の半導体層と、前記第１の半導体層内にあって前記第２の主面に接する第２導電型の第１の半導体領域と、前記第１の半導体層内にあって前記第２の主面に接しかつ前記第１の半導体領域の間隙を埋めるように形成された第２導電型の第２の半導体領域と、前記第２の半導体層に接する第１の電極層と、前記第１の半導体領域と前記第２の半導体領域の双方に接する第２の電極層と、を備えており、前記第１の半導体領域の深さは前記第２半導体領域の深さよりも深くかつ前記第２の半導体領域よりも低い不純物濃度を有するダイオードであって、
前記第１の半導体層の前記第２の主面から見て、前記第１の半導体領域の深さより浅く前記第２の半導体領域の深さより深い領域に、低ライフタイム領域を設けたことを特徴とするダイオードである。
また、本発明のダイオードにおいて、前記低ライフタイム領域がヘリウムイオン照射とその後の熱処理によって形成されたことを特徴とする。
また、本発明のダイオードにおいて、前記低ライフタイム領域を除く少なくとも前記第１の半導体層は、前記低ライフタイム領域よりライフタイムが下回らないようにライフタイムが制御されて成ることを特徴とする。
また、本発明のダイオードにおいて、前記低ライフタイム領域を除く少なくとも前記第１の半導体層は、前記低ライフタイム領域よりライフタイムが下回らないようにライフタイムが制御されて成り、前記ライフタイム制御が電子線照射とその後の熱処理によってなされたことを特徴とする。
また、本発明のダイオードにおいて、前記ライフタイム制御が金または白金を拡散することによってなされたことを特徴とする。
また、本発明のダイオードにおいて、前記低ライフタイム領域を、少なくとも前記第１の半導体層と前記第１の半導体領域と前記第２の半導体領域に重金属を拡散した後に、前記低ライフタイム領域に相当する部分に荷電粒子を照射し、さらに６００℃以上の熱処理を加えることにより形成したことを特徴とする。
【００４２】
【発明の実施の形態】
本発明の第１の実施例について述べる。図１は本発明の第１の実施例にかかるダイオード５０の構造を説明する断面図である。以下、第１導電型の第１の半導体層がＮ型半導体層の場合について述べる。
【００４３】
図１において、低い不純物濃度を有するＮ型半導体層１の第１の主面には高い不純物濃度を有するＮ^＋型半導体層２が、第２の主面には部分的に形成された低不純物濃度を有するＰ型半導体領域３と、このＰ型半導体領域３の間隙を埋めるように形成されるとともにこのＰ型半導体領域３よりも拡散深さが浅くかつ高い不純物濃度を有するＰ^＋型半導体領域４が形成されている。さらに、Ｎ^＋型半導体層２に接する第１の電極層５と、Ｐ型半導体領域３とＰ^＋型半導体領域４の双方に接する第２の電極層６が形成されている。
【００４４】
厚さ２５３μｍ、比抵抗３４Ω−cmのＮ型の半導体基板の下面から燐を表面濃度１×１０^１８atom／cm^３以上で望ましくは1×１０^１９atom／cm^３から1×10^２０atom／cm^３になるように、また、拡散深さが１５０μｍになるように拡散する。
【００４５】
Ｐ型半導体領域３の不純物濃度は、Ｐ型半導体領域３からＮ型半導体層１への少数キャリア（ここでは正孔）の注入を低減するために、ボロンのイオン注入を利用して５×１０^１６atom／cm^３以下の低濃度とし、１５μｍの拡散深さに拡散する。
【００４６】
Ｐ^＋型半導体領域４の不純物濃度は、ボロンのイオン注入を利用し、第２の電極層６とのオーミック接触が十分に確保できるよう、1×10^１８atom/cm^３程度以上望ましくは1×10^１９atom／cm^３から1×10^２０atom/cm^３とし、３μｍの拡散深さに拡散する。
【００４７】
第１の電極層５と第２の電極層６は、半田を用いた組立てができるようにＴｉ（チタニウム）−Ｎｉ（ニッケル）−Ａｇ（銀）の電極システムを用いる。
作製には電子ビーム蒸着法を用いる。チタニウムは半導体と電極のオーミック性をとるために用いられ、ニッケルは半田耐蝕性のために用いられ、また銀はニッケルの酸化防止のために用いられる。
【００４８】
図６は本発明の第１の実施例および第２の実施例の順方向定常時の注入キャリアの濃度分布を説明する図である。正孔濃度はＰ型半導体領域３の直下とＰ^＋型半導体領域４とでは多少異なるため、層方向に平均化した値を示している。
【００４９】
アノード電極である第２の電極層６に正電圧を、カソード電極である第１の電極５に負電圧を印加し、順電流を流した場合、正孔注入の大きいＰ^＋Ｎ接合と正孔注入の少ないＰＮ接合とが交互に設けられているため、注入された正孔の濃度分布は図６に示すように、Ｐ^＋Ｎ接合並びにＰＮ接合付近で注入キャリア濃度が低い分布になる。
【００５０】
このためダイオード５０が逆回復する際、逆回復電流のピーク値（ＩＲＰ）に至るまでの時間が短縮されるとともにこのピーク値（ＩＲＰ）の値が小さくなる。その結果、逆回復電流波形は図４に示すようにソフトリカバリーになる。
【００５１】
また、Ｐ^＋半導体領域４の不純物濃度が十分に高いため、第２の電極層６とのオーミック接触が十分に確保できるため、順電圧の増大がない。
【００５２】
次に第２の実施例について述べる。図２は本発明の第２の実施例にかかるダイオード６０の構造を説明する断面図である。
【００５３】
図１と図２を比較して解るように、Ｐ型、Ｎ型拡散層あるいは拡散領域と電極構造については第１の実施例と第２の実施例は同じであるので、拡散構造と電極構造については説明を省略する。
【００５４】
第２の実施例ではＰ型半導体領域３の拡散深さより浅く、Ｐ^＋型半導体領域４の拡散深さよりも深い領域に低ライフタイム層７を設ける。
【００５５】
また、ヘリウムイオン照射によって低ライフタイム領域７を形成するために、ヘリウムイオンを照射する。ヘリウムイオンの照射は、ヘリウムイオン源とＮ型半導体層１との間に２７５μｍのアルミニウム板を置き、２４ＭｅＶの加速電圧で行う。ドーズ量１×１０^１３atom／cm^２である。熱的に安定化するため、照射後に３００〜４００℃の範囲で熱処理を行う。
このヘリウム照射と熱処理により、Ｎ型半導体層１の表面より、約１０μｍの深さに、半値幅約１０μｍの低ライフタイム領域７が形成される。
【００５６】
ダイオード６０においては、低ライフタイム領域７を設けることにより、接合から注入される正孔の濃度分布は図６に示すとおり、ダイオード５０の場合に比べて、接合付近の正孔濃度がさらに低い分布となる。
【００５７】
これにより、ダイオード６０の逆回復電流電圧波形は、ダイオード５０の場合に比べて、さらにソフトリカバリー特性となる。
【００５８】
また、第１の実施例または第２の実施例のダイオードにおいて、少なくともＮ型半導体層を含む半導体層や半導体領域のライフタイムを、低ライフライム層７のライフタイムを下回らない程度に制御することで、逆回復電荷量（Ｑｒｒ）をさらに低減することができる。
【００５９】
このようなライフタイム制御は、ヘリウムイオン照射の前あるいは後に、半導体層に電子線照射を行い、両方の照射が行われた後、３００〜４００℃の範囲で熱処理を行うことにより実現できる。
【００６０】
また、Ｐ型、Ｎ型拡散工程後、第１の電極層、第２の電極層形成前でしかもヘリウムイオン照射工程の前に金や白金などの重金属を各半導体層と各半導体領域に拡散しても、同様なライフタイム制御が実現できる。
【００６１】
前記ライフタイム領域７形成する方法として、少なくともＮ型半導体層１とＰ半導体領域３とＰ^＋半導体領域４に金または白金の重金属を７００〜１０００℃望ましくは８００℃で１時間拡散拡散した後に、所望のライフタイム領域７に相当する部分にヘリウムなどの荷電粒子を照射し、さらに６００℃から１０００℃、望ましくは７００℃１時間の熱処理を加える方法でもよい。
【００６２】
このヘリウムイオンの照射は、前述の条件であるヘリウムイオン源とＮ型半導体層１との間に２７５μｍのアルミニウム板を置き、加速電圧を２４ＭｅＶで行う条件でよい。ドーズ量１×１０^１３atom／cm^２である。
上記重金属拡散、ヘリウム照射および熱処理により、Ｎ型半導体層１の表面より、約１０μｍの深さに、半値幅約１０μｍの低ライフタイム領域７が形成される。他の半導体層と半導体領域は、金あるいは白金拡散により低ライフタイムに制御がされた状態のままになっている。
【００６３】
アノード電極である第２の電極層６に正電圧を、カソード電極である第１の電極５に負電圧を印加し、順電流を流した場合、正孔注入の大きいＰ^＋Ｎ接合と正孔注入の少ないＰＮ接合とが交互に設けられているため、注入された正孔の濃度分布は図６に示すように、Ｐ^＋Ｎ接合並びにＰＮ接合付近で注入キャリア濃度が低い分布になる。
【００６４】
第２の実施例ではＰ型半導体領域３の拡散深さより浅く、Ｐ^＋型半導体領域４の拡散深さよりも深い領域に低ライフタイム層７が設けられている。このため、Ｐ型半導体領域３とＮ型半導体層１のＰＮ接合によるダイオード部の注入キャリアの分布にほとんど影響を与えず、Ｐ^＋型半導体領域４とＮ型半導体層１によるＰ^＋Ｎ接合によるダイオード部の注入キャリアを少なくできている。
従来の構造においては、Ｐ型半導体領域３の拡散深さは、Ｐ^＋型半導体領域４の拡散深さより浅かったため、低ライフタイム層を設けてもこのような注入キャリア量の制御はできなかった。
【００６５】
【発明の効果】
以上に述べたように、本発明によれば、（１）低濃度Ｐ型半導体層によるＰＮ接合により注入キャリアを押さえる、（２）高濃度Ｐ^＋型半導体層によるＰ^＋Ｎ接合とＰＮ接合を混在させその面積を制御することで注入キャリア量を制御する、（３）Ｐ型半導体領域３を深くＰ^＋半導体領域４を浅くしたため、耐圧が確保しやすいため実効的なＮ型半導体層の厚さを薄くできる、（４）浅い高濃度Ｐ^＋型半導体領域と深いＰ型拡散領域の深さの間に低ライフタイム領域を作ることにより、順電圧を低く、逆回復時間を小さくしかもソフトリカバリー特性とすることができた。
【００６６】
従って、本発明のダイオードは、順電圧の増大や逆電流の増大を招くことなく、逆回復電流電圧波形をソフトリカバリーにすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例にかかるダイオード５０の構造を説明する断面図である。
【図２】本発明の第２の実施例にかかるダイオード６０の構造を説明する断面図である。
【図３】（ａ）：従来のダイオード１０の逆回復時の電流波形を説明する図である。
（ｂ）：従来のダイオード１０の逆回復時の電圧波形を説明する図である。
【図４】（ａ）：従来のダイオード２０、３０、４０または本発明のダイオード５０、６０逆回復時の電流波形を説明する図である。
（ｂ）：従来のダイオード２０、３０、４０または本発明のダイオード５０、６０逆回復時の電圧波形を説明する図である。
【図５】従来のダイオード１０および２０の順方向定常時の注入キャリアの濃度分布を説明する図である。
【図６】本発明の第１の実施例および第２の実施例の順方向定常時の注入キャリアの濃度分布を説明する図である。
【図７】従来のダイオード１０の構造を説明する断面図である。
【図８】従来のダイオード２０の構造を説明する断面図である。
【図９】従来のダイオード３０の構造を説明する断面図である。
【図１０】従来のダイオード４０の構造を説明する断面図である。
【符号の説明】
１Ｎ型半導体層
２Ｎ^＋型半導体層
３Ｐ型半導体領域
４Ｐ^＋型半導体領域
５第１の電極層
６第２の電極層
７低ライフタイム領域
８Ｐ^＋型半導体層
９Ｐ型半導体層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power diode, and is particularly used as a flywheel diode connected in parallel to a switching element such as an IGBT in an inverter circuit that requires high-speed switching characteristics.
[0002]
[Prior art]
In recent years, with the widespread use of switching elements that operate at a high frequency and low loss, as represented by IGBTs, diodes connected in parallel therewith, that is, flywheel diodes, are required to operate at a low loss and high frequency. Yes. In addition, in order to suppress a surge voltage generated when the diode is turned off, a soft recovery characteristic has been required.
[0003]
FIG. 7 is a cross-sectional view illustrating the structure of a conventional diode 10. In this figure, an N ⁺ type semiconductor layer 2 having a high concentration of impurity is connected to a first main surface of the N type semiconductor layer 1 having a low concentration of impurity. P ⁺ -type semiconductor layers 8 having a high impurity concentration are provided so as to be in contact with the main surface. Further, a first electrode layer 5 in contact with the N ⁺ type semiconductor layer 2 and a second electrode layer 6 in contact with the P ⁺ type semiconductor layer 8 are provided. This is a so-called P ⁺ NN ⁺ type diode structure.
[0004]
FIG. 3A is a diagram for explaining a current waveform at the time of reverse recovery of the conventional diode 10. FIG. 3B is a diagram for explaining a voltage waveform at the time of reverse recovery of the conventional diode 10. Even if the polarity of the voltage applied to the diode 10 is switched from the forward direction to the reverse direction at the time 0 in the circuit for applying the voltage to the diode 10, the initial forward current IF flows for a while and then decreases to a current at a certain time. Becomes zero.
The forward direction refers to a case where a positive voltage is applied to the second electrode layer 6 that is an anode electrode, and a negative voltage is applied to the first electrode layer 5 that is a cathode electrode.
[0005]
The current after the time when the current flowing through the diode changes from positive to negative is the reverse recovery current. When the diode 10 is used in a circuit device such as an inverter, the surge voltage ΔVRP is generated by the following equation by the reverse recovery current time change rate di / dt and the circuit inductance component L after the peak value IRP of the reverse recovery current is exceeded. To do.
ΔVRP = −L (di / dt)
[0006]
From this equation, when the absolute value of the time rate of change di / dt of the reverse recovery current is large (so-called hard recovery characteristic), the surge voltage ΔVRP may become large and hinder circuit operation. Furthermore, since the voltage waveform vibrates due to the generation of the surge voltage ΔVRP, noise is emitted.
[0007]
For this reason, when the diode 10 is used in a circuit device such as an inverter, it is required that the absolute value of the time change rate di / dt of the reverse recovery current is small (so-called soft recovery characteristics).
[0008]
Furthermore, a small forward voltage and reverse current are required to reduce steady loss. In order to reduce the switching loss, it is required that the reverse recovery charge amount (Qrr), which is a value obtained by integrating the reverse recovery current with time, is small.
[0009]
Reverse recovery charge (Qrr) is obtained by diffusing heavy metals such as gold and platinum into a semiconductor substrate composed of the N-type semiconductor layer 1, the N ⁺ -type semiconductor layer 2 and the P ⁺ -type semiconductor layer 8 to reduce the lifetime. Can be reduced.
If the N-type semiconductor layer 1 is made as thin as possible so that the forward voltage does not increase even if the lifetime is reduced, hard recovery characteristics are likely to occur.
[0010]
In order to achieve soft recovery in the diode 10, there is a method of increasing the thickness of the N-type semiconductor layer 1.
[0011]
After exceeding the peak value IRP of the reverse current, the depletion layer formed only in the portion close to the P ⁺ type semiconductor layer 8 in the N type semiconductor layer 1 moves toward the N ⁺ type semiconductor layer 2. If it grows rapidly and the thickness of the N-type semiconductor layer 1 is not so thick, it immediately contacts the N ⁺ -type semiconductor layer 2. At this time, since the injected carriers necessary for flowing the reverse recovery current are not already left in the N-type semiconductor layer 1, the reverse recovery current suddenly becomes zero and hard recovery characteristics are obtained.
[0012]
If the thickness of the N-type semiconductor layer 1 is sufficiently thick, the depletion layer N ⁺ -type not spread to the semiconductor layer 2, the remaining N-type semiconductor layer 1 of the N ⁺ -type semiconductor layer 2 injected carriers in the region close to, by the carrier Since the current is swept out little by little, the current waveform has a soft recovery characteristic.
[0013]
However, since the N-type semiconductor layer 1 is also a forward current path, increasing its thickness leads to an increase in resistance component and an increase in forward voltage.
[0014]
Furthermore, since the total amount of injected carriers accumulated during forward operation increases, the reverse recovery charge (Qrr) also increases.
[0015]
In order to solve this problem, Naito et al. Have proposed a method of reducing the concentration of carriers injected from a PN junction, that is, a PNN ⁺ structure with a low concentration anode diffusion layer (reference: M. Naito, H Matsuzaki and T. Ogawa, IEEE Trans. Electron Devices, ED-23, pp. 945 (1976)).
[0016]
FIG. 8 is a sectional view for explaining the structure of such a conventional diode 20. In this figure, an N ⁺ type semiconductor layer 2 having a high concentration of impurity so as to be in contact with the first main surface of the N type semiconductor layer 1 having a low concentration of impurity is a second type of the N type semiconductor layer 1. P-type semiconductor layers 9 having a sufficiently low impurity concentration are provided so as to be in contact with the main surface. Further, a first electrode layer 5 in contact with the N ⁺ type semiconductor layer 2 and a second electrode layer 6 in contact with the P type semiconductor layer 9 are provided.
[0017]
FIG. 5 is a diagram showing the concentration distribution of injected carriers when the diodes 10 and 20 are in the forward steady state. Since the diode 20 has a sufficiently low impurity concentration in the P-type semiconductor layer 9, the number of minority carriers injected from the junction is smaller than that of the diode 10.
[0018]
For this reason, when the diode 20 reversely recovers, the time to reach the peak value IRP of the reverse recovery current is shortened and the peak value IRP is reduced. As a result, the reverse recovery current waveform becomes a soft recovery waveform as shown in FIG.
[0019]
However, in order to obtain such an effect, the impurity concentration of the P-type semiconductor layer 9 must be at least about 5 × 10 ¹⁷ atoms / cm ³ or less, and at such a low concentration, the second electrode layer is required. Insufficient ohmic contact with 6 is possible. As a result, the forward voltage increases.
[0020]
On the other hand, US Pat. No. 4,641,174 discloses a structure called a merged PiN / Schottky diode (hereinafter referred to as “MPS”). Similar to the diode 20, the MPS diode aims to reduce the carrier injected from the junction.
[0021]
FIG. 9 is a sectional view for explaining the structure of a diode 30 using such a conventional MPS structure. In this figure, an N ⁺ type semiconductor layer 2 having a high concentration of impurity so as to be in contact with the main surface of the first main surface of the N type semiconductor layer 1 having a low concentration of impurity is an N type semiconductor layer 1. P ⁺ type semiconductor regions 4 having a high impurity concentration selectively formed on the second main surface are respectively provided. Furthermore, the first electrode layer 5 in contact with the N ⁺ type semiconductor layer 2 and the second electrode layer 6 making ohmic contact with the P ⁺ type semiconductor region 4 and making Schottky contact with the N type semiconductor layer 1 are respectively provided. Is provided.
[0022]
FIG. 5 shows the concentration distribution of injected carriers in the forward steady state of the diode 30 because PN junctions in which minority carriers are injected and Schottky junctions in which minority carriers are hardly injected are alternately provided. As in the case of the diode 20, the amount of minority carriers injected from the junction is reduced as compared with the case of the diode 10.
[0023]
As a result, the reverse recovery current and voltage waveform have soft recovery characteristics as shown in FIGS. 4A and 4B, and the reverse recovery time is also shortened.
[0024]
Further, unlike the diode 20, the impurity concentration of the P ⁺ -type semiconductor region 4 can be made sufficiently high, so that the ohmic contact of the second electrode layer 6 can be ensured without any problem. When the forward current is small, current flows over the Schottky barrier. When the forward current is large, the forward voltage can be reduced even in a large current region because it tends to flow through the P ⁺ N junction rather than the Schottky junction.
[0025]
However, since the diode 30 partially has a Schottky junction, the reverse current during reverse operation is large, and when the diode 30 is used in a circuit device such as an inverter, the steady loss increases.
[0026]
When no countermeasure is taken against the reverse current, a very large reverse current determined by the Schottky barrier flows when a reverse voltage is applied. The space between the respective P ⁺ type semiconductor regions 4 is narrowed, and the Schottky junction is electrostatically shielded by using a depletion layer extending in the lateral direction from the P ⁺ type semiconductor region 4 to the adjacent P ⁺ type semiconductor region 4. Although it is designed to suppress the reverse current, the effect of the electrostatic shield is weak and the reduction effect against the reverse current is weak.
[0027]
The breakdown voltage is determined by the thickness of the N-type semiconductor layer. In the example of FIG. 9, the breakdown voltage is determined by the thickness obtained by subtracting the depth of the P ⁺ N junction from the N-type semiconductor layer 1. Therefore, compared with the case the P ⁺ type semiconductor region 4 is not, it means that it and lose by the depth of the breakdown voltage of the P ⁺ -type semiconductor region 4. Alternatively, it is considered that the resistance increases by the depth of the P ⁺ type semiconductor region 4.
[0028]
A structure in which the Schottky junction of the MPS structure is replaced with a low-concentration P-type semiconductor region has been published by Shimizu et al. Electron Devices, ED-31, pp. 1314 (1984)).
This structure is called a static shield diode (hereinafter referred to as “SSD”). A structure is disclosed.
[0029]
FIG. 10 is a sectional view for explaining the structure of a conventional diode 40 using such an SSD structure. In this figure, an N ⁺ type semiconductor layer 2 having a high concentration of impurity is connected to a second main surface of the N type semiconductor layer 1 so as to be in contact with the first main surface of the N type semiconductor layer 1 having a low concentration of impurity. Each of the P ⁺ type semiconductor regions 4 having a high impurity concentration and selectively formed on the main surface is provided.
A p-type semiconductor region 3 having a low impurity concentration is formed on the remaining surface of the N-type semiconductor layer 1 provided with the selectively formed P ⁺ -type semiconductor region 4.
[0030]
Since the P ⁺ N junction in which minority carrier injection occurs and the PN junction in which minority carrier injection hardly occurs are alternately provided, the injected carrier concentration distribution in the forward steady state of the diode 40 is the same as that of the diode 20. Similarly, the amount of minority carriers injected from the junction is reduced as compared with the diode 10.
[0031]
As a result, the reverse recovery current voltage waveform has a soft recovery characteristic as shown in FIG. 4, and the reverse recovery time is also shortened.
[0032]
Further, unlike the diode 20, since the impurity concentration of the P ⁺ type semiconductor region 4 can be sufficiently increased, the ohmic contact of the second electrode layer 6 can be ensured without any problem. When the forward current is small, current flows through the PN junction. When the forward current is large, it tends to flow through the P ⁺ N junction rather than the PN junction, so the forward voltage can be reduced even in a large current region.
[0033]
The diode 40 partially has a PN junction. When the concentration of the P-type semiconductor region 3 decreases, the reverse current during reverse operation increases. Further, the withstand voltage may decrease depending on the manufacturing conditions. When such a diode 40 is used in a circuit device such as an inverter, the steady loss is increased.
[0034]
The cause of the breakdown voltage drop and the increase in reverse current is that the total impurity amount (dose amount) in the low-concentration P-type semiconductor region 3 must be reduced in order to improve the forward voltage and reverse recovery characteristics. The total amount of impurities in the low-concentration P-type semiconductor region 3 can be calculated by the following equation: depth of low-concentration P-type semiconductor region 3 × impurity concentration of the same semiconductor region.
[0035]
The cause of the increase in the reverse current is that when the total amount of impurities in the P-type semiconductor region 3 is less than the so-called RESURF condition of 1 × 10 ¹² atoms / cm ² , the P-type semiconductor region 3 originally becomes P ⁺ when a reverse voltage is applied. In the case of the type semiconductor region 4, even if the voltage has a sufficient breakdown voltage, the depletion layer spreads in the low-concentration P-type semiconductor region 3, and as soon as this depletion layer reaches the second electrode, it breaks down. This is because the breakdown voltage is lowered.
[0036]
In this way, when a reverse voltage is applied when no countermeasure is taken against the reverse current, the depletion layer spreads in the P-type semiconductor region 3 and the withstand voltage decreases, and the reverse current also increases. The current is narrowed between the P ⁺ -type semiconductor region 4, from the P ⁺ -type semiconductor region 4, the depletion layer toward the lateral direction in the P ⁺ semiconductor region 4 adjacent the P ⁺ type semiconductor region 4, Even if it is designed to electrostatically shield and suppress the reverse current, the effect of the electrostatic shield is weak and the reverse current cannot be made sufficiently small.
[0037]
The breakdown voltage is determined by the thickness of the N-type semiconductor layer. In this example, the breakdown voltage is determined by the thickness obtained by subtracting the depth of the P ⁺ -type semiconductor region 4 from the N-type semiconductor layer 1. Therefore, compared with the case the P ⁺ type semiconductor region 4 is not, it means that it and lose by the depth of the breakdown voltage of the P ⁺ -type semiconductor region 4. Alternatively, in the case of this structure, it is considered that the resistance increases by the depth of the P ⁺ type semiconductor region 4. In order to ensure a breakdown voltage, the P ⁺ type semiconductor region 4 cannot be shallowed.
[0038]
In the case of each of the PNN ⁺ type, MPS, and SSD diodes as described above, high-speed operation is possible because there are few injections from the PN junction, but heavy metals such as gold and platinum are diffused to further increase the speed. Sometimes.
[0039]
As described above, the conventional diode has a problem that the forward voltage and the reverse current increase when trying to achieve soft recovery.
[0040]
[Problems to be solved by the invention]
In view of the above problems, an object of the present invention is to provide a diode that operates at a high frequency without causing an increase in forward voltage or an increase in reverse current and has a soft recovery characteristic.
[0041]
[Means to solve the problem]
As means for solving the above-mentioned problems, the present invention provides a first conductive type first semiconductor layer having a first main surface and a second main surface opposite to the first main surface, and the first main surface. A second semiconductor layer of a first conductivity type in contact with a first main surface of the first semiconductor layer and having an impurity concentration higher than that of the first semiconductor layer; A first semiconductor region of a second conductivity type in contact with the second main surface, and a first semiconductor region in the first semiconductor layer, in contact with the second main surface and filling the gap between the first semiconductor regions A second semiconductor region of the second conductivity type formed, a first electrode layer in contact with the second semiconductor layer, and a second electrode in contact with both the first semiconductor region and the second semiconductor region And a depth of the first semiconductor region is deeper than a depth of the second semiconductor region and the second half of the second semiconductor region. A diode having a lower impurity concentration than the body region,
A low lifetime region is provided in a region shallower than the depth of the first semiconductor region and deeper than the depth of the second semiconductor region when viewed from the second main surface of the first semiconductor layer. It is a diode.
In the diode of the present invention, the low lifetime region is formed by helium ion irradiation and subsequent heat treatment.
In the diode of the present invention, the lifetime of at least the first semiconductor layer excluding the low lifetime region is controlled so that the lifetime does not fall below the low lifetime region.
Further, in the diode of the present invention, at least the first semiconductor layer excluding the low lifetime region is configured such that the lifetime is controlled so that the lifetime does not fall below the low lifetime region, and the lifetime control is performed. It is characterized by being made by electron beam irradiation and subsequent heat treatment.
In the diode of the present invention, the lifetime control is performed by diffusing gold or platinum.
In the diode of the present invention, the low lifetime region corresponds to the low lifetime region after diffusing heavy metal into at least the first semiconductor layer, the first semiconductor region, and the second semiconductor region. It is characterized in that it is formed by irradiating charged parts with charged particles and further performing a heat treatment at 600 ° C. or higher.
[0042]
DETAILED DESCRIPTION OF THE INVENTION
A first embodiment of the present invention will be described. FIG. 1 is a sectional view for explaining the structure of a diode 50 according to a first embodiment of the present invention. Hereinafter, a case where the first semiconductor layer of the first conductivity type is an N-type semiconductor layer will be described.
[0043]
In FIG. 1, an N ⁺ type semiconductor layer 2 having a high impurity concentration is formed on a first main surface of an N type semiconductor layer 1 having a low impurity concentration, and a low impurity formed partially on the second main surface. A P-type semiconductor region 3 having a concentration and a P ⁺ -type semiconductor region formed so as to fill a gap between the P-type semiconductor region 3 and having a diffusion depth shallower than that of the P-type semiconductor region 3 and a high impurity concentration 4 is formed. Furthermore, a first electrode layer 5 in contact with the N ⁺ type semiconductor layer 2 and a second electrode layer 6 in contact with both the P type semiconductor region 3 and the P ⁺ type semiconductor region 4 are formed.
[0044]
Phosphorus is applied from the lower surface of an N-type semiconductor substrate having a thickness of 253 μm and a specific resistance of 34 Ω-cm at a surface concentration of 1 × 10 ¹⁸ atom / cm ³ or more, preferably 1 × 10 ¹⁹ atom / cm ³ to 1 × 10 ²⁰ atom / cm. ³ and the diffusion depth is 150 μm.
[0045]
The impurity concentration of the P-type semiconductor region 3 is 5 × 10 5 using boron ion implantation in order to reduce the injection of minority carriers (here, holes) from the P-type semiconductor region 3 to the N-type semiconductor layer 1. Diffusion to a diffusion depth of 15 μm with a low concentration of ¹⁶ atoms / cm ³ or less.
[0046]
The impurity concentration of the P ⁺ type semiconductor region 4 is preferably about 1 × 10 ¹⁸ atom / cm ³ or more, preferably 1 × so that sufficient ohmic contact with the second electrode layer 6 can be secured by using boron ion implantation. 10 ¹⁹ atom / cm ³ to 1 × 10 ²⁰ atom / cm ³ is diffused to a diffusion depth of 3 μm.
[0047]
The first electrode layer 5 and the second electrode layer 6 use an electrode system of Ti (titanium) -Ni (nickel) -Ag (silver) so that assembly using solder is possible.
An electron beam evaporation method is used for the production. Titanium is used for ohmic contact between the semiconductor and the electrode, nickel is used for solder corrosion resistance, and silver is used for nickel oxidation prevention.
[0048]
FIG. 6 is a diagram for explaining the concentration distribution of the injected carriers in the forward steady state according to the first and second embodiments of the present invention. The hole concentration differs slightly between the P-type semiconductor region 3 and the P ⁺ -type semiconductor region 4, and therefore shows a value averaged in the layer direction.
[0049]
When a positive voltage is applied to the second electrode layer 6 that is the anode electrode, a negative voltage is applied to the first electrode 5 that is the cathode electrode, and a forward current is applied, a P ⁺ N junction and a hole with large hole injection Since PN junctions with few injections are alternately provided, the concentration distribution of injected holes has a distribution of low injected carrier concentration in the vicinity of the P ⁺ N junction and the PN junction, as shown in FIG.
[0050]
For this reason, when the diode 50 reversely recovers, the time to reach the peak value (IRP) of the reverse recovery current is shortened and the peak value (IRP) is decreased. As a result, the reverse recovery current waveform becomes soft recovery as shown in FIG.
[0051]
In addition, since the impurity concentration of the P ⁺ semiconductor region 4 is sufficiently high, the ohmic contact with the second electrode layer 6 can be sufficiently ensured, so that the forward voltage does not increase.
[0052]
Next, a second embodiment will be described. FIG. 2 is a cross-sectional view for explaining the structure of a diode 60 according to the second embodiment of the present invention.
[0053]
As can be seen by comparing FIG. 1 and FIG. 2, the P-type and N-type diffusion layers or diffusion regions and the electrode structure are the same in the first and second embodiments. Description of is omitted.
[0054]
In the second embodiment, the low lifetime layer 7 is provided in a region shallower than the diffusion depth of the P-type semiconductor region 3 and deeper than the diffusion depth of the P ⁺ -type semiconductor region 4.
[0055]
Further, helium ions are irradiated to form the low lifetime region 7 by helium ion irradiation. Irradiation with helium ions is performed at an acceleration voltage of 24 MeV by placing an 275 μm aluminum plate between the helium ion source and the N-type semiconductor layer 1. The dose is 1 × 10 ¹³ atoms / cm ² . In order to stabilize thermally, heat treatment is performed in the range of 300 to 400 ° C. after irradiation.
By this helium irradiation and heat treatment, a low lifetime region 7 having a half width of about 10 μm is formed at a depth of about 10 μm from the surface of the N-type semiconductor layer 1.
[0056]
In the diode 60, by providing the low lifetime region 7, the distribution of the concentration of holes injected from the junction is lower than that of the diode 50 as shown in FIG. It becomes.
[0057]
As a result, the reverse recovery current voltage waveform of the diode 60 has a soft recovery characteristic as compared with the case of the diode 50.
[0058]
Further, in the diode of the first embodiment or the second embodiment, the lifetime of at least the semiconductor layer including the N-type semiconductor layer and the semiconductor region is controlled so as not to fall below the lifetime of the low-life lime layer 7. Thus, the reverse recovery charge amount (Qrr) can be further reduced.
[0059]
Such lifetime control can be realized by performing electron beam irradiation on the semiconductor layer before or after helium ion irradiation, and performing heat treatment in the range of 300 to 400 ° C. after both irradiation.
[0060]
Further, after the P-type and N-type diffusion steps, before the formation of the first electrode layer and the second electrode layer and before the helium ion irradiation step, heavy metals such as gold and platinum are diffused into each semiconductor layer and each semiconductor region. However, the same lifetime control can be realized.
[0061]
As a method of forming the lifetime region 7, after diffusing and diffusing heavy metal such as gold or platinum in the N-type semiconductor layer 1, the P semiconductor region 3, and the P ⁺ semiconductor region 4 at 700 to 1000 ° C., preferably 800 ° C. for 1 hour, Alternatively, a portion corresponding to the desired lifetime region 7 may be irradiated with charged particles such as helium and further subjected to heat treatment at 600 to 1000 ° C., preferably 700 ° C. for 1 hour.
[0062]
The irradiation with helium ions may be performed under the condition that an 275 μm aluminum plate is placed between the helium ion source and the N-type semiconductor layer 1 and the acceleration voltage is 24 MeV. The dose is 1 × 10 ¹³ atoms / cm ² .
By the heavy metal diffusion, helium irradiation, and heat treatment, a low lifetime region 7 having a half width of about 10 μm is formed at a depth of about 10 μm from the surface of the N-type semiconductor layer 1. Other semiconductor layers and semiconductor regions remain in a controlled state with a low lifetime by gold or platinum diffusion.
[0063]
When a positive voltage is applied to the second electrode layer 6 that is the anode electrode, a negative voltage is applied to the first electrode 5 that is the cathode electrode, and a forward current is applied, a P ⁺ N junction and a hole with large hole injection Since PN junctions with few injections are alternately provided, the concentration distribution of injected holes has a distribution of low injected carrier concentration in the vicinity of the P ⁺ N junction and the PN junction, as shown in FIG.
[0064]
In the second embodiment, the low lifetime layer 7 is provided in a region that is shallower than the diffusion depth of the P-type semiconductor region 3 and deeper than the diffusion depth of the P ⁺ -type semiconductor region 4. Therefore, the distribution of injected carriers in the diode portion due to the PN junction between the P-type semiconductor region 3 and the N-type semiconductor layer 1 is hardly affected, and due to the P ⁺ N junction due to the P ⁺ -type semiconductor region 4 and the N-type semiconductor layer 1. The number of injected carriers in the diode portion can be reduced.
In the conventional structure, since the diffusion depth of the P-type semiconductor region 3 is shallower than the diffusion depth of the P ⁺ -type semiconductor region 4, it is impossible to control the amount of injected carriers even if a low lifetime layer is provided. .
[0065]
【The invention's effect】
As described above, according to the present invention, (1) the injected carriers are suppressed by the PN junction by the low concentration P type semiconductor layer, and (2) the P ⁺ N junction and the PN junction by the high concentration P ⁺ type semiconductor layer are provided. The amount of injected carriers is controlled by mixing and controlling the area. (3) Since the P type semiconductor region 3 is deep and the P ⁺ semiconductor region 4 is shallow, the withstand voltage can be easily secured, so the effective thickness of the N type semiconductor layer. (4) By creating a low lifetime region between the depth of the shallow high-concentration P ⁺ -type semiconductor region and the deep P-type diffusion region, the forward voltage is reduced, the reverse recovery time is reduced, and soft recovery is achieved. Could be a characteristic.
[0066]
Therefore, the diode of the present invention can make the reverse recovery current voltage waveform soft recovery without increasing the forward voltage or the reverse current.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating the structure of a diode 50 according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating the structure of a diode 60 according to a second embodiment of the present invention.
FIG. 3A is a diagram for explaining a current waveform at the time of reverse recovery of a conventional diode 10;
(B): It is a figure explaining the voltage waveform at the time of reverse recovery of the conventional diode 10. FIG.
FIG. 4A is a diagram for explaining current waveforms at the time of reverse recovery of the conventional diodes 20, 30, 40 or the diodes 50, 60 of the present invention.
(B): It is a figure explaining the voltage waveform at the time of reverse recovery of the conventional diodes 20, 30, 40 or the diodes 50, 60 of the present invention.
FIG. 5 is a view for explaining the concentration distribution of injected carriers when the diodes 10 and 20 are in the normal forward direction.
FIG. 6 is a diagram illustrating the concentration distribution of injected carriers in the forward steady state according to the first embodiment and the second embodiment of the present invention.
7 is a cross-sectional view illustrating the structure of a conventional diode 10. FIG.
FIG. 8 is a cross-sectional view illustrating the structure of a conventional diode 20;
9 is a cross-sectional view illustrating the structure of a conventional diode 30. FIG.
10 is a cross-sectional view illustrating the structure of a conventional diode 40. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 N type semiconductor layer 2 N ⁺ type semiconductor layer 3 P type semiconductor region 4 P ⁺ type semiconductor region 5 First electrode layer 6 Second electrode layer 7 Low lifetime region 8 P ⁺ type semiconductor layer 9 P type semiconductor layer

Claims

A first conductive type first semiconductor layer having a first main surface and a second main surface facing the first main surface; and in contact with the first main surface of the first semiconductor layer; A first conductivity type second semiconductor layer having an impurity concentration higher than that of the first semiconductor layer; and a second conductivity type first semiconductor layer in the first semiconductor layer and in contact with the second main surface. A semiconductor region, a second conductivity type second semiconductor region formed in the first semiconductor layer so as to be in contact with the second main surface and to fill a gap between the first semiconductor regions; A first electrode layer in contact with the second semiconductor layer; and a second electrode layer in contact with both the first semiconductor region and the second semiconductor region. A diode having an impurity concentration deeper than that of the second semiconductor region and lower than that of the second semiconductor region There,
A low lifetime region is provided in a region shallower than the depth of the first semiconductor region and deeper than the depth of the second semiconductor region when viewed from the second main surface of the first semiconductor layer. And a diode.

The diode according to claim 1 , wherein the low lifetime region is formed by helium ion irradiation and subsequent heat treatment.

The lifetime is controlled so that the lifetime of at least the first semiconductor layer excluding the low lifetime region does not fall below the low lifetime region. Diodes.

At least the first semiconductor layer excluding the low lifetime region is configured such that the lifetime is controlled so that the lifetime does not fall below the low lifetime region,
3. The diode according to claim 2 , wherein the lifetime control is performed by electron beam irradiation and subsequent heat treatment.

4. The diode according to claim 3, wherein the lifetime control is performed by diffusing gold or platinum.

In the low lifetime region, after diffusing heavy metal into at least the first semiconductor layer, the first semiconductor region, and the second semiconductor region, a portion corresponding to the low lifetime region is irradiated with charged particles. The diode according to claim 1 , wherein the diode is formed by further performing a heat treatment at 600 ° C. or higher.