JP2934072B2 - 太陽電池の製造方法 - Google Patents
太陽電池の製造方法Info
- Publication number
- JP2934072B2 JP2934072B2 JP3227733A JP22773391A JP2934072B2 JP 2934072 B2 JP2934072 B2 JP 2934072B2 JP 3227733 A JP3227733 A JP 3227733A JP 22773391 A JP22773391 A JP 22773391A JP 2934072 B2 JP2934072 B2 JP 2934072B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- gap
- junction
- solar cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、高効率の積層型の太陽
電池の製造方法に関する。
電池の製造方法に関する。
【0002】
【従来の技術】太陽電池の高効率化のためには、バンド
ギャップの異なる(即ち、吸収する光の波長が異なる)
半導体物質からなるセルを積層することが行われてい
る。
ギャップの異なる(即ち、吸収する光の波長が異なる)
半導体物質からなるセルを積層することが行われてい
る。
【0003】図4は、このような従来の太陽電池の積層
構造を示している。p+−Si21、p−Si22、n
+−Si23からなるSiの下部セル20、GaPのト
ンネル接合部24及びp+−GaP25、p−GaP2
6、n+−GaP27からなるGaPの上部セル30が
積層されている。28は(−)電極、29は(+)電極
である。GaPは、Siよりも広いバンドギャップをも
っているが格子定数が近く、Si上へのエピタキシャル
成長が可能である。このため、GaPのトンネル接合部
24及び上部セル30は、Siの下部セル20上にMO
CVD法により形成されている。
構造を示している。p+−Si21、p−Si22、n
+−Si23からなるSiの下部セル20、GaPのト
ンネル接合部24及びp+−GaP25、p−GaP2
6、n+−GaP27からなるGaPの上部セル30が
積層されている。28は(−)電極、29は(+)電極
である。GaPは、Siよりも広いバンドギャップをも
っているが格子定数が近く、Si上へのエピタキシャル
成長が可能である。このため、GaPのトンネル接合部
24及び上部セル30は、Siの下部セル20上にMO
CVD法により形成されている。
【0004】
【発明が解決しようとする課題】しかし、従来の積層型
の太陽電池にあっては、効率が予想ほど向上せず、ま
た、接合が劣化するという問題があった。この理由は、
次のように考えられる。即ち、(1)エピタキシャル成
長の際、その処理温度及び時間により、トンネル接合部
を構成するGaP中のP(リン)が下部セルのp−Si
に拡散してそのp/n接合を劣化させる。(2)トンネ
ル接合部で下部セルのキャリアが再結合して効率が低下
する。
の太陽電池にあっては、効率が予想ほど向上せず、ま
た、接合が劣化するという問題があった。この理由は、
次のように考えられる。即ち、(1)エピタキシャル成
長の際、その処理温度及び時間により、トンネル接合部
を構成するGaP中のP(リン)が下部セルのp−Si
に拡散してそのp/n接合を劣化させる。(2)トンネ
ル接合部で下部セルのキャリアが再結合して効率が低下
する。
【0005】そこで、本発明は、p/n接合の劣化を防
止することができて高効率の積層型の太陽電池を製造す
ることができる太陽電池の製造方法を提供することを目
的とする。
止することができて高効率の積層型の太陽電池を製造す
ることができる太陽電池の製造方法を提供することを目
的とする。
【0006】
【課題を解決するための手段】本発明は上記課題を解決
するために、(a)第1の半導体物質からなる第1のp
/n接合層を形成する工程、(b)該第1のp/n接合
層上に開口を有する絶縁膜を形成する工程、(c)前記
開口の部分を含む絶縁膜上に前記第1の半導体物質にエ
ピタキシャル成長する第2の半導体物質からなる第2の
p/n接合層を形成する工程、(d)前記開口の部分の
前記第2のp/n接合層を除去する工程を有することを
要旨とする。
するために、(a)第1の半導体物質からなる第1のp
/n接合層を形成する工程、(b)該第1のp/n接合
層上に開口を有する絶縁膜を形成する工程、(c)前記
開口の部分を含む絶縁膜上に前記第1の半導体物質にエ
ピタキシャル成長する第2の半導体物質からなる第2の
p/n接合層を形成する工程、(d)前記開口の部分の
前記第2のp/n接合層を除去する工程を有することを
要旨とする。
【0007】上記第2の半導体物質は、第1の半導体物
質よりもバンドギャップの大きいものが用いられる。
質よりもバンドギャップの大きいものが用いられる。
【0008】上記開口の部分には電極が形成される。
【0009】
【作用】上部セルとなる第2のp/n接合層は、絶縁膜
の開口部分からエピタキシャル成長により形成される。
これにより、エピタキシャル成長の際、下部セルとなる
第1のp/n接合層に対し物質的な拡散は殆んど生じな
い。したがって、第1のp/n接合層の劣化が防止され
る。また、上部セル、下部セル間が絶縁膜で分離されて
いるので、動作時にはキャリアの再結合が生じることが
なく高効率が得られる。
の開口部分からエピタキシャル成長により形成される。
これにより、エピタキシャル成長の際、下部セルとなる
第1のp/n接合層に対し物質的な拡散は殆んど生じな
い。したがって、第1のp/n接合層の劣化が防止され
る。また、上部セル、下部セル間が絶縁膜で分離されて
いるので、動作時にはキャリアの再結合が生じることが
なく高効率が得られる。
【0010】
【実施例】以下、本発明の実施例を図1ないし図3を参
照して説明する。
照して説明する。
【0011】p型のSi単結晶ウエハ10(厚さ:20
0μm)の表面にリンを気相拡散してn+−Si層1
(厚さ:0.2μm程度)を形成し、p−Si層2との
間で第1の半導体物質であるSiの第1のp/n接合層
を形成する。この第1のp/n接合層が下部セルを構成
する。また、Si単結晶ウエハ10の裏面は、オーミッ
ク電極の形成のために、ほう素を気相拡散してp+−S
i層3(厚さ:0.2μm程度)を形成する(図1
(a))。
0μm)の表面にリンを気相拡散してn+−Si層1
(厚さ:0.2μm程度)を形成し、p−Si層2との
間で第1の半導体物質であるSiの第1のp/n接合層
を形成する。この第1のp/n接合層が下部セルを構成
する。また、Si単結晶ウエハ10の裏面は、オーミッ
ク電極の形成のために、ほう素を気相拡散してp+−S
i層3(厚さ:0.2μm程度)を形成する(図1
(a))。
【0012】n+−Si層1上に絶縁膜としてのSiO
2 膜4(厚さ:1μm程度)をCVD法により形成す
る。SiO2 膜4上に20μm幅の開口を有する第1の
レジスト膜(図示せず)を形成し、このレジスト膜をマ
スクとしてSiO2 膜4をエッチングにより除去し、開
口5を形成する。その後、レジスト膜は除去する(図1
(b))。
2 膜4(厚さ:1μm程度)をCVD法により形成す
る。SiO2 膜4上に20μm幅の開口を有する第1の
レジスト膜(図示せず)を形成し、このレジスト膜をマ
スクとしてSiO2 膜4をエッチングにより除去し、開
口5を形成する。その後、レジスト膜は除去する(図1
(b))。
【0013】開口5の底部に露出したn+−Si層1か
ら、亜鉛ドープp型のp+−GaPをMOCVD法によ
り成長させ、開口5の部分を含むSiO2 膜4上にp+
−GaP層6(厚さ:2μm、ドープ濃度:1018cm-3
程度)を形成する(図1(c))。
ら、亜鉛ドープp型のp+−GaPをMOCVD法によ
り成長させ、開口5の部分を含むSiO2 膜4上にp+
−GaP層6(厚さ:2μm、ドープ濃度:1018cm-3
程度)を形成する(図1(c))。
【0014】p+−GaP層6上に、亜鉛ドープ型のp
−GaP層7(厚さ:5μm、ドープ濃度1016cm-3程
度)及び硫黄ドープn型のn+−GaP層8(厚さ:
0.2μm、ドープ濃度1018cm-3程度)をMOCVD
法により順次形成し、このp−GaP層7とn+−Ga
P層8により第2の半導体物質であるGaPの第2のp
/n接合層を形成する。この第2のp/n接合層が上部
セルを構成する(図1(d))。
−GaP層7(厚さ:5μm、ドープ濃度1016cm-3程
度)及び硫黄ドープn型のn+−GaP層8(厚さ:
0.2μm、ドープ濃度1018cm-3程度)をMOCVD
法により順次形成し、このp−GaP層7とn+−Ga
P層8により第2の半導体物質であるGaPの第2のp
/n接合層を形成する。この第2のp/n接合層が上部
セルを構成する(図1(d))。
【0015】n+−GaP8上に20μm幅の開口を有
する第2のレジスト膜(図示せず)を形成し、このレジ
スト膜をマスクとして、n+−GaP層8、p−GaP
層7、p+−GaP層6をエッチングにより除去し、前
記開口5の部分に対応した位置に開口9を形成する。こ
のエッチングは異方性ドライエッチングにより行う(図
2(a))。
する第2のレジスト膜(図示せず)を形成し、このレジ
スト膜をマスクとして、n+−GaP層8、p−GaP
層7、p+−GaP層6をエッチングにより除去し、前
記開口5の部分に対応した位置に開口9を形成する。こ
のエッチングは異方性ドライエッチングにより行う(図
2(a))。
【0016】開口9の底部に露出したn+−Si層1と
p+−GaP層6にオーミック接触する第1の電極11
(厚さ:3μm)を真空蒸着により形成する。第1の電
極11はTi−Ag合金からなり、下部セルの表面電極
と上部セルの裏面電極を短絡する役目を果す。開口9の
第1の電極11上を覆うように、SiO2 からなる絶縁
物質12(厚さ:4.5μm)を形成する。その後、第
2のレジスト膜を除去する。n+−GaP8上に30μ
m幅の開口を有する第3のレジスト膜(図示せず)を形
成し、この第3のレジスト膜をマスクとして第2の電極
13(厚さ:1μm)を真空蒸着により形成する。第2
の電極13はPd−Ag合金からなり表面電極となる。
その後、第3のレジスト膜を除去する。Si単結晶ウエ
ハ10の裏面全面にp+−Si層3とオーミック接触す
る第3の電極14(厚さ:1μm)を真空蒸着により形
成する。第3の電極14はAg金属からなり、裏面電極
となる(図2(b))。
p+−GaP層6にオーミック接触する第1の電極11
(厚さ:3μm)を真空蒸着により形成する。第1の電
極11はTi−Ag合金からなり、下部セルの表面電極
と上部セルの裏面電極を短絡する役目を果す。開口9の
第1の電極11上を覆うように、SiO2 からなる絶縁
物質12(厚さ:4.5μm)を形成する。その後、第
2のレジスト膜を除去する。n+−GaP8上に30μ
m幅の開口を有する第3のレジスト膜(図示せず)を形
成し、この第3のレジスト膜をマスクとして第2の電極
13(厚さ:1μm)を真空蒸着により形成する。第2
の電極13はPd−Ag合金からなり表面電極となる。
その後、第3のレジスト膜を除去する。Si単結晶ウエ
ハ10の裏面全面にp+−Si層3とオーミック接触す
る第3の電極14(厚さ:1μm)を真空蒸着により形
成する。第3の電極14はAg金属からなり、裏面電極
となる(図2(b))。
【0017】図3は、以上の工程により製造された太陽
電池の平面構造を示している。1つの太陽電池の大きさ
は、2cm角であり、入射面である表面上には、第2の電
極13が2mm間隔で設けられている。
電池の平面構造を示している。1つの太陽電池の大きさ
は、2cm角であり、入射面である表面上には、第2の電
極13が2mm間隔で設けられている。
【0018】上述のように、本実施例の製造方法によれ
ば、第2のp/n接合層7,8を含む上部セルは、Si
O2 膜4の開口5の部分からエピタキシャル成長により
形成されるので、このエピタキシャル成長の際、下部セ
ルとなる第1のp/n接合層1,2に対し物質的な拡散
は殆んど生じない。したがって、第1のp/n接合層
1,2の劣化が防止される。
ば、第2のp/n接合層7,8を含む上部セルは、Si
O2 膜4の開口5の部分からエピタキシャル成長により
形成されるので、このエピタキシャル成長の際、下部セ
ルとなる第1のp/n接合層1,2に対し物質的な拡散
は殆んど生じない。したがって、第1のp/n接合層
1,2の劣化が防止される。
【0019】
【発明の効果】以上説明したように、本発明によれば、
第1の半導体物質からなる第1のp/n接合層上に開口
を有する絶縁膜を形成し、第2の半導体物質からなる第
2のp/n接合層は、その開口の部分から絶縁膜上にエ
ピタキシャル成長させるようにしたため、エピタキシャ
ル成長の際、第1のp/n接合層に対し物質的な拡散は
殆んど生じることがなく、第1のp/n接合層の劣化を
防止することができる。また、第1のp/n接合層から
なる下部セルと第2のp/n接合層からなる上部セルと
は絶縁膜で分離されるので、動作時にはキャリアの再結
合が生じることがなく、高い変換効率を得ることができ
る。
第1の半導体物質からなる第1のp/n接合層上に開口
を有する絶縁膜を形成し、第2の半導体物質からなる第
2のp/n接合層は、その開口の部分から絶縁膜上にエ
ピタキシャル成長させるようにしたため、エピタキシャ
ル成長の際、第1のp/n接合層に対し物質的な拡散は
殆んど生じることがなく、第1のp/n接合層の劣化を
防止することができる。また、第1のp/n接合層から
なる下部セルと第2のp/n接合層からなる上部セルと
は絶縁膜で分離されるので、動作時にはキャリアの再結
合が生じることがなく、高い変換効率を得ることができ
る。
【図1】本発明に係る太陽電池の製造方法の実施例を説
明するための工程図である。
明するための工程図である。
【図2】本実施例を説明するための工程図である。
【図3】本実施例で製造された太陽電池の平面図であ
る。
る。
【図4】従来の太陽電池の縦断面図である。
1 n+−Si層 2 n+Si層と第1のp/n接合層を形成するp−S
i層 4 SiO2 膜(絶縁膜) 5 開口 7 p−GaP層 8 p−GaPと第2のp/n接合層を形成するn+−
GaP層
i層 4 SiO2 膜(絶縁膜) 5 開口 7 p−GaP層 8 p−GaPと第2のp/n接合層を形成するn+−
GaP層
Claims (1)
- 【請求項1】 (a)第1の半導体物質からなる第1の
p/n接合層を形成する工程、 (b)該第1のp/n接合層上に開口を有する絶縁膜を
形成する工程、 (c)前記開口の部分を含む絶縁膜上に前記第1の半導
体物質にエピタキシャル成長する第2の半導体物質から
なる第2のp/n接合層を形成する工程、 (d)前記開口の部分の前記第2のp/n接合層を除去
する工程を有することを特徴とする太陽電池の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3227733A JP2934072B2 (ja) | 1991-09-09 | 1991-09-09 | 太陽電池の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3227733A JP2934072B2 (ja) | 1991-09-09 | 1991-09-09 | 太陽電池の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0567796A JPH0567796A (ja) | 1993-03-19 |
JP2934072B2 true JP2934072B2 (ja) | 1999-08-16 |
Family
ID=16865513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3227733A Expired - Fee Related JP2934072B2 (ja) | 1991-09-09 | 1991-09-09 | 太陽電池の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2934072B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2956509B2 (ja) * | 1995-01-17 | 1999-10-04 | 松下電器産業株式会社 | スクロール気体圧縮機 |
-
1991
- 1991-09-09 JP JP3227733A patent/JP2934072B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0567796A (ja) | 1993-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5928438A (en) | Structure and fabrication process for self-aligned locally deep-diffused emitter (SALDE) solar cell | |
US5098850A (en) | Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them | |
US5716459A (en) | Monolithically integrated solar cell microarray and fabrication method | |
EP0666602B1 (en) | Method of manufacturing a GaAs solar cell on a Si substrate | |
JP2000312017A (ja) | 太陽電池及びその製造方法 | |
JPH10163515A (ja) | フォトディテクタおよびその製造方法 | |
JPH0797653B2 (ja) | 光電変換素子 | |
JPS63128677A (ja) | 半導体受光装置の製造方法 | |
EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
JP3070912B2 (ja) | 太陽電池 | |
JP2002368238A (ja) | タンデム型太陽電池およびその製造方法 | |
JP2934072B2 (ja) | 太陽電池の製造方法 | |
US3956034A (en) | Isolated photodiode array | |
JPH08274358A (ja) | Iii−v族化合物半導体太陽電池 | |
JPH0955522A (ja) | トンネルダイオード | |
JPS60218881A (ja) | GaAs太陽電池 | |
JPH03268360A (ja) | 半導体装置 | |
JP2951057B2 (ja) | 光起電力装置及びその製造方法 | |
JP2833924B2 (ja) | 結晶太陽電池およびその製造方法 | |
JP3167604B2 (ja) | 太陽電池およびその製造方法 | |
JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
JPH0529328A (ja) | 半導体装置及びその製造方法 | |
JP2692971B2 (ja) | 半導体光放出素子 | |
JP2798927B2 (ja) | 半導体受光装置及びその製造方法 | |
JP2580281B2 (ja) | バイポーラトランジスタ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |